CN112543026B - 一种多路信号同步采样系统、方法、装置及介质 - Google Patents

一种多路信号同步采样系统、方法、装置及介质 Download PDF

Info

Publication number
CN112543026B
CN112543026B CN202011434889.6A CN202011434889A CN112543026B CN 112543026 B CN112543026 B CN 112543026B CN 202011434889 A CN202011434889 A CN 202011434889A CN 112543026 B CN112543026 B CN 112543026B
Authority
CN
China
Prior art keywords
signals
channel
coding
digital
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011434889.6A
Other languages
English (en)
Other versions
CN112543026A (zh
Inventor
王斯琪
刘禹延
唐中
谭年熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Vango Technologies Inc
Original Assignee
Hangzhou Vango Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Vango Technologies Inc filed Critical Hangzhou Vango Technologies Inc
Priority to CN202011434889.6A priority Critical patent/CN112543026B/zh
Publication of CN112543026A publication Critical patent/CN112543026A/zh
Application granted granted Critical
Publication of CN112543026B publication Critical patent/CN112543026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了一种多路信号同步采样系统、方法、装置及介质，系统包括数模转化器以及分别与该数模转化器连接的调制器和解调器，调制器用于根据编解码矩阵将多路输入信号调制为单路模拟信号，数模转化器用于将单路模拟信号转化为数字信号，解调器用于根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。由于调节器将多路输入信号调制为单路模拟信号，因此只需要一个数模转化器对单路模拟信号进行采样即可完成对多路输入信号的同步采样，因此降低了硬件成本、减少了工作能耗。此外，由于只通过单个数模转化器进行采样，因此避免了多个数模转化器之间工艺失配的问题，从而保证了数模转化器在同一时刻对多路输入信号进行采样。

Description

一种多路信号同步采样系统、方法、装置及介质
技术领域
本申请涉及电力监控技术领域，特别是涉及一种多路信号同步采样系统、方法、装置及介质。
背景技术
随着集成电路技术的不断发展，电力监控领域也日趋集成化、智能化，为了保证电网监控的实时性和准确性，通过数模转化器(Analog-to-Digital Converter，ADC)在同一时刻对三相电压、三相电流以及零线电流进行采样，以便于获取电网的相关信息，达到继电保护、负载监控的目的。
如图1所示，目前通常使用与输入信号的数量对应的ADC分别对多路信号进行采样，同时同步采样时钟以保证多个ADC在同一时刻分别对多路信号进行采样。由于ADC的硬件成本较高，其功耗较大，因此每路输入信号对应一个ADC，大大增加了硬件成本，同时也大大增加了工作能耗。此外，由于制造ADC的工艺存在误差，导致多个ADC之间存在工艺失配的问题，从而导致多个ADC无法在同一时刻进行采样。
由此可见，如何降低硬件成本、减少工作能耗，同时避免工艺失配是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种多路信号同步采样系统，用于降低硬件成本、减少工作能耗，同时避免工艺失配的问题。此外，本申请的目的是还提供一种多路信号同步采样方法、装置及介质。
为解决上述技术问题，本申请提供一种多路信号同步采样系统，包括：数模转化器以及分别与所述数模转化器连接的调制器和解调器；
所述调制器，用于根据编解码矩阵将多路输入信号调制为单路模拟信号；
所述数模转化器，用于将所述单路模拟信号转化为数字信号；
所述解调器，用于根据所述编解码矩阵将所述数字信号解调为与多路所述输入信号对应的多路输出信号。
优选的，还包括：与所述解调器连接的滤波模块，用于将所述解调器输出的多路所述输出信号进行滤波处理。
优选的，所述滤波模块具体包括：与所述解调器连接的级联积分梳状滤波器以及与所述级联积分梳状滤波器连接的半带滤波器。
优选的，所述滤波模块还包括：分别与所述级联积分梳状滤波器和所述半带滤波器连接的补偿器，用于对所述级联积分梳状滤波器输出的多路信号进行补偿处理后发送至所述半带滤波器。
优选的，所述补偿器具体为差值二项式补偿器。
为解决上述技术问题，本申请还提供一种多路信号同步采样方法，包括：
根据编解码矩阵将多路输入信号调制为单路模拟信号；
将所述单路模拟信号转化为数字信号；
根据所述编解码矩阵将所述数字信号解调为与多路所述输入信号对应的多路输出信号。
优选的，所述编解码矩阵具体为根据哈达玛矩阵改进的所述编解码矩阵；
优选的，所述根据编解码矩阵将多路输入信号调制为单路模拟信号中，多路所述输入信号的排列顺序为：A相电压、B相电压、C相电压、零线电流、A相电流、B相电流以及C相电流。
为解决上述技术问题，本申请还提供一种多路信号同步采样装置，包括：
调制模块，用于根据编解码矩阵将多路输入信号调制为单路模拟信号；
转化模块，用于将所述单路模拟信号转化为数字信号；
解调模块，用于根据所述编解码矩阵将所述数字信号解调为与多路所述输入信号对应的多路输出信号。
为解决上述技术问题，本申请还提供一种多路信号同步采样装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述的多路信号同步采样方法的步骤。
为解决上述技术问题，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的多路信号同步采样方法的步骤。
本申请所提供的多路信号同步采样系统，包括数模转化器以及分别与该数模转化器连接的调制器和解调器，调制器用于根据编解码矩阵将多路输入信号调制为单路模拟信号，数模转化器用于将单路模拟信号转化为数字信号，解调器用于根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。由于多路信号同步采样系统中的调节器将多路输入信号调制为单路模拟信号，因此只需要一个数模转化器对单路模拟信号进行采样即可完成对多路输入信号的同步采样，无需使用多个ADC分别对多路输入进行同步采样，故减少了同步采样时数模转化器的数量，因此降低了硬件成本、减少了工作能耗。此外，由于只通过单个数模转化器进行采样，因此避免了多个数模转化器之间工艺失配的问题，从而保证了数模转化器在同一时刻对多路输入信号进行采样。
此外，本申请提供的一种多路信号同步采样方法、装置及介质，与上述多路信号同步采样系统对应，效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种多路信号同步采样的结构图；
图2为本申请实施例提供的一种多路信号同步采样系统的结构示意图；
图3为本申请实施例提供的一种多路信号同步采样系统的时序图；
图4为本申请实施例提供的一种调制器输出信号的峰值与电流大小和功率因数的变化图；
图5为本申请实施例提供的一种滤波模块的结构示意图；
图6为本申请实施例提供的一种输出信号的频谱图；
图7为本申请实施例提供的一种多路信号同步采样方法的流程图；
图8为本申请实施例提供的一种多路信号同步采样装置的结构示意图；
图9为本申请实施例提供的另一种多路信号同步采样装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种多路信号同步采样系统，用于降低硬件成本、减少工作能耗，同时避免工艺失配的问题。此外，本申请的核心是还提供一种多路信号同步采样方法、装置及介质
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
图2为本申请实施例提供的一种多路信号同步采样系统的结构示意图。如图2所示，该系统包括：ADC11以及分别与ADC11连接的调制器10和解调器12。其中，调制器10用于根据编解码矩阵将多路输入信号调制为单路模拟信号，ADC11用于将单路模拟信号转化为数字信号，解调器12用于根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。
本申请实施例中，调制器10可以根据哈达玛矩阵将多路输入信号调制为单路模拟信号，即编解码矩阵可以为哈达玛矩阵，但是为了进一步增加多路输出信号的信噪比，作为优选的实施例，编解码矩阵具体为根据哈达玛矩阵改进的矩阵，其改进方法具体为：将哈达玛矩阵第5至8行进行取反处理后选取处理后哈达玛矩阵的第2至8行，得到的编解码矩阵如表1所示。
表1
Figure BDA0002828136890000041
则调制器10根据表1中的编解码矩阵将多路输入信号调制为单路模拟信号具体为：调制器10循环使用编解码矩阵的调制码(列向量)Cm1、Cm2、Cm3、Cm4、Cm5、Cm6、Cm7、Cm8、Cm1、Cm2、…，将多路输入信号调至为单路模拟信号。
可以理解的是，多路输入信号在调制器10调制过程中的排布不做具体限制，为了使得调制器10的输出结果的峰值最小化，使得多路输入信号的输入动态范围损失最小，进一步增加多路输出信号的信噪比，作为优选的实施例，多路输入信号在调制器10调制过程中的排布具体为A相电压、B相电压、C相电压、零线电流、A相电流、B相电流、C相电流，即[UAUB UC IN IA IB IC]。
需要说明的是，上述多路输入信号的排列方式并不唯一，其他排列方式可基于上述排列方式，在改变电压排布顺序时改变对应的电流顺序，例如[UA UC UB IN IA IC IB]或[UB UC UA IN IB IC IA]；或者将电压和电流的排布整体交换，例如[IA IB IC IN UA UB UC]。
基于[UA UB UC IN IA IB IC]的排布方式，调制器10根据编解码矩阵的调制码(行向量)将多路输入信号调至为单路模拟信号的公式如下：
Vm＝[UA UB UC IN IA IB IC]*[Cm]
其中，Vm为单路模拟信号，[Cm]为Cm1、Cm2、Cm3、Cm4、Cm5、Cm6、Cm7、Cm8、Cm1、Cm2、…的矩阵。
还需额外说明的是，调制器10的单路增益不做具体设置，在具体实施中，为了压缩单路输入信号的动态范围，以确保ADC11输入不会饱和，调制器10的单路增益可设置为0.2。
ADC11采样调制器10输出的单路模拟信号Vm，并将单路模拟信号Vm量化为数字信号D。
解调器12根据编解码矩阵的解调码CdUA，CdUB，CdUC，CdIN，CdIA，CdIB，CdIC将数字信号D解调为与多路输入信号对应的多路输出信号具体方式为：解调器12获取距离当前时刻最近的8个时刻的数字信号D1至D8，根据编解码矩阵的解调码CdUA，CdUB，CdUC，CdIN，CdIA，CdIB，CdIC将数字信号D1至D8调节出A相电压、B相电压、C相电压、零线电流、A相电流、B相电流以及C相电流，其公式如下：
Figure BDA0002828136890000061
其中，[Cd]为解调码CdUA、CdUB、CdUC、CdIN、CdIA、CdIB、CdIC的矩阵，其调解出的第一行为A相电压，公式如下：
Figure BDA0002828136890000062
调解出的第二行为B相电压，公式如下：
Figure BDA0002828136890000063
C相电压、零线电流、A相电流、B相电流以及C相电流的调节公式，按上述公式类推即可，此外，由于在解调器12的调制过程中，解调器12的多路输出信号为多路输入信号的8倍过采样值，因此解调器12的信噪比增益为10*lg(8)。
可以理解的是，在解调器12调解过程中编解码矩阵的列向量随着采样时钟循环左移，即数字信号D2至D9的编解码矩阵为原编解码矩阵中的第一列移动至矩阵的最右侧，数字信号D2至D9的编解码矩阵如表2所示。
表2
Figure BDA0002828136890000064
图3为本申请实施例提供的一种多路信号同步采样系统的时序图。如图3所示，由于解调器12在调制过程中需要8个数字信号，因此在最开始的前8个时刻的多路输出信号是无效的，从第9个时刻开始调节器12输出的信号为有效的多路输出信号，其中编解码矩阵M1表示表1所示的矩阵，编解码矩阵M2表示表2所示的矩阵。
由于在实际使用过程中，三相交流电网的负载特性存在变化，图4为本申请实施例提供的一种调制器输出信号的峰值与电流大小和功率因数的变化图。如图4所示，横坐标为电流或功率因素，纵坐标为调制器12的输出信号的峰值，在具体实施中，可根据图4所示的变化关系选择合适的电流以便于调制出符合需求的输出信号的峰值，例如当某些场景中要求功率因数为0.9时，根据图4的变化关系可知调制器12的输出信号的峰值需为4.3V，则需选取电流大小为0.7A的输入电流。
本申请实施例所提供的多路信号同步采样系统，包括数模转化器以及分别与该数模转化器连接的调制器和解调器，调制器用于根据编解码矩阵将多路输入信号调制为单路模拟信号，数模转化器用于将单路模拟信号转化为数字信号，解调器用于根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。由于多路信号同步采样系统中的调节器将多路输入信号调制为单路模拟信号，因此只需要一个数模转化器对单路模拟信号进行采样即可完成对多路输入信号的同步采样，无需使用多个ADC分别对多路输入进行同步采样，故减少了同步采样时数模转化器的数量，因此降低了硬件成本、减少了工作能耗。此外，由于只通过单个数模转化器进行采样，因此避免了多个数模转化器之间工艺失配的问题，从而保证了数模转化器在同一时刻对多路输入信号进行采样。
在上述实施例的基础上，多路信号同步采样系统还包括：与解调器12连接的滤波模块13，用于将解调器12输出的多路输出信号进行滤波处理。
由于多路输出信号的干扰集中在ADC11的采样频率的0.5、0.25、0.125以及0.375处，因此为了符合调解器12的输出信号的频谱特性，同时为了降低滤波器的硬件成本，作为优选的实施例，图5为本申请实施例提供的一种滤波模块的结构示意图，如图5所示，滤波模块13中包含有级联积分梳状滤波器14(Cascaded Integrator–Comb Filter，CIC)，其中CIC14的传递函数如下所示：
Figure BDA0002828136890000081
其中，N表示CIC14中积分器或梳状器的个数。
为了进一步提高多路输出信号的信噪比，作为优选的实施例，滤波模块13中还包含了半带滤波器15(Half-band Filter，HBF)。其中，HBF15的传递函数如下所示：
Figure BDA0002828136890000082
由于在CIC14进行滤波处理后，再通过HBF15进行2倍降采样处理后，多路输出信号的信噪比将再提高10*lg(2)。
本申请实施例所提供的多路信号同步采样系统，由于通过滤波模块对解调器输出的多路输出信号进行滤波处理，因此能够抑制多路信号之间的干扰，防止了同步采样后对原有的多路输入信号造成一定损伤的问题。
在上述实施例的基础上，滤波模块13还包括：分别与CIC14和HBF15连接的补偿器16，补偿器16用于对CIC14输出的多路信号进行补偿处理后发送至HBF15，以便于HBF15将进行补偿处理后的CIC14输出的多路信号进行降采样处理。
为了提高补偿器的效率，作为优选的实施例，补偿器16可以为差值二项式补偿器(Integrated Second Order Polynomial，ISOP)，其中ISOP补偿器的传递函数如下所示：
Figure BDA0002828136890000083
其中，c为常数。
基于上文的多路信号同步采样系统，在现有方案的基础上，本申请提供的多路信号同步采样系统对ADC11的有效位数的要求仅提升了[20*lg(5)-10*lg(8)-10*lg(2)]/6.02＝0.3位。ADC11的有效位数越大，ADC11的硬件成本越高，而本申请提供的多路信号同步采样系统的ADC11的有效位数仅提高了0.3位，虽然提高了ADC11的硬件成本，但是其提高的硬件成本不及一个ADC11本身的硬件成本。
图6为本申请实施例提供的一种输出信号的频谱图。如图6所示，横坐标为输入信号的频率，纵坐标为以dB为单位的输出振幅，当输入信号的频率为1kHz，ADC11的采样频率为200ksps时，采用两阶的CIC14，其输出信号的信号-噪声失真比(SNDR)为96.4dB。
需要说明的是，CIC14的阶数与ADC11的采样频率和输入信号的频率存在如下关系：当输入信号的频率与ADC11的采样频率的比值越小，CIC14的阶数越小，相应的CIC14的硬件成本越少。因此为了减少CIC14的硬件成本，在具体实施中，当输入信号的频率固定时，则增加ADC11的采样频率；当ADC11的采样频率固定时，则降低输入信号的频率。例如，当输入信号的频率为20Hz，ADC11的采样频率为200ksps时，采用一阶的CIC14即可使输出信号的SNDR达到96dB。
本申请实施例所提供的多路信号同步采样系统，由于对CIC的输出信号进行补偿处理，因此能够缓解CIC对于多路输出信号的衰减作用，此外，在进行补偿处理后，多路输出信号的波动被限制在了0.01dB以内，因此能够满足电网监控的精度需求。
图7为本申请实施例提供的一种多路信号同步采样方法的流程图。如图7所示，该方法包括：
S10：根据编解码矩阵将多路输入信号调制为单路模拟信号。
S11：将单路模拟信号转化为数字信号。
S12：根据编解码矩阵将数字信号解调为与多路所述输入信号对应的多路输出信号。
由于方法部分的实施例与上述系统部分的实施例相互对应，因此方法部分的实施例请参见系统部分的实施例的描述，这里暂不赘述。
本申请实施例所提供的多路信号同步采样方法，根据编解码矩阵将多路输入信号调制为单路模拟信号后，将单路模拟信号转化为数字信号，并根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。由于根据编解码矩阵将多路输入信号调制为单路模拟信号，因此在对多路输入信号进行同步采样时，只需要一个ADC对单路模拟信号进行采样即可完成对多路输入信号的同步采样，无需使用多个ADC分别对多路输入进行同步采样，故减少了同步采样时ADC的数量，因此降低了硬件成本、减少了工作能耗。此外，由于只通过一个ADC对单路模拟信号进行采样，因此避免了多个ADC之间工艺失配的问题。
在上述实施例中，对于多路信号同步采样系统进行了详细描述，本申请还提供多路信号同步采样装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。
图8为本申请实施例提供的一种多路信号同步采样装置的结构示意图。如图8所示，基于功能模块的角度，该装置包括：
调制模块20，用于根据编解码矩阵将多路输入信号调制为单路模拟信号；
转化模块21，用于将所述单路模拟信号转化为数字信号；
解调模块22，用于根据所述编解码矩阵将所述数字信号解调为与多路所述输入信号对应的多路输出信号。
由于装置部分的实施例与方法部分的实施例相互对应，方法部分的实施例与上述系统部分的实施例相互对应，因此装置部分的实施例请参见系统部分的实施例的描述即可，这里暂不赘述。
本申请实施例所提供的多路信号同步采样装置，根据编解码矩阵将多路输入信号调制为单路模拟信号后，将单路模拟信号转化为数字信号，并根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。由于根据编解码矩阵将多路输入信号调制为单路模拟信号，因此在对多路输入信号进行同步采样时，只需要一个ADC对单路模拟信号进行采样即可完成对多路输入信号的同步采样，无需使用多个ADC分别对多路输入进行同步采样，故减少了同步采样时ADC的数量，因此降低了硬件成本、减少了工作能耗。此外，由于只通过一个ADC对单路模拟信号进行采样，因此避免了多个ADC之间工艺失配的问题。
图9为本申请实施例提供的另一种多路信号同步采样装置的结构示意图。如图9所示，基于硬件结构的角度，该装置包括：
存储器30，用于存储计算机程序；
处理器31，用于执行计算机程序时实现如上述实施例中多路信号同步采样方法的步骤。
其中，处理器31可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器31可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器31也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器31可以在集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器31还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器30可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器30还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器30至少用于存储以下计算机程序301，其中，该计算机程序被处理器31加载并执行之后，能够实现前述任一实施例公开的多路信号同步采样方法的相关步骤。另外，存储器30所存储的资源还可以包括操作系统302和数据303等，存储方式可以是短暂存储或者永久存储。其中，操作系统302可以包括Windows、Unix、Linux等。数据303可以包括但不限于多路信号同步采样方法中涉及的数据等。
在一些实施例中，多路信号同步采样装置还可包括有显示屏32、输入输出接口33、通信接口34、电源35以及通信总线36。
本领域技术人员可以理解，图9中示出的结构并不构成对多路信号同步采样装置的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的多路信号同步采样装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：根据编解码矩阵将多路输入信号调制为单路模拟信号后，将单路模拟信号转化为数字信号，并根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。由于根据编解码矩阵将多路输入信号调制为单路模拟信号，因此在对多路输入信号进行同步采样时，只需要一个ADC对单路模拟信号进行采样即可完成对多路输入信号的同步采样，无需使用多个ADC分别对多路输入进行同步采样，故减少了同步采样时ADC的数量，因此降低了硬件成本、减少了工作能耗。此外，由于只通过一个ADC对单路模拟信号进行采样，因此避免了多个ADC之间工艺失配的问题。
最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例提供的计算机可读存储介质，该介质上存储有计算机程序，计算机程序被处理器执行时，能够实现如下方法：根据编解码矩阵将多路输入信号调制为单路模拟信号后，将单路模拟信号转化为数字信号，并根据编解码矩阵将数字信号解调为与多路输入信号对应的多路输出信号。由于根据编解码矩阵将多路输入信号调制为单路模拟信号，因此在对多路输入信号进行同步采样时，只需要一个ADC对单路模拟信号进行采样即可完成对多路输入信号的同步采样，无需使用多个ADC分别对多路输入进行同步采样，故减少了同步采样时ADC的数量，因此降低了硬件成本、减少了工作能耗。此外，由于只通过一个ADC对单路模拟信号进行采样，因此避免了多个ADC之间工艺失配的问题。
以上对本申请所提供的一种多路信号同步采样系统、方法、装置及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种多路信号同步采样系统，其特征在于，包括：数模转化器以及分别与所述数模转化器连接的调制器和解调器；
所述调制器，用于根据编解码矩阵将多路输入信号调制为单路模拟信号；
所述数模转化器，用于将所述单路模拟信号转化为数字信号；
所述解调器，用于根据所述编解码矩阵将所述数字信号解调为与多路所述输入信号对应的多路输出信号；
所述编解码矩阵如下所示：
Figure FDA0003194493640000011
所述编解码矩阵为将哈达玛矩阵第5至8行进行取反处理后，选取处理后哈达玛矩阵的第2至8行得到的矩阵。
2.根据权利要求1所述的多路信号同步采样系统，其特征在于，还包括：与所述解调器连接的滤波模块，用于将所述解调器输出的多路所述输出信号进行滤波处理。
3.根据权利要求2所述的多路信号同步采样系统，其特征在于，所述滤波模块具体包括：与所述解调器连接的级联积分梳状滤波器以及与所述级联积分梳状滤波器连接的半带滤波器。
4.根据权利要求3所述的多路信号同步采样系统，其特征在于，所述滤波模块还包括：分别与所述级联积分梳状滤波器和所述半带滤波器连接的补偿器，用于对所述级联积分梳状滤波器输出的多路信号进行补偿处理后发送至所述半带滤波器。
5.根据权利要求4所述的多路信号同步采样系统，其特征在于，所述补偿器具体为差值二项式补偿器。
6.一种多路信号同步采样方法，其特征在于，包括：
根据编解码矩阵将多路输入信号调制为单路模拟信号；
将所述单路模拟信号转化为数字信号；
根据所述编解码矩阵将所述数字信号解调为与多路所述输入信号对应的多路输出信号；
所述编解码矩阵如下所示：
Figure FDA0003194493640000021
所述编解码矩阵为将哈达玛矩阵第5至8行进行取反处理后，选取处理后哈达玛矩阵的第2至8行得到的矩阵。
7.根据权利要求6所述的多路信号同步采样方法，其特征在于，所述编解码矩阵具体为根据哈达玛矩阵改进的所述编解码矩阵；
所述根据编解码矩阵将多路输入信号调制为单路模拟信号中，多路所述输入信号的排列顺序为：A相电压、B相电压、C相电压、零线电流、A相电流、B相电流以及C相电流。
8.一种多路信号同步采样装置，其特征在于，包括：
调制模块，用于根据编解码矩阵将多路输入信号调制为单路模拟信号；
转化模块，用于将所述单路模拟信号转化为数字信号；
解调模块，用于根据所述编解码矩阵将所述数字信号解调为与多路所述输入信号对应的多路输出信号；
所述编解码矩阵如下所示：
Figure FDA0003194493640000022
所述编解码矩阵为将哈达玛矩阵第5至8行进行取反处理后，选取处理后哈达玛矩阵的第2至8行得到的矩阵。
9.一种多路信号同步采样装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求6或7所述的多路信号同步采样方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求6或7所述的多路信号同步采样方法的步骤。
CN202011434889.6A 2020-12-10 2020-12-10 一种多路信号同步采样系统、方法、装置及介质 Active CN112543026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011434889.6A CN112543026B (zh) 2020-12-10 2020-12-10 一种多路信号同步采样系统、方法、装置及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011434889.6A CN112543026B (zh) 2020-12-10 2020-12-10 一种多路信号同步采样系统、方法、装置及介质

Publications (2)

Publication Number Publication Date
CN112543026A CN112543026A (zh) 2021-03-23
CN112543026B true CN112543026B (zh) 2021-09-03

Family

ID=75019862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011434889.6A Active CN112543026B (zh) 2020-12-10 2020-12-10 一种多路信号同步采样系统、方法、装置及介质

Country Status (1)

Country Link
CN (1) CN112543026B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113472354A (zh) * 2021-07-23 2021-10-01 杭州万高科技股份有限公司 一种多路信号的同步采样方法、装置、设备及介质
CN116404941B (zh) * 2023-06-08 2024-02-13 宁德时代新能源科技股份有限公司 一种电机控制方法、装置和可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8982091B1 (en) * 2012-05-24 2015-03-17 Maxim Integrated Products, Inc. Hadamard matrix based projected mutual capacitance touch panel decoding
CN105116542A (zh) * 2015-07-24 2015-12-02 北京航天控制仪器研究所 一种双视场计算关联成像系统及方法
CN108366195A (zh) * 2018-01-18 2018-08-03 北京航空航天大学 一种基于led阵列的高速空间光调制方法及其成像系统
CN108616686A (zh) * 2016-12-12 2018-10-02 南京理工大学 一种全哈达玛矩阵编码成像方法
CN110462562A (zh) * 2017-03-20 2019-11-15 微软技术许可有限责任公司 用于采样来自基于栅格的数字化仪传感器的输出的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136657B (zh) * 2007-07-06 2014-03-12 中兴通讯股份有限公司 传输格式组合指示译码装置和方法
CN202111670U (zh) * 2011-06-02 2012-01-11 中兴通讯股份有限公司 一种l阶n倍抽取数字抽取滤波器
US9496886B2 (en) * 2011-06-16 2016-11-15 Spatial Digital Systems, Inc. System for processing data streams
CN102361452B (zh) * 2011-08-17 2013-01-16 天津大学 多通道频分信号快速检测装置与控制方法
CN102769444B (zh) * 2012-07-13 2015-02-04 东南大学 用于解调多路abpsk信号的数字滤波器组
CN204578540U (zh) * 2015-05-25 2015-08-19 深圳光启智能光子技术有限公司 光信号发射装置
US10356823B2 (en) * 2016-04-01 2019-07-16 Qualcomm Incorporated Random access message transmission using multiple symbols
CN106506004A (zh) * 2016-10-20 2017-03-15 天津大学 生物电与抬高电平正交方波调制多路信号的单路采集装置
CN109995405A (zh) * 2017-12-29 2019-07-09 索尼公司 用于无线通信系统的电子设备、方法、装置和存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8982091B1 (en) * 2012-05-24 2015-03-17 Maxim Integrated Products, Inc. Hadamard matrix based projected mutual capacitance touch panel decoding
CN105116542A (zh) * 2015-07-24 2015-12-02 北京航天控制仪器研究所 一种双视场计算关联成像系统及方法
CN108616686A (zh) * 2016-12-12 2018-10-02 南京理工大学 一种全哈达玛矩阵编码成像方法
CN110462562A (zh) * 2017-03-20 2019-11-15 微软技术许可有限责任公司 用于采样来自基于栅格的数字化仪传感器的输出的方法
CN108366195A (zh) * 2018-01-18 2018-08-03 北京航空航天大学 一种基于led阵列的高速空间光调制方法及其成像系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于哈达玛矩阵编码测量的自适应压缩成像;骆乐等;《液晶与显示》;20181015;893-900 *

Also Published As

Publication number Publication date
CN112543026A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN112543026B (zh) 一种多路信号同步采样系统、方法、装置及介质
Prendergast et al. Reconstruction of band-limited periodic nonuniformly sampled signals through multirate filter banks
Eldar Compressed sensing of analog signals in shift-invariant spaces
CN102594350B (zh) 可调整功率和性能的可设置级联西格玛-德尔塔模数转换器
US8547260B2 (en) Compressive sense based reconstruction algorithm for non-uniform sampling based data converter
CN107636965A (zh) 稀疏级联积分梳滤波器
US7760121B2 (en) Dual data weighted average dynamic element matching in analog-to-digital converters
US5648777A (en) Data converter with FIFO
CN111404221B (zh) 充电模块的控制方法、控制装置、控制设备及存储介质
Johansson Sampling and quantization
CN107395208B (zh) 基于多通道非均匀时延的压缩采样结构
CN109309498A (zh) 一种基于温度计码的电流舵型数模转换器
CN115549679A (zh) 应用于电流舵的电流源控制电路和数模转换电路
CN216981896U (zh) 模数转换器、集成电路以及电子设备
US20120161750A1 (en) Electronic watt-hour meter and method of calculating watt-hours
CN107359877B (zh) 超宽带信号的时间交织采样adc全数字盲补偿方法
CN101350622B (zh) 一种dem算法的量化器电路及实现方法
CN110784223B (zh) 单芯片数字型象限分割技术的轴角-数字转换电路与方法
CN113572478A (zh) Sigma-Delta型DAC数字处理方法、装置、计算机设备及存储介质
CN108696280B (zh) 一种数模转换器
JPH06350398A (ja) デジタル信号をろ波する方法及びデジタル・フィルタ
CN102735923B (zh) 电能计量片上系统及其运行方法
TWI690164B (zh) 差和式類比數位轉換器及其操作方法
JPS59105712A (ja) デイジタルフイルタ
CN204559548U (zh) 包含级间路径的级联结构Sigma-Delta调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wang Siqi

Inventor after: Liu Yuyan

Inventor after: Tang Zhong

Inventor after: Tan Nianxiong

Inventor after: Cui Guoyu

Inventor after: Men Changyou

Inventor before: Wang Siqi

Inventor before: Liu Yuyan

Inventor before: Tang Zhong

Inventor before: Tan Nianxiong