CN112520689A - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN112520689A CN112520689A CN202011287269.4A CN202011287269A CN112520689A CN 112520689 A CN112520689 A CN 112520689A CN 202011287269 A CN202011287269 A CN 202011287269A CN 112520689 A CN112520689 A CN 112520689A
- Authority
- CN
- China
- Prior art keywords
- material layer
- silicon material
- silicon
- trench
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000002210 silicon-based material Substances 0.000 claims abstract description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 239000002131 composite material Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 238000009623 Bosch process Methods 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 244000025254 Cannabis sativa Species 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 72
- 239000000463 material Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 244000062793 Sorghum vulgare Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 235000019713 millet Nutrition 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00166—Electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
Abstract
本发明涉及一种半导体器件及其制作方法。其中方法包括：在第一SOI晶圆中的第一硅材料层的第一表面形成沟第一槽结构，其中第一沟槽的深度小于第一硅材料层的厚度；将经过氧化处理后的硅晶圆与第一SOI晶圆进行键合，形成第一复合结构；对第一复合结构进行减薄，去除第一背衬底和第一绝缘层；在第一硅材料层的第二表面进行第二次刻蚀以形成下电极结构，并同时形成第二沟槽以至少暴露出部分第一沟槽。本发明中由于两次刻蚀过程是在所述第一硅材料层的两个表面分别进行的，因此不会在沟槽台阶边界处形成硅草，从而解决了因目前因台阶边界处形成硅草导致MEMS结构失效的问题，提高了产品良率。
Description
技术领域
本发明涉及半导体器件制作工艺技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
目前在制备微机电(MEMS)结构的过程中，通常在SOI(Silicon On Insulator，绝缘衬底上的硅)硅片的硅材料层上分两步刻蚀出下电极结构：第一步，对所述硅材料层进行刻蚀形成具有一定深度的沟槽；第二步，继续对所述硅材料层进行刻蚀，在硅材料层形成电极结构，并且扩大沟槽位置处的掩膜开口，在形成电极结构的同时，对沟槽继续刻蚀至SOI硅片中的绝缘层(即氧化材料层)，以形成的具有台阶的沟槽，沟槽两侧的电极结构通过中间的沟槽实现电极结构之间的绝缘。在形成电极结构时没有刻蚀到SOI硅片中的绝缘层，通过剩余的低阻硅形成引线结构，电极结构中的各个电极之间通过剩余的该引线结构连接。
但是，在刻蚀形成电极结构之前，为了阻止或减弱侧向刻蚀，需要采用bosch(博世)工艺对所述沟槽的侧壁进行钝化。由于bosch工艺的钝化是各向同性的，而刻蚀是各向异性的，沟槽台阶边界处侧面的聚合物去除不掉，就会在台阶边界处形成硅草，导致MEMS结构失效，产品合格率降低。
发明内容
本发明提供了一种半导体器件及其制作方法，以解决沟槽台阶边界处形成硅草的问题，进而改善MEMS结构，提高产品合格率。
本发明实施例提供了一种半导体器件的制作方法，包括：
提供第一SOI晶圆，所述第一SOI晶圆包括依次叠层设置的第一硅材料层、第一绝缘层和第一背衬底；
在所述第一硅材料层的第一表面进行第一次刻蚀以形成第一沟槽，其中所述第一沟槽的深度小于所述第一硅材料层的厚度；
将经过氧化处理后的硅晶圆与所述第一SOI晶圆进行键合，形成第一复合结构，其中所述第一硅材料层与所述硅晶圆相贴合；
对所述第一复合结构进行减薄，去除所述第一背衬底和所述第一绝缘层；
在所述第一硅材料层的第二表面进行第二次刻蚀以形成下电极结构，并同时形成第二沟槽以至少暴露出部分所述第一沟槽的侧壁。
在其中一个实施例中，所述第二沟槽的宽度大于所述第一沟槽的宽度，且通过所述第二沟槽完全暴露出所述第一沟槽的侧壁。
在其中一个实施例中，利用bosch工艺对所述第一硅材料层进行所述第一次刻蚀和所述第二次刻蚀。
在其中一个实施例中，所述将经过氧化处理后的硅晶圆与所述第一SOI晶圆进行键合包括：
对所述硅晶圆进行氧化处理，在所述硅晶圆的表面形成氧化层，得到氧化处理后的所述硅晶圆；
将经过氧化处理后的所述硅晶圆与所述第一SOI晶圆进行键合。
在其中一个实施例中，所述下电极结构为梳状结构，包括连接部和多个条状的下电极。
在其中一个实施例中，所述半导体器件的制作方法还包括：在所述第一复合结构表面形成上电极结构。
在其中一个实施例中，形成所述上电极结构的步骤包括：
在所述第一复合结构上形成第二硅材料层，其中所述第二硅材料层覆盖所述下电极；
对所述第二硅材料层进行刻蚀以形成上电极结构。
在其中一个实施例中，形成所述第二硅材料的步骤包括：
提供第二SOI晶圆，所述第二SOI晶圆包括依次叠层设置的所述第二硅材料层、第二绝缘层和第二背衬底；
将所述第二SOI晶圆与所述第一复合结构进行键合，形成第二复合结构，其中所述下电极结构与所述第二硅材料层相贴合；
对所述第二复合结构进行减薄处理，去除所述第二绝缘层和所述第二背衬底。
在其中一个实施例中，利用刻蚀工艺或化学机械研磨工艺进行减薄处理。
基于同一发明构思，本发明实施例还提供了一种半导体器件，所述半导体器件采用上述任一实施例所述的制作方法制备。
综上，本发明实施例提供了一种半导体器件及其制作方法。其中，所述半导体器件的制作方法包括：提供第一SOI晶圆，所述第一SOI晶圆包括依次叠层设置的第一硅材料层、第一绝缘层和第一背衬底；在所述第一硅材料层的第一表面进行第一次刻蚀以形成第一沟槽，其中所述第一沟槽的深度小于所述第一硅材料层的厚度；将经过氧化处理后的硅晶圆与所述第一SOI晶圆进行键合，形成第一复合结构，其中所述第一硅材料层与所述硅晶圆贴合；对所述第一复合结构进行减薄，去除所述第一背衬底和所述第一绝缘层；在所述第一硅材料层的第二表面进行第二次刻蚀以形成下电极结构，并同时形成第二沟槽以至少暴露出部分所述第一沟槽的侧壁。本发明中，通过先在第一SOI晶圆的第一硅材料层的第一表面形成第一沟槽，然后在将经过氧化处理后的硅晶圆与所述第一SOI晶圆进行键合，并去除第一SOI晶圆第一背衬底和所述第一绝缘层，然后再在第一硅材料层的第二表面进行第二次刻蚀，以形成下电极结构和第二沟槽，并通过所述第二沟槽暴露出所述第一沟槽的侧壁，由于两次刻蚀过程是在所述第一硅材料层的两个表面分别进行的，因此不会在第一沟槽台阶边界处形成硅草，从而解决了因目前因台阶边界处形成硅草导致MEMS结构失效的问题，提高了产品良率。
附图说明
图1为本发明实施例提供的一种半导体器件的制作方法流程图；
图2为本发明实施例提供的SOI晶圆的结构示意图；
图3为本发明实施例提供的一种形成有第一沟槽的半导体基板的结构示意图；
图4为本发明实施例提供的经过氧化处理后的硅晶圆的结构示意图；
图5为本发明实施例提供的第一复合结构的结构示意图；
图6为本发明实施例提供的经过减薄处理后的第一复合结构的结构示意图；
图7为本发明实施例提供的形成有下电极结构的半导体基板的结构示意图；
图8为本发明实施例提供的第二复合结构的结构示意图；
图9为本发明实施例提供的经过减薄处理后的第二复合结构的结构示意图；
图10为本发明实施例提供的形成有上电极结构的半导体基板的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参见图1，本发明实施例提供了一种半导体器件的制作方法，包括：
步骤S110，提供第一SOI晶圆100，所述第一SOI晶圆100包括依次叠层设置的第一硅材料层110、第一绝缘层120和第一背衬底130，请参见图2；
步骤S120，在所述第一硅材料层110的第一表面进行第一次刻蚀以形成第一沟槽200，其中所述第一沟槽200的深度小于所述第一硅材料层110的厚度，请参见图3；
步骤S130，将经过氧化处理后的硅晶圆300与所述第一SOI晶圆100进行键合(bonding)，形成第一复合结构，其中所述第一硅材料层110与所述硅晶圆300贴合，请参见图4和图5；
步骤S140，对所述第一复合结构进行减薄，去除所述第一背衬底130和所述第一绝缘层120，请参见图6；
步骤S150，在所述第一硅材料层110的第二表面进行第二次刻蚀以形成下电极结构111，并同时形成第二沟槽112以至少暴露出部分所述第一沟槽200的侧壁，或者，通过第二沟槽完全暴露出第一沟槽的侧壁，并在所述第一沟槽的两侧形成台阶。，请参见图7。可以理解，通过第二沟槽112至少暴露出部分所述第一沟槽200的侧壁，是指第二沟槽的刻蚀边界至少部分超过第一沟槽的刻蚀边界暴露以在所述第一沟槽和第二沟槽的至少部分交界处形成台阶；完全暴露除所述第一沟槽200的侧壁，是指第二沟槽的刻蚀边界全部超过第一沟槽，以在第一沟槽和第二沟槽的交界处形成台阶暴露
可以理解，本实施例中通过先在第一SOI晶圆100的第一硅材料层110的第一表面形成第一沟槽200，然后在将经过氧化处理后的硅晶圆300与所述第一SOI晶圆100进行键合，并去除第一SOI晶圆100第一背衬底130和所述第一绝缘层120，然后再对第一硅材料层110的第二表面进行第二次刻蚀，以形成下电极结构111和第二沟槽112，并通过所述第二沟槽112暴露出所述第一沟槽200的侧壁，由于两次刻蚀过程是在所述第一硅材料层110的两个表面分别进行的，因此不会在第一沟槽200台阶边界处形成硅草，从而解决了因目前因台阶边界处形成硅草导致MEMS结构失效的问题，提高了产品良率。
本实施例中采用SOI晶圆，有利于在减薄过程中控制所述第一硅材料层110的厚度，例如，可以先用砂轮去除所述第一背衬底130，然后再利用酸洗去所述第一绝缘层120，保证第一硅材料层的厚度几乎不变，同时露出的第一硅材料层110的表面比较平整，以便后续再次进行键合。此外，还可以根据实际情况采用其他具有类似结构的衬底替换所述第一SOI晶圆100。
另外，本实施例中所述第一硅材料层110可以是未掺杂的硅材料层或掺杂的硅材料层，掺杂的硅材料层可以是经N型或P型掺杂的硅材料层，具体需要根据器件的设计需要进行选择。
在其中一个实施例中，所述第二沟槽112的宽度大于所述第一沟槽的宽度，且通过所述第二沟槽112完全暴露出所述第一沟槽200的侧壁，请继续参见图7。
可以理解，本实施例中对所述第一硅材料层110进行第二次刻蚀的过程中，扩大第一沟槽位置处的掩膜开口，使得在所述第一硅材料层110中形成的第二沟槽112的宽度大于所述第一沟槽200的宽度，以完全暴露出所述第一沟槽200的两侧侧壁，并在第一沟槽200的两侧形成台阶，从而形成具有台阶的第一沟槽200。
在其中一个实施例中，利用bosch工艺对所述第一硅材料层110进行所述第一次刻蚀和所述第二次刻蚀。
具体的，本实施例中对所述第一硅材料层110进行的第一次刻蚀的主要步骤包括：
首先，利用沉积工艺在所述第一硅材料层110的第一表面形成第一硬掩膜材料层(未图示)。其中，利用氧化硅、氮化硅等等绝缘材料形成所述第一硬掩膜材料层。所述沉积工艺包括所述沉积工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)。本实施例使用CVD技术形成所述第一硬掩膜材料层。
其次，在所述第一硬掩膜材料层上涂覆一层光刻胶，形成第一光刻胶层(未图示)，并通过光刻工艺图形化所述第一光刻胶层，图形化后的所述第一光刻胶层具有定义所述第一沟槽200的第一目标图案。
然后，以图形化后的所述第一光刻胶层为掩膜，对所述第一硬掩膜材料层进行刻蚀，将所述第一目标图案转移到所述第一硬掩膜材料层，剩余的所述第一硬掩膜材料层构成第一硬掩膜层。以及，去除剩余的第一光刻胶层。
最后，以所述第一硬掩膜层为掩膜，利用Bosch工艺对所述第一硅材料层110进行刻蚀至预设深度，以形成多个等间距排列的所述第一沟槽200，Bosch工艺为干法刻蚀工艺。其中，所述第一沟槽的深度主要是根据刻蚀速率和刻蚀时间进行控制的。以及，去除第一硬掩膜层。
在其中一个实施例中，所述在将经过氧化处理后的硅晶圆300与所述第一SOI晶圆100进行键合包括：
对所述硅晶圆300进行氧化处理，在所述硅晶圆300的表面形成氧化层310，得到氧化处理后的所述硅晶圆；
将经过氧化处理后的所述硅晶圆与所述第一SOI晶圆进行键合。
可以理解，本发明主要是通过先在第一SOI晶圆100的第一硅材料层110的第一表面形成第一沟槽200，然后在将经过氧化处理后的硅晶圆300与所述第一SOI晶圆100进行键合，使得键合后的第一复合结构在经过减薄处理后仍具有SOI基底，并通过对第一硅材料层110的第二小米进行第二刻蚀形成下电极结构111和第二沟槽112，并通过第二沟槽112暴露出所述第一沟槽200的侧壁，即形成具有下电极结构111的SOI基底。另外，所述硅晶圆300的表面形成氧化层310在第一复合结构中充当SOI基底中的绝缘层，以将下电极结构111进行绝缘。
在其中一个实施例中，所述下电极结构111为梳状结构，包括连接部111a和多个条状的下电极111b，如图7所示。
本实施例中，所述下电极结构111位于所述第一氧化层310的表面，所述下电极结构111包括位于所述第一氧化层310表面的连接部111a和与所述连接部111a固定连接的多个下电极111b，所述下电极呈条状，且多个下电极111b等间距排列，便于简化制作工艺以及形成与之匹配的上电极结构。
其中，形成所述下电极结构111的过程主要包括：一，利用沉积工艺在所述第一硅材料层110的表面形成第二硬掩膜材料层(未图示)；其中，利用氧化硅、氮化硅等等绝缘材料形成所述第二硬掩膜材料层。本实施例使用CVD技术形成所述第二硬掩膜材料层。二，在所述第二硬掩膜材料层上涂覆一层光刻胶，形成第二光刻胶层(未图示)，并通过光刻工艺图形化所述第二光刻胶层，图形化后的所述第二光刻胶层具有定义所述下电极结构111的第二目标图案。三，以图形化后的所述第二光刻胶层为掩膜，对所述第二硬掩膜材料层进行刻蚀，将所述第二目标图案转移到所述第二硬掩膜材料层，并去除剩余的第二光刻胶层，保留的所述第二硬掩膜材料层构成第二硬掩膜层。四，以所述第二硬掩膜层为掩膜，利用bosch工艺对所述第一硅材料层110进行刻蚀，以形成所述下电极和第二沟槽112，且所述第二沟槽112宽度大于所述第一沟槽宽度，因此可通过第二沟槽112暴露出所述第一沟槽200的侧壁，其中bosch工艺为干法刻蚀工艺。
可以理解，本实施例中通过键合转移工艺将对第一硅材料层110的一个表面进行的两次刻蚀，改成对所述第一硅材料层110的相背的第一表面和第二表面各刻蚀一次，从而解决了在台阶处长硅草的问题。
请参见图8～图10，在形成下电极结构111后，还需要形成与所述下电极结构111匹配的上电极结构411，以形成完整的MEMS结构。在其中一个实施例中，所述半导体器件的制作方法还包括：在所述第一复合结构表面形成上电极结构411。
本实施例中，所述上电极的下表面与所述下电极的上表面保持在同一平面上，所述上电极与所述下电极相连接，且一个所述上电极可跨接两个相邻的所述下电极，以使所述上电极和所述下电极共同构成信号引线。
在其中一个实施例中，形成所述上电极结构411的步骤包括：
在所述第一复合结构上形成第二硅材料层410，其中所述第二硅材料层410覆盖所述下电极结构；
对所述第二硅材料层410进行刻蚀以形成上电极结构411。
本实施例中，首先通过在所述第一复合结构上形成第二硅材料层410，其中所述第二硅材料层410覆盖所述下电极，为形成与所述下电极相连接的上电极结构411做准备。然后，通过对所述第二硅材料层410进行刻蚀，形成所述上电极结构411。
其中，对所述第二硅材料层410进行刻蚀以形成所述上电极结构411的步骤主要包括：
1)利用沉积工艺在所述第二硅材料层410表面依次形成第三硬掩膜材料层(未图示)。其中，利用氧化硅、氮化硅等等绝缘材料形成所述第三硬掩膜材料层。
2)在所述第三硬掩膜材料层上涂覆一层光刻胶，形成第三光刻胶层(未图示)，并通过光刻工艺图形化所述第三光刻胶层，图形化后的所述第三光刻胶层具有定义所述上电极结构411的第三目标图案。
3)以图形化后的所述第三光刻胶层为掩膜，对所述第三硬掩膜材料层进行刻蚀，将所述第三目标图案转移到所述第三硬掩膜材料层，并去除剩余的光刻胶，保留的所述第三硬掩膜材料层共同构成第三硬掩膜层。其中，所述第三硬掩膜层具有多个开口(未图示)，所述开口位于条状的下电极111b的正上方，且宽度与所述下电极111b的宽度几乎相同。
4)以所述第三硬掩膜层为掩膜，利用bosch刻蚀工艺对所述第二硅材料层410进行刻蚀，将所述开口转移到所述第二硅材料层410中，以形成所述上电极结构411，并去除第三硬掩膜层。
在其中一个实施例中，形成所述第二硅材料的步骤包括：
提供第二SOI晶圆400，所述第二SOI晶圆400包括依次叠层设置的所述第二硅材料层410、第二绝缘层420和第二背衬底430；
将所述第二SOI晶圆400与所述第一复合结构进行键合，形成第二复合结构，其中所述下电极结构111与所述第二硅材料层410相贴合；
对所述第二复合结构进行减薄处理，去除所述第二绝缘层420和所述第二背衬底430。
本实施例中，通过将所述第二SOI晶圆400与所述第一复合结构进行键合形成第二复合结构，进而对所述第二复合结构进行减薄处理，去除所述第二绝缘层420和所述第二背衬底430已形成第二硅材料层410，可避免第二硅材料层410在抛光过程和/或键合过程中发生断裂。此外，还可以通过将硅晶圆300与所述第一复合结构进行键合，从而在所述第一复合结构上形成第二硅材料层410。
在其中一个实施例中，利用刻蚀工艺或化学机械研磨工艺进行减薄处理。
可以理解，由于化学机械研磨工艺在保证材料去除效率的同时，还可以获得较完美的表面，因此本实施例中首先通过化学机械研磨工艺去除SOI晶圆中的背衬底和部分高厚度的绝缘层，此时为了表面发生过度刻蚀，基于在一定的刻蚀条件下绝缘层相对硅材料层具有较高的刻蚀速率比，采用干法刻蚀工艺去除剩余的所述绝缘层。此外，在其他一下实施例中，也可以单独采用刻蚀工艺或化学机械研磨工艺进行减薄处理。
本发明中，通过硅片键合工艺将第一硅材料层110与经过氧化处理后的硅晶圆300进行键合，以及对第一硅材料层110于第二SOI晶圆400的第二硅材料层410进行键合。可以理解，两个硅片(或硅材料层)通过高温处理可以直接键合在一起，不需要任何粘结剂和外加电场，工艺简单。具体的，以第一硅材料层110与第二硅材料层410的键合过程为例，说明该bonding过程：
(1)将第一复合结构和第二SIO晶圆放置在含有氧化剂的溶液浸泡处理，以在硅材料层表面吸附一层单氧层，进而在一定条件下使其表面产生悬挂键，例如，非桥接的羟基。
(2)在室温下将第一复合结构的第一硅材料层110和第二SIO晶圆的第二硅材料层410贴合在一起，形成所述第二复合结构。
(3)将所述第二复合结构在氧气或氮气环境中经数小时的高温处理，即可形成良好的键合。
其中，键合的机理可用三个阶段的键合过程加以描述。
第一阶段，将温度从室温加热到200℃，两个硅材料层表面吸附的OH团在相互接触区产生氢键。在200℃时，形成氢键的两硅材料层的硅醇键之间发生聚合反应，产生水及硅氧键，即Si-OH+HO-Si→Si-O-Si+H2O。到400℃时，聚合反应基本完成。
第二阶段温度在500℃～800℃范围内，在形成硅氧键时产生的水向SiO2中的扩散不明显，而OH团可以破坏桥接氧原子的一个键使其转变为非桥接氧原子，即：HOH+Si-O-Si＝2OH+2Si-。
第三阶段，温度高于800℃后，水向SiO2中扩散变得显著，而且随温度的升高扩散量成指数增大。键合界面的空洞和间隙处的水分子可在高温下扩散进入四周SiO2中，从而产生局部真空，这样硅片会发生塑性变形使空洞消除。同时，此温度下的SiO2粘度降低，会发生粘滞流动，从而消除了微间隙。超过1000℃时，邻近原子间相互反应产生共价键，使键合得以完成。
综上，本发明实施例提供了一种半导体器件及其制作方法。其中，所述半导体器件的制作方法包括：提供第一SOI晶圆100，所述第一SOI晶圆100包括依次叠层设置的第一硅材料层110、第一绝缘层120和第一背衬底130；在所述第一硅材料层110的第一表面进行第一次刻蚀以形成沟第一槽结构200，其中所述第一沟槽200的深度小于所述第一硅材料层110的厚度；将经过氧化处理后的硅晶圆300与所述第一SOI晶圆100进行键合，形成第一复合结构，其中所述第一硅材料层110与所述硅晶圆300贴合；对所述第一复合结构进行减薄，去除所述第一背衬底130和所述第一绝缘层120；在所述第一硅材料层110的第二表面进行第二次刻蚀以形成下电极结构111，并同时形成第二沟槽112以至少暴露出部分所述第一沟槽200的侧壁。本发明中，通过先在第一SOI晶圆100的第一硅材料层110的第一表面形成第一沟槽200，然后在将经过氧化处理后的硅晶圆300与所述第一SOI晶圆100进行键合，并去除第一SOI晶圆100第一背衬底130和所述第一绝缘层120，然后再对第一硅材料层110的第二表面进行刻蚀，以形成下电极结构111和第二沟槽112，并通过第二沟槽112暴露出所述第一沟槽200的侧壁，由于两次刻蚀过程是在所述第一硅材料层110的两个表面分别进行的，因此不会在沟槽200台阶边界处形成硅草，从而解决了因目前因台阶边界处形成硅草导致MEMS结构失效的问题，提高了产品良率。
基于同一发明构思，本发明实施例还提供了一种半导体器件，所述半导体器件采用上述任一实施例所述的制作方法进行制备。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供第一SOI晶圆，所述第一SOI晶圆包括依次叠层设置的第一硅材料层、第一绝缘层和第一背衬底；
在所述第一硅材料层的第一表面进行第一次刻蚀以形成第一沟槽，其中所述第一沟槽的深度小于所述第一硅材料层的厚度；
将经过氧化处理后的硅晶圆与所述第一SOI晶圆进行键合，形成第一复合结构，其中所述第一硅材料层与所述硅晶圆贴合；
对所述第一复合结构进行减薄，去除所述第一背衬底和所述第一绝缘层；
在所述第一硅材料层的第二表面进行第二次刻蚀以形成下电极结构，并同时形成第二沟槽以至少暴露出部分所述第一沟槽的侧壁。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二沟槽的宽度大于所述第一沟槽的宽度，且通过所述第二沟槽完全暴露出所述第一沟槽的侧壁。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，利用bosch工艺对所述第一硅材料层进行所述第一次刻蚀和所述第二次刻蚀。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述将经过氧化处理后的硅晶圆与所述第一SOI晶圆进行键合包括：
对所述硅晶圆进行氧化处理，在所述硅晶圆的表面形成氧化层，得到氧化处理后的所述硅晶圆；
将经过氧化处理后的所述硅晶圆与所述第一SOI晶圆进行键合。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述下电极结构为梳状结构，包括连接部和多个条状的下电极。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：在所述第一复合结构表面形成上电极结构。
7.如权利要求6所述的半导体器件的制作方法，其特征在于，形成所述上电极结构的步骤包括：
在所述第一复合结构上形成第二硅材料层，其中所述第二硅材料层覆盖所述下电极；
对所述第二硅材料层进行刻蚀以形成上电极结构。
8.如权利要求7所述的半导体器件的制作方法，其特征在于，形成所述第二硅材料的步骤包括：
提供第二SOI晶圆，所述第二SOI晶圆包括依次叠层设置的所述第二硅材料层、第二绝缘层和第二背衬底；
将所述第二SOI晶圆与所述第一复合结构进行键合，形成第二复合结构，其中所述下电极结构与所述第二硅材料层相贴合；
对所述第二复合结构进行减薄处理，去除所述第二绝缘层和所述第二背衬底。
9.如权利要求1或8所述的半导体器件的制作方法，其特征在于，利用刻蚀工艺或化学机械研磨工艺进行减薄处理。
10.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1～9任一项所述的制作方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011287269.4A CN112520689A (zh) | 2020-11-17 | 2020-11-17 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011287269.4A CN112520689A (zh) | 2020-11-17 | 2020-11-17 | 半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112520689A true CN112520689A (zh) | 2021-03-19 |
Family
ID=74980790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011287269.4A Pending CN112520689A (zh) | 2020-11-17 | 2020-11-17 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112520689A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111290148A (zh) * | 2020-02-19 | 2020-06-16 | 联合微电子中心有限责任公司 | 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101445218A (zh) * | 2008-12-30 | 2009-06-03 | 北京大学 | 一种钛可动器件的制作方法 |
| CN103145091A (zh) * | 2013-02-07 | 2013-06-12 | 东南大学 | 一种具有交错梳齿的静电驱动结构的制备方法 |
| DE102012200655A1 (de) * | 2012-01-18 | 2013-07-18 | Robert Bosch Gmbh | Verfahren zur Herstellung einer mikromechanischen Anordnung und mikromechanische Anordnung |
| CN105293419A (zh) * | 2015-10-15 | 2016-02-03 | 华东光电集成器件研究所 | 一种防止悬浮层刻蚀损伤的mems器件 |
| CN106032267A (zh) * | 2015-03-19 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制作方法和电子装置 |
| CN106957044A (zh) * | 2016-01-08 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制造方法和电子装置 |
| CN108117043A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
| CN108341395A (zh) * | 2017-01-23 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件的制作方法 |
| WO2020150938A1 (zh) * | 2019-01-23 | 2020-07-30 | 深圳市汇顶科技股份有限公司 | 光电传感器及其制备方法 |
-
2020
- 2020-11-17 CN CN202011287269.4A patent/CN112520689A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101445218A (zh) * | 2008-12-30 | 2009-06-03 | 北京大学 | 一种钛可动器件的制作方法 |
| DE102012200655A1 (de) * | 2012-01-18 | 2013-07-18 | Robert Bosch Gmbh | Verfahren zur Herstellung einer mikromechanischen Anordnung und mikromechanische Anordnung |
| CN103145091A (zh) * | 2013-02-07 | 2013-06-12 | 东南大学 | 一种具有交错梳齿的静电驱动结构的制备方法 |
| CN106032267A (zh) * | 2015-03-19 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制作方法和电子装置 |
| CN105293419A (zh) * | 2015-10-15 | 2016-02-03 | 华东光电集成器件研究所 | 一种防止悬浮层刻蚀损伤的mems器件 |
| CN106957044A (zh) * | 2016-01-08 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制造方法和电子装置 |
| CN108117043A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
| CN108341395A (zh) * | 2017-01-23 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件的制作方法 |
| WO2020150938A1 (zh) * | 2019-01-23 | 2020-07-30 | 深圳市汇顶科技股份有限公司 | 光电传感器及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111290148A (zh) * | 2020-02-19 | 2020-06-16 | 联合微电子中心有限责任公司 | 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4018596B2 (ja) | 半導体装置の製造方法 | |
| US7741222B2 (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| KR101026387B1 (ko) | 표층 및 기판을 연결하는 구역들을 포함하는 부분적 ｓｏｉ구조들을 생성하기 위한 방법 | |
| KR20040050789A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20000040104A (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| CN112520689A (zh) | 半导体器件及其制作方法 | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| CN101604660A (zh) | 台型半导体装置及其制造方法 | |
| KR0172792B1 (ko) | 반도체소자의 소자분리 영역의 제조방법 | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| CN100414681C (zh) | 制造具有由充满隔离材料的沟槽组成的场隔离区的半导体器件的方法 | |
| CN110858561A (zh) | 硅岛结构及其制作方法 | |
| US20090039428A1 (en) | Fabricating method for silicon on insulator and structure thereof | |
| CN101459052A (zh) | 绝缘层上覆硅的制作方法及绝缘层上覆硅的结构 | |
| KR20080084293A (ko) | 반도체 소자의 제조방법 | |
| KR100286776B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| KR100571413B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100519511B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| TW527653B (en) | Self-aligned epitaxial base bipolar transistor and its manufacturing method | |
| KR100507380B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100627552B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20100078251A (ko) | 반도체 소자의 제조방법 | |
| KR100276123B1 (ko) | 반도체소자및그것의실리사이드형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |