CN112509912A - 一种半导体器件的制备方法 - Google Patents
一种半导体器件的制备方法 Download PDFInfo
- Publication number
- CN112509912A CN112509912A CN202110148858.2A CN202110148858A CN112509912A CN 112509912 A CN112509912 A CN 112509912A CN 202110148858 A CN202110148858 A CN 202110148858A CN 112509912 A CN112509912 A CN 112509912A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- etching
- depositing
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000002360 preparation method Methods 0.000 title abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000001465 metallisation Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- -1 phosphorus ions Chemical class 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000011148 porous material Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 12
- 230000008021 deposition Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种半导体器件的制备方法，包括以下步骤：在衬底上沉积第一硬掩膜层；刻蚀第一硬掩膜层留下中心区域后向源极、漏极注入离子；在第一硬掩膜层外沿沉积第二硬掩膜层；在第一硬掩膜层中心区域上刻蚀一孔结构，并腐蚀该孔结构对应位置的衬底钝化层；在孔内及第一硬掩膜层、第二硬掩膜层上进行金属沉积；刻蚀第一硬掩膜层和第二硬掩膜层上部分金属形成栅帽结构后腐蚀掉硬掩膜层；遮挡栅帽结构并露出源极、漏极的金属区；在金属区沉积金属，去掉栅帽结构的遮挡。本方案的方法通过沉积、刻蚀方式实现栅极制备，制备栅极时不需要借助光刻机，工艺波动小，具有低成本、高效率、高成品率的特点，可以广泛用于高频毫米波及太赫兹芯片的生产制造。
Description
技术领域
本发明属于半导体制备技术领域，具体地涉及一种半导体器件的制备方法。
背景技术
随着电子信息产业的不断发展，集成电路的制备技术越来越受到广泛关注。高频半导体射频器件，对于器件的尺寸有着十分苛刻的要求，特别是栅长，需要纳米级的光刻机进行制作。但是，光刻机光刻尺度受限于光源等多种技术的限制，很难实现纳米尺度的栅光刻；且采用光刻机实现栅光刻，其工艺成本极高，且存在严重的环境敏感性，易发生工艺波动，引起成品率下降。
发明内容
为了解决现有高频毫米波及太赫兹芯片的栅极制备时需要纳米级的光刻的问题，本发明提供一种半导体器件的制备方法，其通过沉积、刻蚀方式实现栅极制备，制备栅极时不需要借助光刻机，工艺波动小，具有低成本、高效率、高成品率的特点，可以广泛用于高频毫米波及太赫兹芯片的生产制造。
本发明通过以下技术方案实现：
一种半导体器件的制备方法，包括以下步骤：
在衬底上沉积第一硬掩膜层；
刻蚀第一硬掩膜层留下中心区域后向源极、漏极注入离子；
在第一硬掩膜层外沿沉积第二硬掩膜层；
在第一硬掩膜层中心区域上刻蚀一孔结构，并腐蚀该孔结构对应位置的衬底钝化层；
在孔内及第一硬掩膜层、第二硬掩膜层上进行金属沉积；
刻蚀第一硬掩膜层和第二硬掩膜层上部分金属形成栅帽结构后腐蚀掉第一硬掩膜层和第二硬掩膜层；
遮挡栅帽结构并露出源极、漏极的金属区；
在金属区沉积金属，去掉栅帽结构的遮挡。
采用本方案制备方法，其通过沉积、刻蚀方式实现栅极制备，制备栅极时不需要借助光刻机，工艺波动小，具有低成本、高效率、高成品率的特点，可以广泛用于高频毫米波及太赫兹芯片的生产制造。
作为优选，所述第一硬掩膜层的中心区域由第一介质和第二介质构成，其制备方法为：
在衬底上沉积第一介质；
刻蚀第一介质的周边区域；
在衬底上沉积第二介质；
各项异性刻蚀第二介质，形成侧墙结构。
进一步的，所述孔结构的制备方法为：
对第二硬掩膜层进行抛光，露出中心区域的上表面；
腐蚀掉第一介质；
沉积第三介质；
在第三介质上刻蚀一孔结构。
进一步的，所述第一介质采用湿法腐蚀方式进行腐蚀。湿法腐蚀就是将晶片置于液态的化学腐蚀液中进行腐蚀，在腐蚀过程中，腐蚀液将把它所接触的材料通过化学反应逐步浸蚀溶掉。其选择性高、均匀性好、对硅片损伤少。
进一步的，采用各项异性刻蚀方法刻蚀第四介质形成孔结构。
作为优选，所述离子为硼或者磷离子。
作为优选，采用光刻胶成型露出源极、漏极的金属区。
本发明与现有技术相比，至少具有以下优点和有益效果：
本方案制备方法，其通过沉积、刻蚀方式实现栅极制备，制备栅极时不需要借助光刻机，工艺波动小，具有低成本、高效率、高成品率的特点，可以广泛用于高频毫米波及太赫兹芯片的生产制造。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本方案的流程图。
图2是衬底上沉积硬掩膜层后的结构示意图。
图3是沉积第一介质后的结构示意图。
图4是刻蚀部分第一介质后的结构示意图。
图5是沉积第二介质后结构示意图。
图6是刻蚀部分第二介质的结构示意图。
图7是向源极、漏极注入离子后的结构示意图。
图8是沉积第二硬掩膜层后的结构示意图。
图9是抛光第二硬掩膜层，露出第一介质、第二介质上表面的结构示意图。
图10是腐蚀掉第一介质的结构示意图。
图11是沉积第三介质后的结构示意图。
图12是刻蚀出孔结构的结构示意图。
图13是腐蚀孔结构对应位置的钝化层后的结构示意图。
图14是形成肖特基接触的结构示意图。
图15是形成栅帽结构的结构示意图。
图16是腐蚀掉第一、第二硬掩膜层的结构示意图。
图17是遮挡栅帽结构并露出源极、漏极的结构示意图。
图18是在源极、漏极的金属区沉积金属后的结构示意图。
图19是器件的结构图。
图中的附图标记名称依次为：
11、外延片；12、钝化层；21、第一介质；22、第二介质；23、第二硬掩膜层；24、第三介质；3、孔结构；4、栅帽结构；5、金属；6、离子注入区。
具体实施方式
下面结合附图及具体实施例来对本发明作进一步阐述。在此需要说明的是，对于这些实施例方式的说明虽然是用于帮助理解本发明，但并不构成对本发明的限定。本文公开的特定结构和功能细节仅用于描述本发明的示例实施例。然而，可用很多备选的形式来体现本发明，并且不应当理解为本发明限制在本文阐述的实施例中。
应当理解，尽管本文可能使用术语第一、第二等等来描述各种单元，但是这些单元不应当受到这些术语的限制。这些术语仅用于区分一个单元和另一个单元。例如可以将第一单元称作第二单元,并且类似地可以将第二单元称作第一单元，同时不脱离本发明的示例实施例的范围。
应当理解，对于本文中可能出现的术语“和/或”，其仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况；对于本文中可能出现的术语“/和”，其是描述另一种关联对象关系，表示可以存在两种关系，例如，A/和B，可以表示：单独存在A，单独存在A和B两种情况；另外，对于本文中可能出现的字符“/”，一般表示前后关联对象是一种“或”关系。
应当理解，在本文中若将单元称作与另一个单元“连接”、“相连”或“耦合”时，它可以与另一个单元直相连接或耦合，或中间单元可以存在。相対地，在本文中若将单元称作与另一个单元“直接相连”或“直接耦合”时，表示不存在中间单元。另外，应当以类似方式来解释用于描述单元之间的关系的其他单词（例如，“在……之间”对“直接在……之间”,“相邻”对“直接相邻”等等）。
应当理解，本文使用的术语仅用于描述特定实施例，并不意在限制本发明的示例实施例。若本文所使用的，单数形式“一”、“一个”以及“该”意在包括复数形式，除非上下文明确指示相反意思。还应当理解，若术语“包括”、“包括了”、“包含”和/或“包含了”在本文中被使用时,指定所声明的特征、整数、步骤、操作、单元和/或组件的存在性,并且不排除一个或多个其他特征、数量、步骤、操作、单元、组件和/或他们的组合存在性或增加。
应当理解，还应当注意到在一些备选可能设计中，所出现的功能/动作可能与附图出现的顺序不同。例如,取决于所涉及的功能/动作,实际上可以实质上并发地执行,或者有时可以以相反的顺序来执行连续示出的两个图。
应当理解，在下面的描述中提供了特定的细节,以便于对示例实施例的完全理解。然而,本领域普通技术人员应当理解可以在没有这些特定细节的情况下实现示例实施例。例如可以在框图中示出系统，以避免用不必要的细节来使得示例不清楚。在其他实例中，可以不以非必要的细节来示出众所周知的过程、结构和技术，以避免使得示例实施例不清楚。
实施例1
如图1所示的一种半导体器件的制备方法，可以广泛用于高频毫米波及太赫兹芯片的生产制造中，具体的该方法包括以下步骤：
步骤S01：在衬底上沉积第一硬掩膜层，该衬底包括外延片11和沉积在外延片11上的钝化层12；
步骤S02：刻蚀第一硬掩膜层留下第一硬掩膜层的中心区域，即刻蚀掉第一硬掩膜层的周边区域，随后向源极、漏极注入离子；
步骤S03：在注入了离子后的源极、漏极上沉积第二硬掩膜层即在第一硬掩膜层外沿沉积第二硬掩膜层；
步骤S04：在第一硬掩膜层中心区域上刻蚀一孔结构，孔结构置于中心区域的中心，并腐蚀该孔结构对应位置的衬底钝化层；
步骤S05：在孔内、第一硬掩膜层和第二硬掩膜层上表面进行金属沉积形成肖特基接触；
步骤S06：刻蚀硬掩膜层上表面的部分金属形成栅帽结构，随后腐蚀掉第一硬掩膜层和第二硬掩膜层露出栅帽结构和钝化层12；
步骤S07：遮挡栅帽结构和钝化层12部分结构，留出钝化层12部分结构以留出源极、漏极的金属区；
步骤S08：在金属区沉积金属构成欧姆接触，去掉栅帽结构的遮挡即完成器件的制备。
实施例2
基于上述实施例1的原理，本实施例公开一具体实施方式，参照图2-图19。衬底包括延片11及钝化层12，直接在外延片11上沉积钝化层12即可制得衬底。事先需要将外延片清洗干净。
如图2所示，在衬底上沉积第一硬掩膜层，该衬底包括外为氮化镓或砷化镓，钝化层可以为二氧化硅或氮化硅。钝化层的厚度在纳米级别，比如20nm、30nm或其他厚度，根据实际情况调整设置即可，本实施例以20nm为例。
如图3所示，在衬底的钝化层12上沉积第一介质21，第一介质21可以是二氧化硅或氮化硅，厚度在纳米级别，同样的其厚度根据实际情况调整设置即可，本实施例以150nm为例。刻蚀第一介质21的周边区域留下第一介质中心的硬掩膜部分，如图4所示。
如图5所示，在衬底上沉积第二介质22，第二介质22可以是氮化硅或二氧化硅，其厚度与第一介质相同。采用各项异性刻蚀工艺刻蚀第二介质22，留下第二介质的与第一介质外围部分，形成如图6所示的侧墙结构。各向异性刻蚀工艺根据不同的结晶学平面呈现出不同的腐蚀速率的刻蚀方法，其工艺开发水平高，结构几何尺寸能够精确控制，成本低，批量加工能力强。
向源极、漏极的离子注入区6注入离子，离子可以是硼或者磷离子，形成结果如图7所示。
在源极、漏极上沉积第二硬掩膜层23，第二硬掩膜层可采用氮化硅或二氧化硅，形成如图8所示的结构。
如图9所示，对第二硬掩膜层23进行抛光，露出第一介质21、第二介质22的上表面，第三介质23的厚度与第一介质相同，也为150nm。此处抛光采用化学机械抛光方式。化学机械抛光技术CMP即Chemical Mechanical Polishing，是集成电路制造中获得全局平坦化的一种手段，这种工艺能够获得既平坦、又无划痕和杂质玷污的表面，以提高介质表面的抛光的平滑度。
采用湿法腐蚀方式腐蚀掉第一介质21，形成如图10所示的结构。湿法腐蚀就是将晶片置于液态的化学腐蚀液中进行腐蚀，在腐蚀过程中，腐蚀液将把它所接触的材料通过化学反应逐步浸蚀溶掉。其选择性高、均匀性好、对硅片损伤少。
在第一介质21位置和第二介质22、第二硬掩膜层23上表面沉积第三介质24，如图11所示，第三介质24采用氮化硅或二氧化硅，抛光后厚度与第一介质相同，也为150nm。
采用各项异性刻蚀方式刻蚀第三介质24，刻蚀出一孔结构3，即形成内侧墙结构，孔结构置于中心区域的中心，如图12所示。腐蚀该孔结构对应位置的衬底的钝化层，形成图13所示的结构，钝化层的腐蚀采用湿法腐蚀方式进行，减小对外延片11的损失。
在孔内及硬掩膜层上进行金属沉积，沉积150nm金属形成肖特基接触，形成如图14所示的结构。
刻蚀第一硬掩膜层和第二硬掩膜层上部分金属形成如图15所示的栅帽结构4。再采用湿法腐蚀方式腐蚀硬掩膜层，即腐蚀掉第二介质22、第三介质23、第三介质24，构成如图16所示结构。
如图17所示，采用光刻胶成型遮挡栅帽结构并露出源极、漏极的金属区。
在金属区沉积金属5构成欧姆接触，如图18所示。再去掉栅帽结构的遮挡，即完成器件的制备，制备的器件如图19所示。
该实施例的方法通过以上各步骤的结合，栅极制备采用沉积、刻蚀方式，不需要借助光刻机，工艺波动小，具有低成本、高效率、高成品率的特点，可以广泛用于高频毫米波及太赫兹芯片的生产制造。
以上所描述的实施例仅仅是示意性的，若涉及到作为分离部件说明的单元，其可以是或者也可以不是物理上分开的；若涉及到作为单元显示的部件，其可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
最后应说明的是，本发明不局限于上述可选的实施方式，任何人在本发明的启示下都可得出其他各种形式的产品。上述具体实施方式不应理解成对本发明的保护范围的限制，本发明的保护范围应当以权利要求书中界定的为准，并且说明书可以用于解释权利要求书。
Claims (9)
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
在衬底上沉积第一硬掩膜层；
刻蚀第一硬掩膜层留下中心区域后向源极、漏极注入离子；
在第一硬掩膜层外沿沉积第二硬掩膜层；
在第一硬掩膜层中心区域上刻蚀一孔结构，并腐蚀该孔结构对应位置的衬底钝化层；
在孔内及第一硬掩膜层、第二硬掩膜层上进行金属沉积；
刻蚀第一硬掩膜层和第二硬掩膜层上部分金属形成栅帽结构后腐蚀掉第一硬掩膜层和第二硬掩膜层；
遮挡栅帽结构并露出源极、漏极的金属区；
在金属区沉积金属，去掉栅帽结构的遮挡。
2.根据权利要求1所述的一种半导体器件的制备方法，其特征在于，所述第一硬掩膜层的中心区域由第一介质和第二介质构成，其制备方法为：
在衬底上沉积第一介质；
刻蚀第一介质的周边区域；
在衬底上沉积第二介质；
各项异性刻蚀第二介质，形成侧墙结构。
3.根据权利要求2所述的一种半导体器件的制备方法，其特征在于，所述孔结构的制备方法为：
对第二硬掩膜层进行抛光，露出中心区域的上表面；
腐蚀掉第一介质；
沉积第三介质；
在第三介质上刻蚀一孔结构。
4.根据权利要求3所述的一种半导体器件的制备方法，其特征在于，所述第一介质采用湿法腐蚀方式进行腐蚀。
5.根据权利要求3所述的一种半导体器件的制备方法，其特征在于，采用各项异性刻蚀方法刻蚀第三介质形成孔结构。
6.根据权利要求3所述的一种半导体器件的制备方法，其特征在于，所述抛光采用化学机械抛光方式。
7.根据权利要求1所述的一种半导体器件的制备方法，其特征在于，所述离子为硼或者磷离子。
8.根据权利要求1所述的一种半导体器件的制备方法，其特征在于，采用光刻胶成型露出源极、漏极的金属区。
9.根据权利要求1所述的一种半导体器件的制备方法，其特征在于，所述第二硬掩膜层为二氧化硅或氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110148858.2A CN112509912B (zh) | 2021-02-03 | 2021-02-03 | 一种半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110148858.2A CN112509912B (zh) | 2021-02-03 | 2021-02-03 | 一种半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112509912A true CN112509912A (zh) | 2021-03-16 |
| CN112509912B CN112509912B (zh) | 2021-04-30 |
Family
ID=74952882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110148858.2A Active CN112509912B (zh) | 2021-02-03 | 2021-02-03 | 一种半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112509912B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1112288A (zh) * | 1995-02-21 | 1995-11-22 | 中国科学院微电子中心 | 在半导体表面制造t形栅极的方法 |
| JPH11233527A (ja) * | 1998-02-18 | 1999-08-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001053083A (ja) * | 1999-08-11 | 2001-02-23 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| US20020105089A1 (en) * | 1999-05-31 | 2002-08-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| CN1549304A (zh) * | 2003-05-21 | 2004-11-24 | 中国科学院微电子中心 | T型栅金属剥离方法 |
| US20080157121A1 (en) * | 2006-12-28 | 2008-07-03 | Fujitsu Limited | High speed high power nitride semiconductor device |
| US20090256212A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments, Inc. | Lateral drain-extended mosfet having channel along sidewall of drain extension dielectric |
| CN102064104A (zh) * | 2010-12-09 | 2011-05-18 | 中国电子科技集团公司第十三研究所 | GaN微波器件T型栅的制作方法 |
| CN102479693A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
| CN104064462A (zh) * | 2013-03-19 | 2014-09-24 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN106057883A (zh) * | 2016-07-18 | 2016-10-26 | 中国工程物理研究院电子工程研究所 | 一种高迁移率晶体管的制作方法 |
| CN109727853A (zh) * | 2017-10-31 | 2019-05-07 | 中国工程物理研究院电子工程研究所 | 一种高迁移率晶体管的制备方法 |
| CN109728086A (zh) * | 2017-10-31 | 2019-05-07 | 中国工程物理研究院电子工程研究所 | 侧墙栅高迁移率晶体管的制备方法 |
| CN110120347A (zh) * | 2018-02-05 | 2019-08-13 | 住友电气工业株式会社 | 形成场效应晶体管的方法 |
| CN111415987A (zh) * | 2020-04-09 | 2020-07-14 | 浙江大学 | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 |
-
2021
- 2021-02-03 CN CN202110148858.2A patent/CN112509912B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1112288A (zh) * | 1995-02-21 | 1995-11-22 | 中国科学院微电子中心 | 在半导体表面制造t形栅极的方法 |
| JPH11233527A (ja) * | 1998-02-18 | 1999-08-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20020105089A1 (en) * | 1999-05-31 | 2002-08-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| JP2001053083A (ja) * | 1999-08-11 | 2001-02-23 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| CN1549304A (zh) * | 2003-05-21 | 2004-11-24 | 中国科学院微电子中心 | T型栅金属剥离方法 |
| US20110186859A1 (en) * | 2006-12-28 | 2011-08-04 | Fujitsu Limited | High speed high power nitride semiconductor device |
| US20080157121A1 (en) * | 2006-12-28 | 2008-07-03 | Fujitsu Limited | High speed high power nitride semiconductor device |
| US20090256212A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments, Inc. | Lateral drain-extended mosfet having channel along sidewall of drain extension dielectric |
| CN102479693A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
| CN102064104A (zh) * | 2010-12-09 | 2011-05-18 | 中国电子科技集团公司第十三研究所 | GaN微波器件T型栅的制作方法 |
| CN104064462A (zh) * | 2013-03-19 | 2014-09-24 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN106057883A (zh) * | 2016-07-18 | 2016-10-26 | 中国工程物理研究院电子工程研究所 | 一种高迁移率晶体管的制作方法 |
| CN109727853A (zh) * | 2017-10-31 | 2019-05-07 | 中国工程物理研究院电子工程研究所 | 一种高迁移率晶体管的制备方法 |
| CN109728086A (zh) * | 2017-10-31 | 2019-05-07 | 中国工程物理研究院电子工程研究所 | 侧墙栅高迁移率晶体管的制备方法 |
| CN110120347A (zh) * | 2018-02-05 | 2019-08-13 | 住友电气工业株式会社 | 形成场效应晶体管的方法 |
| CN111415987A (zh) * | 2020-04-09 | 2020-07-14 | 浙江大学 | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 谢常青等: "应用于PHEMT器件的深亚微米T形栅光刻技术 ", 《微纳电子技术》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112509912B (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279016B1 (ko) | 반도체 제조시 비-컨포멀 디바이스 층을 평탄화하는 방법 | |
| KR100383504B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20070128804A1 (en) | Method for Fabricating Isolation Structures for Flash Memory Semiconductor Devices | |
| US20030232509A1 (en) | Method for reducing pitch | |
| US7718529B2 (en) | Inverse self-aligned spacer lithography | |
| CN102237295A (zh) | 半导体结构及其制造方法 | |
| CN112509912B (zh) | 一种半导体器件的制备方法 | |
| CN109545676A (zh) | 半导体器件栅极高度平坦化方法 | |
| US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
| US6280644B1 (en) | Method of planarizing a surface on an integrated circuit | |
| US6596639B1 (en) | Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities | |
| US6387808B1 (en) | Method of correcting topographical effects on a micro-electronic substrate | |
| CN114843177A (zh) | 一种沟槽肖特基结构制作方法 | |
| KR102445065B1 (ko) | 반도체 장치 및 이를 위한 방법 | |
| US6087262A (en) | Method for manufacturing shallow trench isolation structure | |
| CN114068329A (zh) | 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 | |
| US6555910B1 (en) | Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof | |
| CN116072531B (zh) | 一种在半导体功能区侧面制作电极的方法 | |
| CN103296039B (zh) | 一种背照式影像传感器深沟槽刻蚀方法 | |
| CN115346912B (zh) | 浅沟槽隔离结构的制备方法 | |
| US7172914B1 (en) | Method of making uniform oxide layer | |
| CN111825055B (zh) | 金的刻蚀方法 | |
| KR100347533B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100672132B1 (ko) | 반도체 소자의 제조방법 | |
| KR0176151B1 (ko) | 반도체 장치의 소자 분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No.4 Xinye Road, high tech Zone (West District), Chengdu, Sichuan 610000 Patentee after: Sichuan Huadun Defense Technology Co.,Ltd. Address before: No.4 Xinye Road, high tech Zone (West District), Chengdu, Sichuan 610000 Patentee before: CHENGDU KELAI MICROWAVE TECHNOLOGY CO.,LTD. |