CN114068329A - 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 - Google Patents
基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 Download PDFInfo
- Publication number
- CN114068329A CN114068329A CN202111382039.0A CN202111382039A CN114068329A CN 114068329 A CN114068329 A CN 114068329A CN 202111382039 A CN202111382039 A CN 202111382039A CN 114068329 A CN114068329 A CN 114068329A
- Authority
- CN
- China
- Prior art keywords
- polishing
- layer
- epitaxial wafer
- mask
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000005530 etching Methods 0.000 title claims abstract description 38
- 238000005516 engineering process Methods 0.000 title claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 79
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 17
- 239000002245 particle Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000011031 large-scale manufacturing process Methods 0.000 abstract description 3
- 239000000243 solution Substances 0.000 description 27
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000004528 spin coating Methods 0.000 description 8
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 229910021642 ultra pure water Inorganic materials 0.000 description 4
- 239000012498 ultrapure water Substances 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001017 electron-beam sputter deposition Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000005373 porous glass Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于CMP刻蚀技术制备凹槽栅增强型HEMT器件的方法，包括：在用于制作HEMT器件的外延片上设置掩模，并使势垒层的栅极区域从所述掩模中暴露出；对所述外延片设置有掩模的一侧表面进行抛光处理，其中采用的抛光液还能选择性腐蚀所述势垒层，直至在所述势垒层中形成与栅极配合的凹槽结构。本发明通过采用化学抛光方式，可以无损伤地选择性刻蚀HEMT器件外延结构中的势垒层而形成与栅极配合的凹槽结构，不仅工艺简单、成本低廉、可控制性及重复性高，而且能有效降低器件结构的刻蚀损伤，获得更小的栅下表面粗糙度，显著提高器件的可靠性，并使器件具备饱和电流大、导通电阻小、均匀性好，利于产业规模化生产。
Description
技术领域
本发明属于半导体器件技术领域，涉及一种增强型HEMT器件的制作方法，具体涉及一种基于CMP(化学机械抛光)刻蚀技术制备凹槽栅增强型HEMT器件的方法及凹槽栅增强型HEMT器件。
背景技术
作为一种重要的第三代半导体材料，GaN材料具有禁带宽度大、击穿场强高、电子饱和速度大等优异特性，这使得基于GaN的电力电子器件的多方面性能优于传统的Si基器件。例如，GaN HEMT器件可以满足高频率、大功率和高效率的要求。
GaN HEMT器件根据阈值电压是否大于零可以分为增强型(Vth＞0)和耗尽型(Vth＜0)两种。常规HEMT器件都是耗尽型器件，其在应用时需要引入负压源使器件关断，存在安全隐患，同时会增加电路的复杂性和成本，因此在实际应用中更倾向于使用增强型器件。目前用于实现增强型器件的方案包括Cascode结构、F离子处理、凹槽栅结构、P型栅结构等。对于凹槽栅增强型GaN HEMT来说，当前通常是采用刻蚀工艺实现凹槽栅，以降低栅极到沟道的距离，从而提高栅极对沟道的控制，进而有效提高器件的阈值电压，同时凹槽栅刻蚀能够提高器件跨导，提高AlGaN/GaN的高频性能，减少由于栅长减短而引起的短沟道效益。
目前主要采用如下三种方法实现凹槽栅增强型GaN HEMT。其中第一种方案是利用ICP(感应耦合等离子体)技术，以Cl基气体刻蚀GaN材料，通过调节射频功率及流量、压强等，实现慢速低损伤刻蚀凹槽，但干法刻蚀对于GaN和AlGaN的刻蚀选择比小，刻蚀工艺控制困难，重复性差，而且干法刻蚀带来的损伤和高浓度界面态会导致严重的电流崩塌现象，使器件性能大幅下降。第二种方案是采用硬掩膜热氧化AlGaN，之后通过碱性溶液腐蚀的方式产生凹槽，例如可以参考CN104167362A、CN103258739A，但这种方案的重复性差，对于大尺寸产品来说均匀性也不理想，不利于工业化生产。第三种方案是先采用氧等离子体处理再进行腐蚀，此过程重复几十次，可以得到凹槽和自停止层的GaN界面，但这种方案所需时间较长，工艺复杂。
发明内容
本发明的主要目的在于提供一种基于CMP刻蚀技术制备凹槽栅增强型HEMT器件的方法，以克服现有技术的不足。
本发明的另一目的在于提供一种凹槽栅增强型HEMT器件。
为实现前述发明目的，本发明采用的技术方案包括：
本发明的一个方面提供的一种基于CMP刻蚀技术制备凹槽栅增强型HEMT器件的方法包括：
在用于制作HEMT器件的外延片上设置掩模，并使势垒层的栅极区域从所述掩模中暴露出；
对所述势垒层的栅极区域进行抛光处理，其中采用的抛光液还能选择性腐蚀所述势垒层，直至在所述势垒层中形成与栅极配合的凹槽结构。
本发明的另一个方面提供了由前述方法制备的凹槽栅增强型HEMT器件。
与现有技术相比，本发明通过采用化学抛光方式，可以无损伤地选择性刻蚀HEMT器件外延结构中的势垒层而形成与栅极配合的凹槽结构，不仅工艺简单、成本低廉、可控制性及重复性高，而且能有效降低器件结构的刻蚀损伤，获得更小的栅下表面粗糙度，显著提高器件的可靠性，并使器件具备饱和电流大、导通电阻小、均匀性好，利于产业规模化生产。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一典型实施例中一种基于CMP刻蚀技术制备凹槽栅增强型HEMT器件的工艺流程图；
图2是本发明一典型实施例中一种凹槽栅增强型HEMT器件的结构示意图；
图3是本发明实施例1中一种增强型HEMT器件产品中凹槽的俯视图；
图4是本发明实施例1中一种增强型HEMT器件产品中刻蚀面的表面粗糙度测试结果。
具体实施方式
鉴于现有技术的缺陷，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。针对本发明技术方案的更为清楚、完整地描述详见下文。
本发明的一些实施例提供了一种基于CMP刻蚀技术制备凹槽栅增强型HEMT器件的方法，其包括：
在用于制作HEMT器件的外延片上设置掩模，并使势垒层的栅极区域从所述掩模中暴露出；
对所述势垒层的栅极区域进行抛光处理，其中采用的抛光液还能选择性腐蚀所述势垒层，直至在所述势垒层中形成与栅极配合的凹槽结构。
在一些实施方式中，所述抛光液为碱性抛光液。
在一些实施方式中，所述抛光液还包含抛光颗粒。所述抛光颗粒的材质包括二氧化硅等，且不限于此。
在一些实施方式中，所述外延片还包括盖帽层。
在一些实施方式中，所述外延片中的多个半导体材料层可以由III-V族化合物形成。例如，所述沟道层的材质包括GaN，所述势垒层的材质包括AlGaN，所述盖帽层的材质包括GaN，但均不限于此。此外，所述外延片中的多个半导体材料层可以由其它半导体材料，例如Si、GaAs等形成。
在一些实施方式中，所述掩模的材质包括无机非金属材料、金属、有机材料中的任意一种或多种的组合。例如，所述掩模的材质可以选自氮化硅、氧化硅、聚酰亚胺(PI)、Al、Cr、光刻胶中的任意一种或多种的组合。进一步的，用于形成所述掩模的原料可以选自多孔玻璃膜(SPG)、正硅酸乙酯(TEOS)等且不限于此。
在一些实施方式中，所述的方法还包括：在所述外延片上生长形成介质层，并将所述介质层的栅极区域去除，从而形成所述掩模。
进一步的，所述的方法可以包括：
在衬底上依次生长沟道层、势垒层，从而获得所述外延片；
对所述外延片进行台面隔离；
在所述外延片上生长形成介质层，并将所述介质层的栅极区域去除，从而形成所述掩模。
进一步的，所述的方法具体可以包括：在所述介质层上形成光阻层，并对所述光阻层的栅极区域进行曝光显影，使所述介质层的栅极区域暴露出，之后采用干法刻蚀或湿法腐蚀方式将所述介质层的栅极区域去除，然后去除余留的光阻层。
在一些实施方式中，所述抛光处理包括：
将表面设置有所述掩模的外延片固定在化学抛光设备上，并使所述势垒层的栅极区域与抛光工具的抛光层接触；
在所述外延片与抛光工具之间施加压力，并使抛光液进入所述势垒层的栅极区域与抛光工具的抛光层的接触界面，同时使所述外延片与抛光工具相对旋转。
进一步的，所述抛光液的pH值为10-12，其中抛光颗粒的含量为5-30wt％。
进一步的，所述压力的大小优选为2kg-5kg，但不限于此。
进一步的，所述外延片与抛光工具的相对旋转速度优选为2000-4000rpm。
进一步的，在抛光过程中所述抛光工具还以40-80rpm的速度自转。
进一步的，所述抛光工具可以采用本领域常用的抛光垫等。
进一步的，所述的方法还包括制作源极、漏极和栅极的步骤。其中，本领域人员可以按照本领域已知的多种方式制作形成所述源极、漏极和栅极等，故而此处不再予以详细说明。
进一步的，所述的方法中在进行化学抛光处理时，还可以辅以光照(例如紫外光照)、激光抛光(例如深紫外激光抛光)等操作，以进一步提高加工效率和加工精度等。
在本发明中，通过在用于制作HEMT器件的外延片上设置掩模，并使其中势垒层的栅极区域从掩模中露出，再选用含有纳米颗粒的碱性抛光液对所述外延片设置有掩模的一侧表面进行抛光，可利用抛光工具与外延片的高速相对旋转运动，促进所述碱性抛光液中碱性物质对势垒层的化学腐蚀，同时使抛光颗粒随碱性抛光液的剧烈振荡而高频撞击刻蚀区域，减缓化学腐蚀产物在刻蚀区域的沉积，使碱性抛光液对刻蚀面各区域的刻蚀速度一致，有效降低刻蚀面的粗糙度，即获得更小的栅下表面粗糙度，从而能显著提高器件的可靠性。本发明中，通过调整碱性抛光液中碱性物质的浓度及抛光颗粒的粒径及含量、抛光工具与外延片的相对旋转速度，即可实现对刻蚀速度、刻蚀深度的准确调控，从而满足不同的实际应用需求，操作简单，可控性高，较之干法刻蚀等工艺，无需复杂设备，成本显著降低，效率更高，且所获产品具有更优性能，包括但不限于饱和电流更大、导通电阻更小等。
请参阅图1所示，在本发明的一个较为具体的实施案例中，一种基于CMP刻蚀技术制备凹槽栅增强型HEMT器件的方法包括如下步骤：
S1、先提供用于制作增强型HEMT器件的外延片。该外延片可以通过在经清洗后的衬底上依次生长成核层、缓冲层、沟道层、势垒层而形成。在一些情况下，还可以在势垒层上生长盖帽层(图中未示出)。所述成核层、缓冲层、沟道层、势垒层、盖帽层均可以由III-V族化合物形成。例如，盖帽层可以由本征GaN形成，厚度可以为20-100nm。该步骤S1中，还可以采用本领域习知的方式对外延片进行有源区隔离，例如可以在外延片上旋涂光刻胶，并光刻出隔离图形，再利用离子注入或刻蚀技术，实现有源区的隔离。
S2、在所述外延片上生长形成致密的介质层，其材质可以是氮化硅等。再在介质层上设置光阻层(光刻胶层)，通过曝光显影等工序使介质层的栅极区域暴露出。
S3、以光阻层作为掩模，通过干法刻蚀等方式将介质层的栅极区域去除，使势垒层的栅极区域暴露出，之后将余留的光阻层完全剥离。
S4、通过CMP方式对势垒层的栅极区域进行抛光刻蚀处理，其中采用的抛光液还作为湿法腐蚀液，从而通过物理抛光及化学选择比刻蚀方式在势垒层中形成浅层凹槽，即与栅极匹配的凹槽结构，从而阻断二维电子气(2DEG)的形成。
S5、通过光刻、干法刻蚀等工艺将介质层的源极、漏极区域去除，使势垒层的源极、漏极区域暴露出，之后利用电子束蒸发或溅射等金属沉积技术，在势垒层的源、漏区域沉积金属，退火后实现欧姆接触，制成源极、漏极。在外延片包含盖帽层的情况下，该步骤中还可以包含利用光刻、干法刻蚀或湿法腐蚀技术刻蚀掉盖帽层的源、漏区域的操作，这些操作也都是本领域人员依据已知方式即可完成的。进一步的，该步骤S5中，还可以完成源极、漏极的制作后，再次通过光刻、电子束蒸发或溅射等金属沉积技术制成栅极，完成凹槽栅增强型HEMT器件的制备，该器件结构参阅图2所示。
本发明以上实施例提供的方法可以快速、高效地在HEMT器件外延结构的势垒层中形成匹配栅极的凹槽结构，可以大幅减小甚至避免刻蚀损伤，工艺简单、可控制性高、重复性好、均匀性优秀、成本低廉，利于产业规模化生产。
本发明的一些实施例还提供了一种凹槽栅增强型HEMT器件，其由前述方法制备形成。该凹槽栅增强型HEMT器件具有刻蚀损伤及栅下表面粗糙度小、可靠性高等优点，同时兼具饱和电流大、导通电阻小、均匀性好等特点，具有广阔应用前景。
下面结合实施例及附图对本发明的技术方案做进一步详细说明，本实施例在以发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
实施例1本实施例提供的一种凹槽栅增强型HEMT器件自下而上包括衬底、成核层、缓冲层、沟道层、势垒层和盖帽层，其中势垒层上设置有源极和漏极，在势垒层位于源、漏极之间的区域形成有凹槽，该凹槽与栅极配合形成凹槽栅，其可以耗尽栅下的二维电子气，并可以在器件工作时通过感生方式产生二维电子气，实现增强型器件。
本实施例提供的一种制作所述凹槽栅增强型HEMT器件的方法包括如下步骤：
(1)MOCVD生长HEMT外延层
获取Si衬底后，用丙酮、异丙醇、去离子水分别超声清洗。随后放入MOCVD依次生长100nm厚的成核层、2μm厚的AlGaN应力控制层、300nm厚的高阻GaN层、300nm厚的GaN沟道层、20nm厚的AlGaN势垒层、3nm厚的本征盖帽层，获得外延片(如下简称晶圆)。
(2)台面隔离
首先利用匀胶机对所述晶圆进行旋涂匀胶，转速为3000rpm、时间为30s。随后进行软烘，热板设置温度为90℃、时间为100s。软烘后的晶圆进行有源区隔离曝光。最后将曝光过的样品放入显影液中显影，再用超纯水反复冲洗，之后用氮气吹干。
(3)凹槽栅制作
在台面隔离后的晶圆表面生长500nm厚的氮化硅介质层，之后利用匀胶机对晶圆进行旋涂匀胶，转速为3000rpm、时间为30s。随后进行软烘，热板设置温度为90℃、时间为100s。软烘后的晶圆进行凹槽栅曝光，其后将曝光过的晶圆放入显影液中显影，并用纯水反复冲洗，再用氮气吹干，然后干法刻蚀去除氮化硅介质层的栅极区域，之后经过丙酮及异丙醇清洗去除光刻胶，使余留的氮化硅介质层兼作掩模使用。而后将晶圆使用低温蜡或者真空的方式固定于载物台上，载物台安装在载体组件上，完成晶圆的固定，再使晶圆生长有氮化硅介质层的一侧表面与CMP装置中抛光工具的抛光层接触；载体组件可提供晶圆与抛光工具(例如抛光垫)之间的可控压力(例如可以在两者之间施加2-5Kg的压力)，同时抛光液(例如包含NaOH和抛光颗粒的碱性抛光液，该抛光液的pH值优选为11-12，其中抛光颗粒的含量为5-30wt％，优选为10-15wt％，抛光颗粒在500nm以下，例如可以采用粒径约300-500nm的氧化硅颗粒)可分配到抛光工具上且进入晶圆与抛光工具之间的间隙中，抛光工具与晶圆相对运转(相对旋转速度约2000-4000rpm，例如2500rpm)且低速自转(自转速度为40-80rpm，例如60rpm)，设置抛光时间约3-5min，最终在势垒层的栅极区域形成凹槽结构，抛光刻蚀终止于沟道层表面，且最终形成的刻蚀面的表面粗糙度可以控制在0.1nm-10nm范围内，特别是0.2nm左右。
(4)源、漏极制作
制作源、漏极之前先对晶圆表面进行清洗，并可以将介质层去除或保留(例如，前述致密氮化硅介质层可以保留，而其它材质的介质层、钝化层可以考虑采用湿法腐蚀等工艺去除)。之后利用匀胶机对晶圆进行旋涂匀胶，转速为3000rpm、时间为30s。随后进行软烘，热板设置温度为90℃、时间为100s。软烘后的样片进行源、漏极区域的曝光。最后，将曝光过的晶圆放入显影液中显影，用超纯水水反复冲洗，并用氮气吹干。
利用ICP刻蚀设备刻蚀掉盖帽层的源、漏极区域，刻蚀完后的晶圆放入电子束蒸发台中，在未被光刻胶覆盖的源、漏极区域依次蒸镀Ti/Al/Ni/Au四层金属，蒸镀完金属后进行剥离，并将剥离完的晶圆放入快速退火炉中，在氮气气氛中于温度850℃、时间30s的条件下进行快速退火，形成欧姆接触。
(5)栅极制作
利用匀胶机对晶圆进行旋涂匀胶，转速为3000rpm、时间为30s。随后进行软烘，热板设置温度为90℃、时间为100s。软烘后的晶圆进行栅极区域的曝光。最后，将曝光过的晶圆放入显影液中显影，用超纯水反复冲洗，并用氮气吹干。将光刻后的晶圆放入电子束蒸发台中，在未被光刻胶覆盖的栅极区域依次蒸镀Ni/Au两层金属，随后进行剥离，形成栅接触，最终获得凹槽栅增强型HEMT器件。
本实施例所制得的一种增强型HEMT器件产品中凹槽的宏观形貌如图3所示，其刻蚀面的表面粗糙度可控制在0.2nm左右(刻蚀面的表面微观形貌如图4所示)，器件饱和电流密度可以达到50mA/mm2左右。
对比例1本对比例提供的一种凹槽栅增强型HEMT器件的方法与实施例1基本相同，区别在于：
步骤(3)包括：在台面隔离后的晶圆表面生长500nm厚的氮化硅介质层，之后利用匀胶机对晶圆进行旋涂匀胶，转速为3000rpm、时间为30s。随后进行软烘，热板设置温度为90℃、时间为100s。软烘后的晶圆进行凹槽栅曝光，其后将曝光过的晶圆放入显影液中显影，并用纯水反复冲洗，再用氮气吹干，然后干法刻蚀去除氮化硅介质层的栅极区域，之后经过丙酮及异丙醇清洗去除光刻胶，使余留的氮化硅介质层兼作掩模使用。将晶圆生长有氮化硅介质层的一侧表面与pH值约10-11的NaOH溶液整面接触，分别经5min、25min、60min后，将晶圆与NaOH溶液分离，并以超纯水充分清洗，再对刻蚀出的凹槽进行检测，结果显示，5min的刻蚀不完全，60min已经出现过刻蚀，25min的刻蚀深度比较合适，但该三个刻蚀时间所得刻蚀面的粗糙度均大于100nm。选取其中刻蚀深度比较合适的晶圆继续进行步骤(4)-(5)的操作，最终制得的多批次增强型HEMT器件产品中，表现最好的一个产品的饱和电流密度在10mA/mm2左右。
应当理解，本发明的技术方案不限于上述具体实施案例的限制，凡是在不脱离本发明宗旨和权利要求所保护的范围情况下，根据本发明的技术方案做出的技术变形，均落于本发明的保护范围之内。
Claims (10)
1.一种基于CMP刻蚀技术制备凹槽栅增强型HEMT器件的方法，其特征在于包括：
在用于制作HEMT器件的外延片上设置掩模，并使势垒层的栅极区域从所述掩模中暴露出：
对所述外延片设置有掩模的一侧表面进行抛光处理，其中采用的抛光液还能选择性腐蚀所述势垒层，直至在所述势垒层中形成与栅极配合的凹槽结构。
2.根据权利要求1所述的方法，其特征在于：所述抛光液为碱性抛光液，所述抛光液还包含粒径在500nm以下的抛光颗粒；和/或，所述势垒层的材质包括A1GaN；和/或，所述外延片中沟道层的材质包括GaN；和/或，所述外延片还包括盖帽层，所述盖帽层的材质包括GaN。
3.根据权利要求1所述的方法，其特征在于：所述掩模的材质包括无机非金属材料、金属、有机材料中的任意一种或多种的组合。
4.根据权利要求3所述的方法，其特征在于：所述掩模的材质包括氮化硅、氧化硅、聚酰亚胺、Al、Cr、光刻胶中的任意一种或多种的组合。
5.根据权利要求1所述的方法，其特征在于还包括：在所述外延片上生长形成介质层，并将所述介质层的栅极区域去除，从而形成所述掩模。
6.根据权利要求5所述的方法，其特征在于还包括：
在衬底上依次生长沟道层、势垒层，从而获得所述外延片；
对所述外延片进行台面隔离；
在所述外延片上生长形成介质层，并将所述介质层的栅极区域去除，从而形成所述掩模。
7.根据权利要求5所述的方法，其特征在于具体包括：在所述介质层上形成光阻层，并对所述光阻层的栅极区域进行曝光显影，使所述介质层的栅极区域暴露出，之后采用干法刻蚀或湿法腐蚀方式将所述介质层的栅极区域去除，然后去除余留的光阻层。
8.根据权利要求1所述的方法，其特征在于，所述抛光处理包括：
将表面设置有所述掩模的外延片固定在化学抛光设备上，并使所述势垒层的栅极区域与抛光工具的抛光层接触；
在所述外延片与抛光工具之间施加压力，并使抛光液进入所述势垒层的栅极区域与抛光工具的抛光层的接触界面，同时使所述外延片与抛光工具相对旋转。
9.根据权利要求8所述的方法，其特征在于：所述抛光液的pH值为10-12，其中抛光颗粒的含量为5-30wt％；和/或，所述压力的大小为2-5kg；和/或，所述外延片与抛光工具的相对旋转速度为2000-4000rpm；和/或，在抛光处理过程中所述抛光工具还以40-80rpm的速度自转；和/或，所述抛光工具包括抛光垫。
10.根据权利要求1所述的方法，其特征在于还包括制作源极、漏极和栅极的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111382039.0A CN114068329A (zh) | 2021-11-19 | 2021-11-19 | 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111382039.0A CN114068329A (zh) | 2021-11-19 | 2021-11-19 | 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068329A true CN114068329A (zh) | 2022-02-18 |
Family
ID=80278725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111382039.0A Pending CN114068329A (zh) | 2021-11-19 | 2021-11-19 | 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114068329A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115386882A (zh) * | 2022-08-30 | 2022-11-25 | 立铠精密科技(盐城)有限公司 | 一种改善化学抛光层间均匀性的方法及其应用与实现其的系统及控制方法 |
-
2021
- 2021-11-19 CN CN202111382039.0A patent/CN114068329A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115386882A (zh) * | 2022-08-30 | 2022-11-25 | 立铠精密科技(盐城)有限公司 | 一种改善化学抛光层间均匀性的方法及其应用与实现其的系统及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102792438B (zh) | 精加工绝缘体上半导体型衬底的方法 | |
| KR100706798B1 (ko) | 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법 | |
| US20040074526A1 (en) | Method of manufacturing semiconductor device and apparatus for cleaning substrate | |
| US10868180B2 (en) | Method and structure for FinFET devices | |
| US20230377898A1 (en) | Methods for reducing scratch defects in chemical mechanical planarization | |
| US20140302653A1 (en) | Finlike Structures and Methods of Making Same | |
| CN111223756A (zh) | 晶圆清洗方法及半导体器件制作方法 | |
| CN114068329A (zh) | 基于cmp刻蚀技术制备凹槽栅增强型hemt器件的方法 | |
| US20100203726A1 (en) | Method of Forming a Through Substrate Via in a Compound Semiconductor | |
| CN105810607A (zh) | 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统 | |
| KR20050100731A (ko) | 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법 | |
| CN112993029B (zh) | 一种提高GaN HEMT界面质量的方法 | |
| US9558955B2 (en) | Formation method of semiconductor device that includes performing hydrogen-containing plasma treatment on metal gate stack | |
| US11710656B2 (en) | Method of forming semiconductor-on-insulator (SOI) substrate | |
| KR100400718B1 (ko) | 티(ｔ)형 게이트 형성 방법 | |
| US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
| US20220336265A1 (en) | Method of forming semiconductor-on-insulator (soi) substrate | |
| CN109300787B (zh) | 回收碳面极性碳化硅衬底的方法 | |
| US20130045581A1 (en) | Method of manufacturing a semiconductor device | |
| CN114171387A (zh) | 基于p型栅的增强型hemt及其制备方法 | |
| CN115312390A (zh) | 一种使用强极化势垒材料的低栅漏电GaN Fin-HEMT器件及其制备方法 | |
| CN117936375A (zh) | 碳化硅的刻蚀方法和碳化硅结构 | |
| TW202207357A (zh) | 半導體基板及其製造方法 | |
| CN114446892A (zh) | 一种N面GaN基CMOS器件及其制备方法 | |
| CN111785609A (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |