CN112509616A - 半导体存储器设备和具有半导体存储器设备的存储器系统 - Google Patents

半导体存储器设备和具有半导体存储器设备的存储器系统 Download PDF

Info

Publication number
CN112509616A
CN112509616A CN202010636570.5A CN202010636570A CN112509616A CN 112509616 A CN112509616 A CN 112509616A CN 202010636570 A CN202010636570 A CN 202010636570A CN 112509616 A CN112509616 A CN 112509616A
Authority
CN
China
Prior art keywords
code
temperature
temperature code
signal
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010636570.5A
Other languages
English (en)
Inventor
赵正显
周成勋
崔一韩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112509616A publication Critical patent/CN112509616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Dram (AREA)

Abstract

一种半导体存储器设备，包括：温度传感器，被配置为感测所述半导体存储器设备的内部温度并且生成温度信号；以及温度代码存储单元，被配置为响应于当对应于特定命令的操作被执行时生成的温度代码写入控制信号接收所述温度信号，生成对应于所述温度信号的操作温度代码，将所述操作温度代码与先前存储的温度代码进行比较，将所述操作温度代码和所述先前存储的温度代码中的更大的温度代码存储为最大温度代码，并且响应于温度代码读取控制信号将所述最大温度代码输出到外部源。

Description

半导体存储器设备和具有半导体存储器设备的存储器系统
相关申请的交叉引用
本专利申请要求于2019年9月16日向韩国知识产权局(KIPO)提交的韩国专利申请第10-2019-0113429号的优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思涉及半导体存储器设备和具有该半导体存储器设备的存储器系统。
背景技术
半导体存储器设备可能对温度敏感。因此，半导体存储器设备可以包括温度传感器，并且可以根据由温度传感器感测的温度来控制内部操作。
在一些情况下，外部设备(例如，控制器或测试系统)可以基于由温度传感器感测的温度来控制半导体存储器设备的操作。
发明内容
根据本发明构思的示例性实施例的半导体存储器设备包括：温度传感器，被配置为感测所述半导体存储器设备的内部温度并且生成温度信号；以及温度代码存储单元，被配置为响应于当执行对应于特定命令的操作时生成的温度代码写入控制信号接收所述温度信号，生成对应于所述温度信号的操作温度代码，将所述操作温度代码与先前存储的温度代码进行比较，将所述操作温度代码和所述先前存储的温度代码中的更大的温度代码存储为最大温度代码，以及响应于温度代码读取控制信号将所述最大温度代码输出到外部源。
根据本发明构思的示例性实施例的半导体存储器设备包括：内部时钟信号发生器，被配置为从外部源接收外部时钟信号并且生成内部时钟信号；命令和地址发生器，被配置为响应于所述外部时钟信号从所述外部源接收命令和地址，对包括在所述命令和地址中的命令信号解码以生成活动命令、读取命令、写入命令或模式设置命令，将包括在所述命令和地址中的、与所述活动命令一起施加的地址信号生成为行地址，将包括在所述命令和地址中的、与所述读取命令或所述写入命令一起施加的所述地址信号生成为列信号，以及将包括在所述命令和地址中的、与所述模式设置命令一起施加的所述地址信号生成为模式设置代码；模式设置寄存器，被配置为响应于所述模式设置命令接收所述模式设置代码，并且设置读取时延、写入时延和突发长度；时延控制器，被配置为当所述特定命令是读取命令时，使用所述读取时延、所述内部时钟信号或所述突发长度生成读取时延控制信号、温度代码写入控制信号和温度代码读取控制信号，或者当特定命令是写入命令时，使用所述写入时延、所述内部时钟信号或所述突发长度生成写入时延控制信号、所述温度代码写入控制信号和所述温度代码读取控制信号；温度传感器，被配置为感测所述半导体存储器设备的内部温度并且生成温度信号；温度代码存储单元，被配置为响应于所述温度代码写入控制信号接收所述温度信号，以生成对应于所述温度信号的操作温度代码，将所述操作温度代码与先前存储的温度代码进行比较，并且将所述操作温度代码和所述先前存储的温度代码中的更大的温度代码存储为最大温度代码，并且响应于所述温度代码读取控制信号将所述最大温度代码或对应于所述最大温度代码的温度范围代码输出到外部源；行解码器，被配置为对所述行地址解码以生成多个字线选择信号；列解码器，被配置为对所述列地址解码以生成多个列选择信号；存储器单元阵列，包括多个存储器单元，并且被配置为将输入数据存储在通过所述多个字线选择信号和所述多个列选择信号选择的存储器单元中，或者从所选择的存储器单元生成输出数据；数据读取单元，被配置为响应于读取时延控制信号接收从所述存储器单元阵列输出的输出数据，以通过数据端子将所述输出数据输出到外部源；以及数据写入单元，被配置为响应于所述写入时延控制信号通过所述数据端子从所述外部源接收数据，以将接收到的数据输出到所述存储器单元阵列。
根据本发明构思的示例性实施例的存储器系统包括：控制单元，被配置为响应于外部时钟信号发送命令和地址，发送和接收数据，以及接收最大温度代码；以及存储器，被配置为响应于所述外部时钟信号接收所述命令和地址，发送和接收所述数据，以及发送所述最大温度代码，其中该存储器包括：温度传感器，被配置为感测所述存储器的内部温度并且生成温度信号；以及温度代码存储单元，被配置为响应于当对应于特定命令的操作被实际执行时生成的温度代码写入控制信号接收所述温度信号，生成对应于所述温度信号的操作温度代码，将所述操作温度代码与先前存储的温度代码进行比较，将所述操作温度代码和所述先前存储的温度代码中的更大的温度代码存储为所述最大温度代码，并且响应于温度代码读取控制信号将所述最大温度代码输出到所述外部源。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其他特征将变得更加明显，其中：
图1、图2、图3和图4各自示出了根据本发明构思的示例性实施例的半导体存储器设备的配置的框图；
图5、图6和图7各自示出了根据本发明构思的示例性实施例的温度存储单元的配置的框图；
图8是示出根据本发明构思的示例性实施例的第二比较器的配置的框图；
图9是示出根据本发明构思的示例性实施例的编程单元的配置的框图；
图10和图11各自示出了根据本发明构思的示例性实施例的存储器系统的框图；
图12是用于描述根据本发明构思的示例性实施例的存储器系统的读取操作的操作时序图；以及
图13是用于描述根据本发明构思的示例性实施例的存储器系统的写入操作的操作时序图。
具体实施方式
在下文中，将参考附图描述根据本发明构思的示例性实施例的半导体存储器设备和具有该半导体存储器设备的存储器系统。
图1是示出根据本发明构思的示例性实施例的半导体存储器设备的配置的框图。半导体存储器设备100包括内部时钟信号发生器10、命令和地址发生器12、模式设置寄存器14、时延控制器16、温度传感器18、温度代码存储单元20、行解码器22、列解码器24、存储器单元阵列26、数据读取路径单元28、数据写入路径单元30、数据输出缓冲器32和数据输入缓冲器34。
下面将描述图1中示出的框中的每一个框的功能。
内部时钟信号发生器10可以接收从外部源施加的外部时钟信号CK，以生成内部时钟信号ICLK。内部时钟信号发生器10可以是时延锁定环电路。
命令和地址发生器12可以响应于外部时钟信号CK接收从外部源施加的命令和地址CA，以生成内部命令和地址。命令和地址发生器12可以对包括在命令和地址CA中的命令信号解码，以生成作为内部命令的模式设置命令MRS、活动命令ACT、写入命令WR或读取命令RD。此外，命令和地址发生器12可以将包括在命令和地址CA中的地址信号生成为行地址RADD、列地址CADD或模式设置代码OPC。例如，命令和地址发生器12可以生成与模式设置命令MRS一起施加的模式设置代码OPC，生成与活动命令ACT一起施加的行地址RADD，以及生成与写入命令WR或读取命令RD一起施加的列地址CADD。此外，命令和地址发生器12可以对包括在命令和地址CA中的命令信号解码，以生成温度代码读取控制信号TRD。
模式设置寄存器14可以响应于模式设置命令MRS接收模式设置代码OPC，以设置读取时延RL、写入时延WL和突发长度BL。模式设置命令MRS可以是在测试操作期间施加的测试模式设置命令，或者是在正常操作期间施加的模式设置命令。
当施加读取命令RD时，时延控制器16可以响应于内部时钟信号ICLK，使用读取时延RL、写入时延WL和突发长度BL来生成温度代码写入控制信号TWR、读取时延控制信号RLA和写入时延控制WLA。当施加读取命令RD时，时延控制器16可以响应于内部时钟信号ICLK生成读取时延控制信号RLA，所述读取时延控制信号RLA在通过被时延对应于读取时延RL的时钟周期数而被激活之后，通过被时延对应于突发长度BL的时钟周期数而被去激活。此外，当施加写入命令WR时，时延控制器16可以响应于内部时钟信号ICLK生成写入时延控制信号WLA，该写入时延控制信号WLA在通过被时延对应于写入时延WL的时钟周期数而被激活之后，通过被时延对应于突发长度BL的时钟周期数而被去激活。此外，时延控制器16可以响应于内部时钟信号ICLK，使用读取时延RL或写入时延WL来生成温度代码写入控制信号TWR。例如，时延控制器16可以基于读取时延控制信号RLA或写入时延控制信号WLA来生成温度代码写入控制信号TWR。温度代码写入控制信号TWR可以是在激活时间点或在读取时延控制信号RLA或写入时延控制信号WLA的激活时段期间(换句话说，当数据通过数据端子被输入或输出时)生成的脉冲信号。此外，温度代码写入控制信号TWR可以是在从读取时延控制信号RLA或写入时延控制信号WLA的激活时间点起的预定数量的时钟周期之前(换句话说，当存储器单元阵列26响应于读取命令RD或写入命令WR执行读取操作或写入操作时)生成的脉冲信号。
温度传感器18可以检测内部温度并且生成对应于内部温度的温度信号VTEMP。例如，温度信号VTEMP可以是随着温度的升高(或降低)而变化的温度电压VTEMP。
温度代码存储单元20可以响应于温度代码写入控制信号TWR接收温度信号VTEMP，生成对应于温度信号VTEMP的温度代码，将温度代码与先前存储的温度代码进行比较，将对应于更高温度的温度代码存储为最大温度代码TCODE，并且响应于温度代码读取控制信号TRD将最大温度代码TCODE输出到外部源。作为另一示例，温度代码存储单元20输出指示最大温度代码TCODE所属的温度范围的温度范围代码TCODE’。温度范围可以是由至少一个温度范围指定代码设置的至少两个温度范围中的一个。先前存储的温度代码可以是在先前操作中响应于温度代码写入控制信号TWR而存储的温度代码。先前存储的温度代码和至少一个温度范围指定代码可以是先前设置或编程的温度代码。先前存储的温度代码和至少一个温度范围指定代码可以由响应于模式设置命令MRS而施加到模式设置寄存器14的模式设置代码OPC预先设置。作为示例，最大温度代码TCODE或温度范围代码TCODE’可以通过单独的温度代码输出端子(例如，针形引脚(pin)或球形引脚(ball))串行输出，而不管温度代码读取控制信号TRD如何。作为另一示例，响应于温度代码读取控制信号TRD，最大温度代码TCODE或温度范围代码TCODE’可以通过数据输出缓冲器32和数据端子并行输出。
行解码器22可以对行地址RADD解码，以生成多个字线选择信号wl。
列解码器24可以对列地址CADD解码，以生成多个列选择信号csl。
存储器单元阵列26可以包括多个存储器单元，并且输出从通过多个字线选择信号wl和多个列选择信号csl选择的存储器单元输出的输出数据do，或者将输入数据di存储在所选择的存储器单元中。
数据读取路径单元28可以响应于读取时延控制信号RLA接收输出数据do，以生成数据DO。数据读取路径单元28可以并行接收输出数据do，并且在读取时延控制信号RLA的激活时段期间，以对应于突发长度BL的次数串行生成数据DO。例如，当突发长度BL为16时，数据读取路径单元28可以在并行接收到128位输出数据do时，串行输出8位数据DO多达与突发长度BL对应的16次。数据输出缓冲器32可以缓冲数据DO，并且通过数据端子向外部源输出数据DQ。尽管数据读取路径单元28和数据输出缓冲器32被配置为单独的块，但是它们可以被配置为一个数据读取单元。
数据写入路径单元30可以响应于写入时延控制信号WLA接收数据DI，以生成输入数据di。数据写入路径单元30可以在写入时延控制信号WLA的激活时段期间以对应于突发长度BL的次数串行接收数据DI，并且并行生成输入数据di。例如，当突发长度BL为16时，数据写入路径单元30可以串行接收8位数据DI多达与突发长度BL对应的16次，并且并行生成128位输入数据di。数据输入缓冲器34可以缓冲通过数据端子从外部源接收的数据DQ，以生成数据DI。尽管数据写入路径单元30和数据输入缓冲器34被配置为单独的块，但是它们可以被配置为一个数据写入单元。
在本发明构思的示例性实施例中，温度代码读取控制信号TRD可以不由命令和地址发生器12生成。例如，温度代码读取控制信号TRD可以通过半导体存储器设备100的单独的温度代码读取控制信号输入端子来施加，或者可以由响应于模式设置命令MRS而施加到模式设置寄存器14的模式设置代码OPC来设置和生成。
图2是示出根据本发明构思的示例性实施例的半导体存储器设备的配置的框图。除了命令和地址发生器12和时延控制器16分别被命令和地址发生器12’和时延控制器16’代替之外，半导体存储器设备110可以具有与图1中示出的半导体存储器设备100相同的配置。
在图2中，与图1的命令和地址发生器12不同，命令和地址发生器12’可以不生成温度代码读取控制信号TRD。
时延控制器16’可以通过执行与图1中示出的时延控制器16相同的操作来生成温度代码写入控制信号TWR、读取时延控制信号RLA和写入时延控制信号WLA。时延控制器16’可以附加地生成温度代码读取控制信号TRD。时延控制器16’可以响应于内部时钟信号ICLK，使用读取时延RL或写入时延WL和突发长度BL来生成温度代码读取控制信号TRD。例如，温度代码读取控制信号TRD可以是在读取时延控制信号RLA或写入时延控制信号WLA的激活时段之后(换句话说，在数据通过数据端子被输入和输出之后)生成的脉冲信号。
与图1中示出的框具有相同附图标记的图2中示出的框可以执行与图1中示出的框相同的功能。
图3是示出根据本发明构思的示例性实施例的半导体存储器设备的配置的框图。除了最大温度代码TCODE或温度范围代码TCODE’通过数据输出缓冲器32’输出到数据端子之外，图3的半导体存储器设备110’可以具有与图2中示出的半导体存储器设备110相同的配置。
换句话说，图3中示出的半导体存储器设备110’可以响应于在读取时延控制信号RLA或写入时延控制信号WLA的激活时段之后生成的温度代码读取控制信号TRD，在通过数据端子输入或输出数据DQ之后通过数据输出缓冲器32’向数据端子输出最大温度代码TCODE(或温度范围代码TCODE’)。在这种情况下，最大温度代码TCODE(或温度范围代码TCODE’)可以通过数据端子并行输出。例如，当最大温度代码TCODE(或温度范围代码TCODE’)是8位或更少位的数据时，可以有8个数据端子，并且8位或更少位的数据可以并行输出。
图4是示出根据本发明构思的示例性实施例的半导体存储器设备的配置的框图。与图3中示出的半导体存储器设备110’不同，半导体存储器设备110”可以包括分别取代模式设置寄存器14和时延控制器16’的模式设置寄存器14’和时延控制器16”，并且还可以包括使能信号发生器15。
在图4中，模式设置寄存器14’可以响应于模式设置命令MRS接收模式设置代码OPC，以设置命令代码CCODE。命令代码CCODE可以是对应于包括在命令和地址CA中的命令信号的代码。此外，命令代码CCODE可以是对应于当执行实际操作时需要最大温度代码TCODE(或温度范围代码TCODE’)的命令信号的代码。例如，命令代码CCODE可以是对应于用于生成读取命令RD的命令信号的代码和/或对应于用于生成写入命令WR的命令信号的代码。换句话说，命令代码CCODE可以是对应于一个或多个命令信号的一个或多个代码。
当对应于包括在命令和地址CA中的命令信号的代码与命令代码CCODE匹配时，使能信号发生器15可以生成第一使能信号en1或第二使能信号en2。例如，当命令代码CCODE对应于用于生成读取命令RD的命令信号时，使能信号发生器15可以激活第一使能信号en1。换句话说，当包括在命令和地址信号CA中的命令信号对应于读取命令RD时，使能信号发生器15可以激活第一使能信号en1。当命令代码CCODE对应于用于生成写入命令WR的命令信号时，使能信号发生器15可以激活第二使能信号en2。换句话说，当包括在命令和地址信号CA中的命令信号对应于写入命令WR时，使能信号发生器15可以激活第二使能信号en2。
时延控制器16”可以执行与图3中示出的时延控制器16’相同的功能，以生成读取时延控制信号RLA和写入时延控制信号WLA。然而，当第一使能信号en1被激活时，时延控制器16”可以响应于内部时钟信号ICLK，使用读取时延RL和/或突发长度BL来生成温度代码写入控制信号TWR和温度代码读取控制信号TRD。此外，当第二使能信号en2被激活时，时延控制器16”可以响应于内部时钟信号ICLK，使用写入时延WL和/或突发长度BL来生成温度代码写入控制信号TWR和温度代码读取控制信号TRD。换句话说，当第一使能信号en1被激活并且第二使能信号en2被去激活时，时延控制器16”可以响应于读取命令RD生成温度代码写入控制信号TWR、读取时延控制信号RLA和温度代码读取控制信号TRD，并且响应于写入命令WR生成写入时延控制信号WLA。此外，当第一使能信号en1被去激活并且第二使能信号en2被激活时，时延控制器16”可以响应于读取命令RD生成读取时延控制信号RLA，并且响应于写入命令WR生成温度代码写入控制信号TWR、写入时延控制信号WLA和温度代码读取控制信号TRD。当第一使能信号en1和第二使能信号en2两者都被激活时，时延控制器16”可以执行与图3的时延控制器16’相同的操作。
与图3中示出的框具有相同附图标记的图4中示出的框可以执行与图3中示出的框相同的功能。
图3和图4中示出的半导体存储器设备110’或110”可以不施加单独的温度代码读取控制信号，并且可以不具有用于存储最大温度代码TCODE(或温度范围代码TCODE’)并且将最大温度代码TCODE(或温度范围代码TCODE’)输出到外部源的单独的温度代码输出端子。
图5是示出根据本发明构思的示例性实施例的温度存储单元的配置的框图。温度存储单元20可以包括模数转换器20-2、脉冲发生器20-4、第一比较器20-6和寄存器20-8。
下面将描述图5中示出的框中的每一个框的功能。
模数转换器20-2可以响应于温度代码写入控制信号TWR接收温度信号VTEMP，并且执行模数转换操作以生成操作温度代码tcode。换句话说，模数转换器20-2可以生成对应于温度信号VTEMP的操作温度代码tcode。
当接收到温度代码读取控制信号TRD时，脉冲发生器20-4可以生成第一读取脉冲信号ren1。当最大温度代码TCODE(或温度范围代码TCODE’)被串行输出到外部源时，脉冲发生器20-4使用内部时钟信号ICLK生成第一读取脉冲信号ren1，第一读取脉冲信号ren1包括与最大温度代码TCODE的位数对应的脉冲数。例如，当最大温度代码TCODE是8位数据时，脉冲发生器20-4可以生成包括八个脉冲的第一读取脉冲信号ren1。另一方面，当最大温度代码TCODE被并行输出到外部源时，脉冲发生器20-4可以使用内部时钟信号ICLK生成包括一个脉冲的第一读取脉冲信号ren1。
第一比较器20-6可以响应于温度代码写入控制信号TWR接收操作温度代码tcode，将操作温度代码tcode与先前存储的温度代码Tc进行比较，并且当操作温度代码tcode大于(或小于)先前存储的温度代码Tc时，将操作温度代码tcode生成为输出温度代码Tm。另一方面，当操作温度代码tcode小于(或大于)先前存储的温度代码Tc时，第一比较器20-6可以不生成输出温度代码Tm。
寄存器20-8可以响应于温度代码写入控制信号TWR输出先前存储的温度代码Tc，并且当在寄存器20-8处接收到输出温度代码Tm时，寄存器20-8可以将输出温度代码Tm而不是先前存储的温度代码Tc存储为最大温度代码TCODE。先前存储的温度代码Tc可以是在先前操作中响应于温度代码写入控制信号TWR而存储的温度代码，或者可以是预设或编程的温度代码。此外，寄存器20-8可以响应于第一读取脉冲信号ren1输出最大温度代码TCODE。当最大温度代码TCODE是8位数据时，寄存器20-8可以响应于包括八个脉冲的第一读取脉冲信号ren1一次一位地串行输出最大温度代码TCODE，或者响应于包括一个脉冲的第一读取脉冲信号ren1并行输出最大温度代码TCODE。
图6是示出根据本发明构思的示例性实施例的温度存储单元的配置的框图。温度存储单元20’可以包括模数转换器20-2、脉冲发生器20-4’、第一比较器20-6、寄存器20-8’、第二比较器20-10和编程单元20-12。
图6中示出的框中的每一个框的功能将描述如下。
模数转换器20-2可以执行与图5中示出的模数转换器20-2相同的功能。
当接收到温度读取命令TRD时，脉冲发生器20-4’可以生成第二读取脉冲信号ren2。当温度范围代码TCODE’被串行输出到外部源时，脉冲发生器20-4’可以使用内部时钟信号ICLK生成第二读取脉冲信号ren2，该第二读取脉冲信号ren2包括与温度范围代码TCODE’的位数对应的脉冲数。例如，当温度范围代码TCODE’是3位数据时，脉冲发生器20-4’可以生成包括三个脉冲的第二读取脉冲信号ren2。另一方面，当温度范围代码TCODE’被并行输出到外部源时，脉冲发生器20-4’可以使用内部时钟信号ICLK生成包括一个脉冲的第二读取脉冲信号ren2。
第一比较器20-6可以执行与图5中示出的第一比较器20-6相同的功能。在这种情况下，当操作温度代码tcode大于(或小于)先前存储的温度代码Tc时，第一比较器20-6可以将输出温度代码Tm输出。
寄存器20-8’可以执行与图5中示出的寄存器20-8相同的操作，并且当接收到输出温度代码Tm时，将输出温度代码Tm而不是先前存储的温度代码Tc存储为最大温度代码TCODE。此外，当没有接收到输出温度代码Tm时，寄存器20-8’可以将先前存储的温度代码Tc保持为最大温度代码TCODE。然而，与图5中示出的串行输出最大温度代码TCODE的寄存器20-8不同，寄存器20-8’可以并行输出最大温度代码TCODE。例如，当温度代码TCODE是8位数据时，寄存器20-8’可以并行输出8位数据。
第二比较器20-10可以响应于温度代码写入控制信号TWR，通过将最大温度代码TCODE与至少一个先前存储的温度范围指定代码进行比较来激活至少一个编程信号。例如，第二比较器20-10可以将最大温度代码TCODE与两个先前存储的第一温度范围指定代码tc1和第二温度范围指定代码tc2进行比较，其中tc1<tc2。当最大温度代码TCODE属于第一温度范围(换句话说，TCODE≤tc1)时，第二比较器20-10可以激活第一编程信号pgm1，当最大温度代码TCODE属于第二温度范围(换句话说，tc1<TCODE≤tc2)时，第二比较器20-10可以激活第二编程信号pgm2，并且当最大温度代码TCODE属于第三温度范围(换句话说，tc2<TCODE)时，第二比较器20-10可以激活第三编程信号pgm3。与图6中示出的不同，第二比较器20-10可以将最大温度代码TCODE与仅一个先前存储的温度范围指定代码tc1进行比较，当最大温度代码TCODE属于第一温度范围(换句话说，TCODE≤tc1)时，激活第一编程信号pgm1，并且当最大温度代码TCODE属于第二温度范围(换句话说，tc1<TCODE)时，激活第二编程信号pgm2。
编程单元20-12可以响应于编程信号pgm1、pgm2和pgm3中的至少一个对温度范围代码TCODE’进行编程，并且响应于第二读取脉冲信号ren2输出温度范围代码TCODE’。例如，编程单元20-12可以响应于第一至第三编程信号pgm1、pgm2和pgm3生成3位温度范围代码TCODE’。当最大温度代码TCODE属于第一温度范围时，编程单元20-12可以生成温度范围代码TCODE’“100”，当最大温度代码TCODE属于第二温度范围时，生成温度范围代码TCODE’“010”，并且当最大温度代码TCODE属于第三温度范围时，生成温度范围代码TCODE’“001”。当温度范围代码TCODE’为“110”时，它可以指示半导体存储器设备在第一和第二温度范围内操作，并且当温度范围代码TCODE’为“111”时，它可以指示半导体存储器设备在第一温度范围、第二温度范围和第三温度范围内操作。
与图5中示出的在半导体存储器设备执行实际操作时输出对应于内部温度的最大温度代码TCODE的温度存储单元20不同，图6中示出的温度存储单元20’可以在半导体存储器设备执行实际操作时输出对应于温度范围的温度范围代码TCODE’。
图7是示出根据本发明构思的示例性实施例的温度存储单元的配置的框图。温度存储单元20”可以包括分别取代图6中示出的脉冲发生器20-4’和寄存器20-8’的脉冲发生器20-4”和寄存器20-8”，并且还包括第一开关SW1和第二开关SW2。
在图7中，寄存器20-8”可以响应于温度代码写入控制信号TWR执行与图6中示出的寄存器20-8’相同的操作，当接收到输出温度代码Tm时，将输出温度代码Tm而不是先前存储的温度代码Tc存储为最大温度代码TCODE，并且当没有接收到输出温度代码Tm时，将先前存储的温度代码Tc保持为最大温度代码TCODE。此外，寄存器20-8”可以在温度代码读取选择信号trdm被激活时，响应于第一读取脉冲信号ren1串行输出最大温度代码TCODE，或者在温度代码读取选择信号trdm被去激活时，并行输出最大温度代码TCODE。
当温度代码读取选择信号trdm被激活并且接收到温度代码读取控制信号TRD时，脉冲发生器20-4”可以生成第一读取脉冲信号ren1。换句话说，脉冲发生器20-4”可以执行与图5中示出的脉冲发生器20-4相同的操作，以生成第一读取脉冲信号ren1。此外，当温度代码读取选择信号trdm被去激活并且接收到温度代码读取控制信号TRD时，脉冲发生器20-4”可以生成第二读取脉冲信号ren2。换句话说，脉冲发生器20-4”可以执行与图6中示出的脉冲发生器20-4相同的操作，以生成第二读取脉冲信号ren2。
当温度代码读取选择信号trdm被激活时，第一开关SW1可以接通，并且当温度代码读取选择信号trdm被去激活时，第一开关SW1可以断开。当第一开关SW1接通时，可以输出最大温度代码TCODE。
当温度代码读取选择信号trdm被去激活时，第二开关SW2可以接通，并且当温度代码读取选择信号trdm被激活时，第二开关SW2可以断开。当第二开关SW2通过被去激活的温度代码读取选择信号trdm而闭合时，编程的温度范围代码TCODE’被输出。
与图6中示出的框具有相同附图标记的图7中示出的框可以执行与图6中示出的框相同的功能。
图7中示出的温度代码读取选择信号trdm可以通过响应于模式设置命令MRS而生成的模式设置代码OPC在图1至图4的模式设置寄存器14或14’中设置并且输出。
换句话说，图7中示出的温度代码存储单元20”可以在半导体存储器设备响应于温度代码读取选择信号trdm而执行实际操作时，输出对应于内部温度的最大温度代码TCODE，或者输出对应于最大温度代码的温度范围的温度范围代码TCODE’。
图8是示出根据本发明构思的示例性实施例的第二比较器的配置的框图。第二比较器20-10可以包括第一温度范围检测器20-22、第二温度范围检测器20-24和第三温度范围检测器20-26。
下面将描述图8中示出的框中的每个框的功能。
当最大温度代码TCODE小于或等于第一温度范围指定代码tc1时，第一温度范围检测器20-22可以激活第一编程信号pgm1。例如，第一温度范围指定代码tc1可以是对应于45℃的温度的温度代码。
当最大温度代码TCODE大于第一温度范围指定代码tc1并且小于或等于第二温度范围指定代码tc2时，第二温度范围检测器20-24可以激活第二编程信号pgm2。例如，第二温度范围指定代码tc2可以是对应于85℃的温度的温度代码。
当最大温度代码TCODE大于第二温度范围指定代码tc2时，第三温度范围检测器20-26可以激活第三编程信号pgm3。第一温度范围检测器20-22的输出可以提供给第二温度范围检测器20-24，并且第二温度范围检测器20-24的输出可以提供给第三温度范围检测器20-26。
图9是示出根据本发明构思的示例性实施例的编程单元的配置的框图。编程单元20-12可以包括第一熔丝电路20-32、第二熔丝电路20-34和第三熔丝电路20-36以及寄存器20-38。第一至第三熔丝电路20-32、20-34和20-36中的每一个可以包括熔丝F、N型金属氧化物半导体(NMOS)晶体管N和包括第一反相器I1和第二反相器I2的锁存器LA。
下面将描述图9中示出的框中的每一个框的功能。
第一至第三熔丝电路20-32、20-34和20-36中的每一个的NMOS晶体管N可以响应于具有“高”电平的对应编程信号pgm1、pgm2或pgm3而导通。当第一至第三熔丝电路20-32、20-34和20-36中的每一个的NMOS晶体管N导通时，第一至第三熔丝电路20-32、20-34和20-36中的每一个的熔丝F可以被烧断(blown)。因此，可以向节点n生成“低”电平的信号。锁存器LA可以反相并且锁存“低”电平的信号，以输出“高”电平的信号。
另一方面，第一至第三熔丝电路20-32、20-34和20-36中的每一个的NMOS晶体管N可以响应于具有“低”电平的对应编程信号pgm1、pgm2或pgm3而截止。当第一至第三熔丝电路20-32、20-34和20-36中的每一个的NMOS晶体管N截止时，第一至第三熔丝电路20-32、20-34和20-36中的每一个的熔丝F可以保持连接。因此，可以向节点n生成“高”电平的信号。锁存器LA可以反相并且锁存“高”电平的信号，以输出“低”电平的信号。
寄存器20-38可以存储从第一至第三熔丝电路20-32、20-34和20-36输出的信号，并且响应于第二读取脉冲信号ren2输出温度范围代码TCODE’。换句话说，寄存器20-38可以响应于第二读取脉冲信号ren2并行地或以单个位串行地输出3位编程的温度范围代码TCODE’。
图10是示出根据本发明构思的示例性实施例的存储器系统的配置的框图。存储器系统1000可以包括控制器200和存储器300。控制器200可以是中央处理单元或测试装置，并且存储器300可以是参考图1至图9描述的半导体存储器设备，或者是包括多个半导体存储器设备的存储器模块。
下面将描述图10中示出的框中的每个框的功能。
控制器200可以向存储器300发送外部时钟信号CK以及命令和地址CA，发送和接收数据DQ，并且接收最大温度代码TCODE(或温度范围代码TCODE’)。例如，控制器200可以接收最大温度代码TCODE(或温度范围代码TCODE’)，并且根据最大温度代码TCODE(或温度范围代码TCODE’)调整施加命令和地址CA的时段。
存储器300可以接收外部时钟信号CK以及命令和地址CA，发送和接收数据DQ，并且发送最大温度代码TCODE(或者温度范围代码TCODE’)。当包括在命令和地址CA中的命令信号指示温度代码读取控制信号TRD时，存储器300可以输出最大温度代码TCODE(或温度范围代码TCODE’)。
图11是示出根据本发明构思的示例性实施例的存储器系统的配置的框图。存储器系统1100可以包括控制器210和存储器310。控制器210可以是中央处理单元或测试设备，并且存储器310可以是参考图1至图9描述的半导体存储器设备或包括多个半导体存储器设备的存储器模块。
下面将描述图11中示出的框中的每个框的功能。
控制器210可以向存储器310发送外部时钟信号CK、命令和地址CA以及数据DQ，并且接收数据DQ和最大温度代码TCODE(或者温度范围代码TCODE’)。控制器210可以像图10中示出的控制器200一样接收最大温度代码TCODE(或温度范围代码TCODE’)，并且根据最大温度代码TCODE(或温度范围代码TCODE’)来调整施加命令和地址CA的时段。
存储器310可以接收外部时钟信号CK、命令和地址CA以及数据DQ，并且发送数据DQ和最大温度代码TCODE(或者温度范围代码TCODE’)。当包括在命令和地址CA中的命令信号指示读取命令和/或写入命令时，存储器310可以输出最大温度代码TCODE(或温度范围代码TCODE’)。
图12是示出根据本发明构思的示例性实施例的存储器系统的读取操作的操作时序图。图12是用于描述当包括在第一命令和地址ca1中的命令信号是读取命令、读取时延RL被设置为p、突发长度BL被设置为k、并且数据DQ和最大温度代码TCODE(或温度范围代码TCODE’)通过i个数据端子以双倍数据速率(DDR)输出时，半导体存储器设备的操作的操作时序图。
参考图1至图9、图11和图12，当控制器210响应于外部时钟信号CK的上升沿发送第一命令和地址ca1时，存储器310可以生成读取时延控制信号RLA，该读取时延控制信号RLA可以在从外部时钟信号CK的对应上升沿起时延p个时钟周期之后被激活，并且在时延p+r(＝k/2)个时钟周期之后被去激活(因为数据DQ以DDR被输出)。存储器310可以在读取时延控制信号RLA的激活时段期间发送数据DQ。此外，存储器310可以生成温度代码写入控制信号TWR，其是在读取时延控制信号RLA的激活时间点被激活的脉冲信号P11。存储器310可以响应于温度代码写入控制信号TWR存储最大温度代码TCODE或温度范围代码TCODE’。换句话说，存储器310可以在数据DQ开始被输出的时间点存储最大温度代码TCODE或温度范围代码TCODE’。作为另一示例，温度代码写入控制信号TWR可以是脉冲信号P12，脉冲信号P12在执行存储器310的存储器单元阵列26的读取操作时被激活并且由虚线示出。此外，存储器310可以生成温度代码读取控制信号TRD，其是在读取时延控制信号RLA的去激活时间点被激活的脉冲信号P13。存储器310可以响应于温度代码读取控制信号TRD，在通过i个数据端子输出数据DQ之后，输出最大温度代码TCODE或温度范围代码TCODE’。
图13是示出根据本发明构思的示例性实施例的存储器系统的写入操作的操作时序图。图13是用于描述当包括在第二命令和地址ca2中的命令信号是写入命令、写入时延WL被设置为q、突发长度BL被设置为k、数据DQ通过i个数据端子以DDR输入并且最大温度代码TCODE(或温度范围代码TCODE’)通过i个数据端子被输出时，半导体存储器设备的操作的操作时序图。
参考图1至图9、图11和图13，当控制器210响应于外部时钟信号CK的上升沿发送第二命令和地址ca2时，存储器310可以生成写入时延控制信号WLA，该写入时延控制信号WLA在从外部时钟信号CK的对应上升沿起时延q个时钟周期之后被激活，并且在时延q+r(＝k/2)个时钟周期之后被去激活(因为数据DQ以DDR被输入)。存储器310可以在写入时延控制信号WLA的激活时段期间接收从控制器210发送的数据DQ。此外，存储器310可以生成温度代码写入控制信号TWR，其是在写入时延控制信号WLA的激活时间点被激活的脉冲信号P21。存储器310可以响应于温度代码写入控制信号TWR存储最大温度代码TCODE或温度范围代码TCODE’。换句话说，存储器310可以在数据DQ开始被输入的时间点存储最大温度代码TCODE或温度范围代码TCODE’。作为另一示例，温度代码写入控制信号TWR可以是在从写入时延控制信号WLA的去激活时间点起的一个时钟周期之前被激活的脉冲信号P22，如虚线所示。此外，存储器310可以生成温度代码读取控制信号TRD，其是在写入时延控制信号WLA的去激活时间点被激活的脉冲信号P24。存储器310可以响应于温度代码读取控制信号TRD，在通过i个数据端子输出数据DQ之后，输出最大温度代码TCODE或温度范围代码TCODE’。作为另一示例，温度代码写入控制信号TWR可以是脉冲信号P23，脉冲信号P23在写入时延控制信号WLA被去激活之后执行存储器310的存储器单元阵列26的写入操作时被激活并且由虚线示出。在这种情况下，响应于脉冲信号P23而存储的最大温度代码TCODE或温度范围代码TCODE’可以响应于在下一个写入操作或读取操作期间生成的温度代码读取控制信号TRD而输出。
根据本发明构思的示例性实施例的半导体存储器设备可以在与被实际执行的特定操作(例如，读取操作或写入操作等)对应的时间点(或期间)向外部源输出与内部温度相关的数据(例如，最大温度代码或温度范围代码)。因此，半导体存储器设备和具有该半导体存储器设备的存储器系统可以在实际操作被执行时(在特定时间点)精确地感测温度并且输出感测到的温度。
根据本发明构思的示例性实施例的存储器系统可以从半导体存储器设备接收与内部温度相关的数据，以控制向半导体存储器设备施加命令和地址的时段。
因此，可以提高半导体存储器设备和存储器系统的操作的可靠性。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域技术人员应该理解，在不脱离由所附权利要求阐述的本发明构思的范围的情况下，可以对本发明构思进行各种修改。

Claims (20)

1.一种半导体存储器设备，包括：
温度传感器，被配置为感测所述半导体存储器设备的内部温度并且生成温度信号；以及
温度代码存储单元，被配置为响应于当对应于特定命令的操作被执行时生成的温度代码写入控制信号接收所述温度信号，生成对应于所述温度信号的操作温度代码，将所述操作温度代码与先前存储的温度代码进行比较，将所述操作温度代码和所述先前存储的温度代码中的更大的温度代码存储为最大温度代码，以及响应于温度代码读取控制信号将所述最大温度代码输出到外部源。
2.根据权利要求1所述的半导体存储器设备，其中，所述温度代码存储单元包括：
模数转换器，被配置为响应于所述温度代码写入控制信号接收所述温度信号，并且执行模数转换操作以生成所述操作温度代码；
第一比较器，被配置为响应于所述温度代码写入控制信号将所述操作温度代码与所述先前存储的温度代码进行比较，以生成输出温度代码；
脉冲发生器，被配置为响应于所述温度代码读取控制信号生成第一读取脉冲信号；以及
寄存器，被配置为响应于所述温度代码写入控制信号将所述输出温度代码存储为所述最大温度代码，并且响应于所述第一读取脉冲信号将所述最大温度代码输出到所述外部源。
3.根据权利要求2所述的半导体存储器设备，其中，所述脉冲发生器被配置为响应于所述温度代码读取控制信号生成第二读取脉冲信号而不是所述第一读取脉冲信号，并且
所述温度代码存储单元还包括：
第二比较器，被配置为响应于所述温度代码写入控制信号接收从所述寄存器输出的所述最大温度代码，并且将所述最大温度代码与指定至少两个温度范围的至少一个温度范围指定代码进行比较以生成至少两个编程信号，所述至少两个编程信号指示所述最大温度代码属于所述至少两个温度范围中的哪一个；以及
编程单元，被配置为响应于所述至少两个编程信号对指示所述最大温度代码所属的温度范围的温度范围代码进行编程，并且输出所述温度范围代码。
4.根据权利要求3所述的半导体存储器设备，其中，所述脉冲发生器响应于温度代码读取选择信号生成所述第一读取脉冲信号或所述第二读取脉冲信号，并且
所述温度代码存储单元响应于所述温度代码读取选择信号向所述外部源输出所述最大温度代码或所述温度范围代码。
5.根据权利要求3所述的半导体存储器设备，还包括：
内部时钟信号发生器，被配置为从所述外部源接收外部时钟信号并且生成内部时钟信号；
命令和地址发生器，被配置为响应于所述外部时钟信号从所述外部源接收命令和地址，对包括在所述命令和地址中的命令信号解码以生成活动命令、读取命令、写入命令或模式设置命令，将包括在所述命令和地址中的、与所述活动命令一起施加的地址信号生成为行地址，将包括在所述命令和地址中的、与所述读取命令或所述写入命令一起施加的所述地址信号生成为列地址，以及将包括在所述命令和地址中的、与所述模式设置命令一起施加的所述地址信号生成为模式设置代码；
模式设置寄存器，被配置为响应于所述模式设置命令接收所述模式设置代码，以设置读取时延、写入时延和突发长度；
时延控制器，被配置为当所述特定命令是所述读取命令时，使用所述读取时延、所述内部时钟信号或所述突发长度生成读取时延控制信号和所述温度代码写入控制信号，或者当所述特定命令是写入命令时，使用所述写入时延、所述内部时钟信号或所述突发长度生成写入时延控制信号和所述温度代码写入控制信号；
行解码器，被配置为对所述行地址解码，以生成多个字线选择信号；
列解码器，被配置为对所述列地址解码，以生成多个列选择信号；
存储器单元阵列，包括多个存储器单元，并且被配置为将输入数据存储在通过所述多个字线选择信号和所述多个列选择信号选择的存储器单元中，或者从所选择的存储器单元生成输出数据；
数据读取单元，被配置为响应于所述读取时延控制信号接收从所述存储器单元阵列输出的所述输出数据，并且通过数据端子将所述输出数据输出到所述外部源；以及
数据写入单元，被配置为响应于所述写入时延控制信号通过所述数据端子接收从所述外部源施加的数据，并且将所述输入数据输出到所述存储器单元阵列。
6.根据权利要求5所述的半导体存储器设备，其中，所述时延控制器还被配置为当所述特定命令是所述读取命令时，通过使用所述读取时延和所述突发长度生成所述温度代码读取控制信号，或者当所述特定命令是所述写入命令时，使用所述写入时延和所述突发长度生成所述温度代码读取控制信号。
7.根据权利要求6所述的半导体存储器设备，其中，所述温度代码读取控制信号是在响应于所述读取时延控制信号通过所述数据端子向所述外部源输出数据之后生成的，或者是在响应于所述写入时延控制信号通过所述数据端子接收所述数据之后生成的。
8.根据权利要求6所述的半导体存储器设备，其中，所述最大温度代码或所述温度范围代码通过所述数据端子被输出。
9.根据权利要求6所述的半导体存储器设备，其中，所述最大温度代码或所述温度范围代码通过单独的温度代码输出端子被串行输出。
10.根据权利要求5所述的半导体存储器设备，其中，所述命令和地址发生器对所述命令信号解码以进一步生成所述温度代码读取控制信号，或者所述模式设置寄存器接收所述模式设置代码以生成所述温度代码读取控制信号，并且
所述模式设置寄存器接收所述模式设置代码以设置所述至少一个温度范围指定代码。
11.一种半导体存储器设备，包括：
内部时钟信号发生器，被配置为从外部源接收外部时钟信号并且生成内部时钟信号；
命令和地址发生器，被配置为响应于所述外部时钟信号从所述外部源接收命令和地址，对包括在所述命令和地址中的命令信号解码以生成活动命令、读取命令、写入命令或模式设置命令，将包括在所述命令和地址中的、与所述活动命令一起施加的地址信号生成为行地址，将包括在所述命令和地址中的、与所述读取命令或所述写入命令一起施加的所述地址信号生成为列地址，以及将包括在所述命令和地址中的、与所述模式设置命令一起施加的所述地址信号生成为模式设置代码；
模式设置寄存器，被配置为响应于所述模式设置命令接收所述模式设置代码，并且设置读取时延、写入时延和突发长度；
时延控制器，被配置为当所述特定命令是所述读取命令时，使用所述读取时延、所述内部时钟信号或所述突发长度生成读取时延控制信号、温度代码写入控制信号和温度代码读取控制信号，或者当所述特定命令是所述写入命令时，使用所述写入时延、所述内部时钟信号或所述突发长度生成写入时延控制信号、所述温度代码写入控制信号和所述温度代码读取控制信号；
温度传感器，被配置为感测所述半导体存储器设备的内部温度并且生成温度信号；
温度代码存储单元，被配置为响应于所述温度代码写入控制信号接收所述温度信号，以生成对应于所述温度信号的操作温度代码，将所述操作温度代码与先前存储的温度代码进行比较，并且将所述操作温度代码和所述先前存储的温度代码中的更大的温度代码存储为最大温度代码，以及响应于所述温度代码读取控制信号将所述最大温度代码或对应于所述最大温度代码的温度范围代码输出到所述外部源；
行解码器，被配置为对所述行地址解码，以生成多个字线选择信号；
列解码器，被配置为对所述列地址解码，以生成多个列选择信号；
存储器单元阵列，包括多个存储器单元，并且被配置为将输入数据存储在通过所述多个字线选择信号和所述多个列选择信号选择的存储器单元中，或者从所选择的存储器单元生成输出数据；
数据读取单元，被配置为响应于所述读取时延控制信号接收从所述存储器单元阵列输出的所述输出数据，以通过数据端子将所述输出数据输出到所述外部源；以及
数据写入单元，被配置为响应于所述写入时延控制信号通过所述数据端子从所述外部源接收数据，以将接收到的数据输出到所述存储器单元阵列。
12.根据权利要求11所述的半导体存储器设备，其中，所述温度代码存储单元包括：
模数转换器，被配置为响应于所述温度代码写入控制信号接收所述温度信号，并且执行模数转换操作以生成所述操作温度代码；
第一比较器，被配置为将所述操作温度代码与所述先前存储的温度代码进行比较，以响应于所述温度代码写入控制信号生成输出温度代码；
脉冲发生器，被配置为响应于所述温度代码读取控制信号生成第一读取脉冲信号；以及
寄存器，被配置为响应于所述温度代码写入控制信号将所述输出温度代码存储为所述最大温度代码，并且响应于所述第一读取脉冲信号将所述最大温度代码输出到所述外部源。
13.根据权利要求12所述的半导体存储器设备，其中，所述脉冲发生器被配置为响应于所述温度代码读取控制信号生成第二读取脉冲信号而不是所述第一读取脉冲信号，并且
所述温度代码存储单元包括：
第二比较器，被配置为响应于所述温度代码写入控制信号接收从所述寄存器输出的所述最大温度代码，并且将所述最大温度代码与指定至少两个温度范围的至少一个温度范围指定代码进行比较以生成至少两个编程信号，所述至少两个编程信号指示所述最大温度代码属于所述至少两个温度范围中的哪一个；以及
编程单元，被配置为响应于所述至少两个编程信号对所述温度范围代码进行编程，以及输出所述温度范围代码。
14.根据权利要求13所述的半导体存储器设备，其中，所述脉冲发生器响应于温度代码读取选择信号生成所述第一读取脉冲信号或所述第二读取脉冲信号，并且
所述温度代码存储单元响应于所述温度代码读取选择信号向所述外部源输出所述最大温度代码或所述温度范围代码。
15.根据权利要求14所述的半导体存储器设备，其中，所述模式设置寄存器接收所述模式设置代码以设置所述至少一个温度范围指定代码或所述温度代码读取选择信号。
16.根据权利要求15所述的半导体存储器设备，其中，所述最大温度代码或所述温度范围代码通过所述数据端子中的至少一个被输出。
17.一种存储器系统，包括：
控制单元，被配置为响应于外部时钟信号发送命令和地址，发送和接收数据，以及接收最大温度代码；以及
存储器，被配置为响应于所述外部时钟信号接收所述命令和地址，发送和接收所述数据，以及发送所述最大温度代码，
其中，所述存储器包括：
温度传感器，被配置为感测所述存储器的内部温度并且生成温度信号；以及
温度代码存储单元，被配置为响应于当对应于特定命令的操作被实际执行时生成的温度代码写入控制信号接收所述温度信号，生成对应于所述温度信号的操作温度代码，将所述操作温度代码与先前存储的温度代码进行比较，将所述操作温度代码和所述先前存储的温度代码中的更大的温度代码存储为所述最大温度代码，以及响应于温度代码读取控制信号向所述外部源输出所述最大温度代码。
18.根据权利要求17所述的存储器系统，其中，所述温度代码存储单元包括：
模数转换器，被配置为响应于所述温度代码写入控制信号接收所述温度信号，并且执行模数转换操作以生成所述操作温度代码；
第一比较器，被配置为响应于所述温度代码写入控制信号，将所述操作温度代码与所述先前存储的温度代码进行比较，以将输出温度代码输出；
脉冲发生器，被配置为当接收到所述温度代码读取控制信号时，生成包括第一预定数量的脉冲的第一读取脉冲信号；以及
寄存器，被配置为响应于所述温度代码写入控制信号将所述输出温度代码存储为所述最大温度代码，并且响应于所述第一读取脉冲信号将所述最大温度代码输出到所述外部源。
19.根据权利要求18所述的存储器系统，其中，所述脉冲发生器还被配置为当接收到所述温度代码读取控制信号时，生成包括第二预定数量的脉冲的第二读取脉冲信号而不是所述第一读取脉冲信号，并且
所述温度代码存储单元还包括：
第二比较器，被配置为响应于所述温度代码写入控制信号接收从所述寄存器输出的所述最大温度代码，并且将所述最大温度代码与指定至少两个温度范围的至少一个温度范围指定代码进行比较以生成至少两个编程信号，所述至少两个编程信号指示所述最大温度代码属于所述至少两个温度范围中的哪一个；以及
编程单元，被配置为响应于所述至少两个编程信号而编程指示所述最大温度代码所属的温度范围的温度范围代码，并且将所述温度范围代码输出到所述外部源。
20.根据权利要求19所述的存储器系统，其中，所述脉冲发生器响应于温度代码读取选择信号在接收到所述温度代码读取控制信号时生成所述第一读取脉冲信号或所述第二读取脉冲信号，并且
所述温度代码存储单元响应于所述温度代码读取选择信号向所述外部源输出所述最大温度代码或所述温度范围代码。
CN202010636570.5A 2019-09-16 2020-07-03 半导体存储器设备和具有半导体存储器设备的存储器系统 Pending CN112509616A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0113429 2019-09-16
KR1020190113429A KR20210032111A (ko) 2019-09-16 2019-09-16 반도체 메모리 장치 및 이를 구비하는 메모리 시스템

Publications (1)

Publication Number Publication Date
CN112509616A true CN112509616A (zh) 2021-03-16

Family

ID=74867918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010636570.5A Pending CN112509616A (zh) 2019-09-16 2020-07-03 半导体存储器设备和具有半导体存储器设备的存储器系统

Country Status (3)

Country Link
US (1) US11133040B2 (zh)
KR (1) KR20210032111A (zh)
CN (1) CN112509616A (zh)

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2806807B1 (fr) 2000-03-21 2002-10-11 Commissariat Energie Atomique Detecteur de rayonnement a jonction semi-conductrice pour la mesure de forts debits de dose de rayonnement x ou gamma
US6554470B2 (en) 2000-11-07 2003-04-29 Maxim Integrated Products, Inc. M-level diode junction temperature measurement method cancelling series and parallel parasitic influences
US6744324B1 (en) 2001-03-19 2004-06-01 Cisco Technology, Inc. Frequency synthesizer using a VCO having a controllable operating point, and calibration and tuning thereof
DE10114825C1 (de) 2001-03-26 2002-10-10 Infineon Technologies Ag Verfahren und Vorrichtung zum Ermitteln einer Betriebstemperatur bei einem Halbleiterbauelement
US7118273B1 (en) 2003-04-10 2006-10-10 Transmeta Corporation System for on-chip temperature measurement in integrated circuits
US6934652B2 (en) 2003-11-10 2005-08-23 Sun Microsystems, Inc. On-chip temperature measurement technique
US7791418B2 (en) 2007-12-20 2010-09-07 Pentad Design, Llc Systems and methods for compensating for variations of the output of a real-time clock
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
EP2336741B1 (en) 2009-12-18 2016-09-07 Nxp B.V. Self-calibration circuit and method for junction temperature estimation
US8296093B2 (en) 2009-12-30 2012-10-23 Infineon Technologies Ag Semiconductor device with thermal fault detection
TWI392882B (zh) 2010-02-04 2013-04-11 Ind Tech Res Inst 二極體晶片的量測裝置及量測方法
US9114399B2 (en) 2010-08-31 2015-08-25 Canon U.S. Life Sciences, Inc. System and method for serial processing of multiple nucleic acid assays
JP5622551B2 (ja) 2010-12-14 2014-11-12 オリンパス株式会社 治療用処置装置及びその制御方法
EP2699198B1 (en) 2011-01-11 2017-12-06 Envision Scientific Private Limited Biodegradable medical devices and method to control degradation of the biodegradable medical devices
EP2508935A1 (en) 2011-04-08 2012-10-10 Nxp B.V. Flexible eye insert and glucose measuring system
JP5786571B2 (ja) 2011-09-07 2015-09-30 富士電機株式会社 パワー半導体装置の温度測定装置
US20140303804A1 (en) 2011-11-04 2014-10-09 Freescale Semiconductor, Inc. Method of controlling a thermal budget of an integrated circuit device, an integrated circuit, a thermal control module and an electronic device therefor
KR101938659B1 (ko) 2012-02-29 2019-01-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
DE102012102788A1 (de) 2012-03-30 2013-10-02 Zf Lenksysteme Gmbh SPERRSCHICHTTEMPERATURMESSUNG EINES LEISTUNGS-MOSFETs
CN103456356A (zh) 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
EP2962784A4 (en) 2013-04-10 2016-04-13 Toyota Motor Co Ltd CONTINUOUS CASTING DEVICE AND LIFTING CONTINUOUS METHOD
US9268378B2 (en) 2013-06-28 2016-02-23 Intel Corporation Techniques and system for managing platform temperature
KR20160121204A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 집적 회로
US9715913B1 (en) 2015-07-30 2017-07-25 Sandisk Technologies Llc Temperature code circuit with single ramp for calibration and determination
KR102324267B1 (ko) 2015-09-10 2021-11-12 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20170040838A (ko) * 2015-10-05 2017-04-14 에스케이하이닉스 주식회사 반도체장치
US20170222461A1 (en) 2016-01-29 2017-08-03 Mediatek Inc. Method for performing performance control in an electronic device with aid of management of multiple charger circuits, and associated apparatus
US10228872B2 (en) 2016-03-10 2019-03-12 Toshiba Memory Corporation Semiconductor device, and information-processing device
KR102584637B1 (ko) * 2016-08-22 2023-10-05 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
DE102017118198A1 (de) 2016-11-03 2018-05-03 Danfoss A/S Rohrförmige Leitungsabschirmung für eine Abgastemperatursensoranordnung, Abgastemperatursensoranordnung und Verfahren zum Zusammenbauen einer Abgastemperatursensoranordnung
KR20180069954A (ko) 2016-12-15 2018-06-26 현대자동차주식회사 파워모듈의 정션온도 측정 방법
KR102463924B1 (ko) * 2018-04-10 2022-11-07 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Also Published As

Publication number Publication date
US20210082478A1 (en) 2021-03-18
KR20210032111A (ko) 2021-03-24
US11133040B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
US10032503B2 (en) Semiconductor memory device performing refresh operation based on weak cell information stored in memory array region and operating method thereof
US9990251B2 (en) Semiconductor system with a column control circuit
US20110122716A1 (en) Dynamic random access memory device and method of determining refresh cycle thereof
US10572341B2 (en) Semiconductor devices
US10908990B2 (en) Shared address counters for multiple modes of operation in a memory device
US20180166117A1 (en) Memroy device and operating method thereof
US10083760B2 (en) Semiconductor devices and semiconductor systems including the same
CN108335715B (zh) 非易失性存储器件及其操作方法
US20180114550A1 (en) Memory system including memory device and memory controller
US8593852B2 (en) Test device and test method for resistive random access memory and resistive random access memory device
JP2002343100A (ja) プリチャージ制御信号生成回路及びこれを用いた半導体メモリ装置
US9911505B2 (en) Cost effective semiconductor devices and semiconductor systems with reduced test time
US20140153315A1 (en) Semiconductor memory apparatus, refresh method and system
CN111833954A (zh) 存储设备
JP2002245799A (ja) 外部ピンを通じてワードライン電圧を出力する半導体メモリ装置及びその電圧測定方法
US6707735B2 (en) Semiconductor memory device
US8654603B2 (en) Test operation for a low-power double-data-rate (LPDDR) nonvolatile memory device
US20180197597A1 (en) Semiconductor devices
US9691446B2 (en) Memory device
US20180018219A1 (en) Semiconductor devices and semiconductor systems
US20230091567A1 (en) Semiconductor memory device and test system including the same
US20110019492A1 (en) Test device and test method for resistive random access memory and resistive random access memory device
CN112509616A (zh) 半导体存储器设备和具有半导体存储器设备的存储器系统
KR20170109143A (ko) 반도체장치 및 반도체시스템
US10847240B2 (en) Memory device with test circuit which generates asychronous signal based on delay and controls peripheral circuit based on asynchronous signal, operating method of memory device, and operating method of test system including memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination