CN112505520A - 一种芯片测试方法、设备及系统 - Google Patents

Abstract

本发明提供了一种芯片测试方法，将测试程序发送给多个芯片；接收所述多个芯片的测试结果；根据所述多个芯片的测试结果获取所述多个芯片的运行状态。

Description

一种芯片测试方法、设备及系统

技术领域

本发明涉及芯片测试领域，特别是一种芯片测试方法、设备及系统。

背景技术

目前现有芯片进行老化测试时，通常将芯片测试程序在测试前全部烧写至芯片存储体，批次放入老化实验箱，并同时上电，使得芯片自身运行测试程序进行老化测试，同时每颗芯片均通过通信线连接至外部测试监控设备，使得监控设备事实监测芯片老化测试状态。当芯片存储体容量有限时，无法将所有需要测试的测试程序烧写至芯片内部，致使一次老化测试无法完成全部测试项测试；同时外部测试监控设备需要链接每一颗芯片的通信线，当测试芯片较多时，通信线将过多，测试线束过于复杂，严重影响测试调试效率。

发明内容

本发明的目的旨在提供一种芯片测试方法、设备及系统，以解决现有技术中芯片通信线多，测试线束过于复杂，影响测试调试效率的问题。

为达到上述目的，本发明提供一种芯片测试方法，包括：

将测试指令发送给多个芯片；接收所述多个芯片的测试结果；根据所述多个芯片的测试结果获取所述多个芯片的运行状态。

优选地，将测试程序发送给多个芯片；接收所述多个芯片的测试结果；根据所述多个芯片的测试结果获取所述多个芯片的运行状态。

优选地，共有N个芯片，其中，N≥2；

S1，第i个待测芯片执行完成测试程序后，发送所述测试程序至第i+1个待测芯片，所述第i+1个待测芯片执行所述测试程序，获得第i+1测试结果，所述第i个待测芯片接收所述第i+1测试结果并反馈所述测试设备，其中：i的初始值为1；

S2，判断i+1是否等于N；若否，则i++，重复执行S1，直至i++=N。

优选地，所述测试程序包括多个子功能程序，所述测试设备分时发送所述子功能程序至所述第i个待测芯片，供所述第i个待测芯片依次执行所述多个子功能程序。

优选地，所述测试设备分时发送所述子功能程序至所述第i个待测芯片的步骤之前还包括：判断所述测试程序大小，若所述测试程序大于所述待测芯片存储容量，则将所述测试程序进行分拆，分拆成多个所述子功能程序，依次发送至所述待测芯片。

优选地，S3，所述测试设备根据反馈所述测试结果判定所述第i个待测芯片故障。

优选地，若所述第i个待测芯片出现故障，所述第i个待测芯片将测试结果反馈至所述测试设备，则将所述测试程序发送至第i++个待测芯片端开始测试，并记录第i个待测芯片的位置。

优选地，若所述第i个待测芯片与所述第i++个待测芯片均故障，则将测试结果反馈至所述测试设备，并记录所述第i个待测芯片与所述第i++个待测芯片的位置，将所述第i个待测芯片与所述第i++个待测芯片剔除。

优选地，所述第i个待测芯片与所述第i++个待测芯剔除后，剩余待测芯片依次连接，所述待测程序编辑后重新发送至所述待测芯片。

一种芯片测试设备，包括：发送模块，用于将测试程序发送给多个芯片；

接收模块，用于接收所述多个芯片的测试结果；处理模块，用于根据所述多个芯片的测试结果获取所述多个芯片的运行状态。

一种芯片测试系统，包括所述的芯片测试设备和多个芯片。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是本公开一实施例的一种测试方法的流程图;

图2是本公开一实施例的一种测试存储介质的单层排布图;

图3是本公开一实施例的一种测试存储介质的多层排布图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

下面参考图 描述根据本发明第一方面实施例的一种测试方法的流程图。

如图1所示，根据本发明第一方面实施例的一种测试方法，将测试程序发送给多个芯片；接收所述多个芯片的测试结果；根据所述多个芯片的测试结果获取所述多个芯片的运行状态，N个待测芯片，其中，N≥2；

N个待测芯片，其中，N≥2

S1，第i个待测芯片执行完成测试程序后，发送所述测试程序至第i+1个待测芯片，所述第i+1个待测芯片执行所述测试程序，获得第i+1测试结果，所述第i个待测芯片接收所述第i+1测试结果并反馈所述测试设备，其中：i的初始值为1；

S2，判断i+1是否等于N；若否，则i++，重复执行S1，直至i++=N。

具体的，所述芯片测试系统包括测试设备和N个依次连接的待测芯片，这里可以看做是串联连接的芯片，所述测试设备一端与第1个待测芯片连接，另一端与第N个待测芯片连接，其中，N≥2，由测试设备将测试程序通过通信连接线导入至第一颗待测芯片，导入完成后，测试设备发出执行指令，第一颗芯片执行测试程序完成后，将该程序通过通信连线导入至第二颗待测芯片；导入完成后发出测试执行指令给第二颗待测芯片，使得第二颗待测芯片开始进行测试；同时第一颗芯片将自身的测试结果通过通信连线反馈给测试设备，当第二颗待测芯片执行完第一项测试子程序后，将自身的测试程序导入第三颗待测芯片后发出执行指令，并且第一颗芯片测试完成后，获取第二颗待测芯片的测试结果，第二颗芯片获取第三颗芯片测试结果，并依次将测试结果发送给第一颗芯片，第一颗芯片将所有测试结果反馈至测试设备，以此推类，使得所有待测芯片依次完成所有测试项程序的测试。

在一实施例中，所述测试程序包括多个子功能程序，所述测试设备分时发送所述子功能程序至所述第i个待测芯片，供所述第i个待测芯片依次执行所述多个子功能程序，所述测试设备分时发送所述子功能程序至所述第i个待测芯片的步骤之前还包括：判断所述测试程序大小，若所述测试程序大于所述待测芯片存储容量，则将所述测试程序进行分拆，分拆成多个所述子功能程序，依次发送至所述待测芯片。

具体的，所述测试程序包括多个子功能程序，即将待测芯片整体测试程序根据测试项细化分为若干个独立的测试子功能程序，测试子功能程序的大小远远小于整体测试程序并且子功能程序大小由待测芯片程序存储体容量决定，并保存在测试设备中，测试前，所有芯片无需预先加载程序，测试开始时，由测试设备将第一个测试子程序通过通信连接线导入至第一颗待测芯片，导入完成后，测试设备发出执行指令。

在一实施例中，S3，所述测试设备根据反馈所述测试结果判定所述第i个待测芯片故障。

在一实施例中，若所述第i个待测芯片出现故障，所述第i个待测芯片将测试结果反馈至所述测试设备，则将所述测试程序发送至第i++个待测芯片端开始测试，并记录第i个待测芯片的位置。

具体的，最后一颗芯片以同样的通信连线方式连接测试设备，使得整体的测试环路形成闭环的方式，当测试设备在接收并判断测试结果时发现待测芯片中有一颗芯片在测试过程中发生损坏时，将开启该通信连线，使得测试项程序以同样的形式从最后一颗芯片开始，倒序进行测试，同时顺序测试同样进行，保证整体链路及时断开也能从两个方向完成整个测试。

在一实施例中，若所述第i个待测芯片与所述第i++个待测芯片均故障，则将测试结果反馈至所述测试设备，并记录所述第i个待测芯片与所述第i++个待测芯片的位置，将所述第i个待测芯片与所述第i++个待测芯片剔除。

具体的，如果从第一颗芯片开始测试过程中发现有一颗芯片损坏，且从最后一颗芯片开始测试的过程中也发现有一颗芯片损坏，那么程序走到老化芯片处均停止运行，老化坏损芯片将损坏信息分别反馈给第一颗芯片和最后一颗芯片给测试设备，测试设备监测到损坏芯片的位置并将芯片手动剔除。

在一实施例中，所述第i个待测芯片与所述第i++个待测芯剔除后，剩余待测芯片依次连接，所述待测程序编辑后重新发送至所述待测芯片。

具体的，将芯片手动剔除后，将剩余待测芯片依次连接，所述待测程序编辑后再重新发送至所述待测芯片进行测试，已经测试过的芯片则不需要重复测试，直接从损坏芯片以后的芯片开始测试即可。

图2所示在一实施例中，举例有5颗待测老化芯片，程序存储体容量最大为4KB，其中分别标号为C1，C2，C3，C4，C5，整体测试程序大小为30KB，因此将整体测试程序拆分成10项子功能测试程序，每项子功能测试程序大小不超过4KB，分别标号为S1~S10，则完成整体测试需流水执行完10项子功能程序，每颗芯片使用2组通用输入输出端口作为通信连接端口，形成闭环连接。

测试开始时，由测试设备向待测芯片C1导入子功能程序S1，并发出执行指令，待测芯片C1执行子功能程序S1进行测试，芯片C1测试完成后，判断芯片C2当前的状态，如芯片C2处于执行状态，则会等待芯片C2进入待命状态，如芯片C2处于待命状态，则会自动将子功能程序S1导入至芯片C2，并发出执行指令，芯片C2开始执行子功能程序子功能程序S1，其后，芯片C1将测试结果反馈至测试设备，测试设备向芯片C1导入子功能程序子功能程序S2。

测试设备向芯片C1导入子功能程序S2，并发出执行指令，芯片C1执行子功能程序S2进行测试。芯片C2测试完成后，判断芯片C3当前的状态，如芯片C3处于执行状态，则会等待芯片C3进入待命状态，如芯片C3处于待命状态，则会自动将子功能程序S1导入至芯片C3，并发出执行指令，芯片C3开始执行子功能程序S1，其后，芯片C2将等待芯片C1的通信命令，芯片C1测试完成后，判断芯片C2当前的状态，如芯片C2处于执行状态，则会等待芯片C2进入待命状态，如芯片C2处于待命状态，则会自动将子功能程序S2导入至芯片C2，并发出执行指令，芯片C2开始执行子功能程序子功能程序S2，其后，芯片C1将所有测试结果反馈至测试设备，测试设备向芯片C1导入子功能程序S3。

测试设备向芯片C1导入子功能程序S3，并发出执行指令，芯片C1执行子功能程序S3进行测试，芯片C3测试完成后，判断芯片C4当前的状态，如芯片C4处于执行状态，则会等待芯片C4进入待命状态，如芯片C4处于待命状态，则会自动将子功能程序S1导入至芯片C4，并发出执行指令，芯片C4开始执行子功能程序S1。其后，芯片C3将等待芯片C2的通信命令，芯片C2测试完成后，判断芯片C3当前的状态，如芯片C3处于执行状态，则会等待芯片C3进入待命状态，如芯片C3处于待命状态，则会自动将子功能程序S2导入至芯片C3，并发出执行指令，芯片C3开始执行子功能程序S2。其后，芯片C2将等待芯片C1的通信命令，芯片C1测试完成后，判断芯片C2当前的状态，如芯片C2处于执行状态，则会等待芯片C2进入待命状态，如芯片C2处于待命状态，则会自动将S3导入至芯片C2，并发出执行指令，芯片C2开始执行子功能程序S3，其后，芯片C1将所有测试结果反馈至测试设备，测试监控设备向芯片C1导入子功能程序S4。

以此类推，根据上述步骤，所有的子功能程序将依次导入待测芯片，依次自动完成流水测试步骤。

当芯片C1测试至子功能程序S8时，芯片C5此时导入测试的是子功能程序S4，芯片C3由于某种因素损坏，致使测试环路断开，无法实现流水测试时，芯片C3通信连接线无法和其它芯片通信，致使流水等待状态时，芯片C1得到芯片C3芯片的故障状态并反馈至测试设备，测试监控设备将开启反向通路，重新将子功能程序S4导入至芯片C5，将子功能程序S8导入至芯片C1。

此时，芯片C1和芯片C2将根据上述原步骤完成剩余子功能程序测试，芯片C5和芯片C4将根据上述原步骤完成剩余子程序测试，测试结果分别通过不同的通路反馈至测试监控设备，并受测试监控设备的测试控制。

在一实施例中，还有一种芯片测试设备，包括：发送模块，用于将测试程序发送给多个芯片；接收模块，用于接收所述多个芯片的测试结果；处理模块，用于根据所述多个芯片的测试结果获取所述多个芯片的运行状态。

一种芯片测试系统，包括所述的芯片测试设备和多个芯片；

测试程序输入到所述首个待测芯片并依次传输至其余待测芯片进行独立测试，与所述测试设备直接连接的所述待测芯片用于传输所述测试程序与接收测试结果，并将测试结果反馈至所述测试设备

在一实施例中，相邻的芯片通过通信线连接。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。

此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (10)

1.一种芯片测试方法，其特征在于，包括：

将测试程序发送给多个芯片；

接收所述多个芯片的测试结果；

根据所述多个芯片的测试结果获取所述多个芯片的运行状态。

2.如权利要求1所述的芯片测试方法，其特征在于，共有N个芯片，其中，N≥2，所述方法包括：

S1，第i个待测芯片执行完成测试程序后，发送所述测试程序至第i+1个待测芯片，所述第i+1个待测芯片执行所述测试程序，获得第i+1测试结果，所述第i个待测芯片接收所述第i+1测试结果并反馈所述测试设备，其中：i的初始值为1；

S2，判断i+1是否等于N；若否，则i++，重复执行S1，直至i++=N。

3.如权利要求1所述的芯片测试方法，其特征在于，所述测试程序包括多个子功能程序，所述测试设备分时发送所述子功能程序至所述第i个待测芯片，供所述第i个待测芯片依次执行所述多个子功能程序。

4.如权利要求3所述的芯片测试方法，其特征在于，所述测试设备分时发送所述子功能程序至所述第i个待测芯片的步骤之前还包括：判断所述测试程序大小，若所述测试程序大于所述待测芯片存储容量，则将所述测试程序进行分拆，分拆成多个所述子功能程序，依次发送至所述待测芯片。

5.如权利要求2所述的芯片测试方法，其特征在于，

S3，所述测试设备根据反馈所述测试结果判定所述第i个待测芯片故障。

6.如权利要求5所述的芯片测试方法，其特征在于，若所述第i个待测芯片出现故障，所述第i个待测芯片将测试结果反馈至所述测试设备，则将所述测试程序发送至第i++个待测芯片端开始测试，并记录第i个待测芯片的位置。

7.如权利要求6所述的芯片测试方法，其特征在于，若所述第i个待测芯片与所述第i++个待测芯片均故障，则将测试结果反馈至所述测试设备，并记录所述第i个待测芯片与所述第i++个待测芯片的位置，将所述第i个待测芯片与所述第i++个待测芯片剔除。

8.如权利要求7所述的芯片测试方法，其特征在于，所述第i个待测芯片与所述第i++个待测芯剔除后，剩余待测芯片依次连接，所述待测程序编辑后重新发送至所述待测芯片。

9.一种芯片测试设备，其特征在于，包括：

发送模块，用于将测程序令发送给多个芯片；

接收模块，用于接收所述多个芯片的测试结果；

处理模块，用于根据所述多个芯片的测试结果获取所述多个芯片的运行状态。

10.一种芯片测试系统，其特征在于，包括权利要求9所述的芯片测试设备和多个芯片。

Images