CN102135596A - 在并行测试机台上实现芯片频率微调的方法 - Google Patents
在并行测试机台上实现芯片频率微调的方法 Download PDFInfo
- Publication number
- CN102135596A CN102135596A CN2010100273551A CN201010027355A CN102135596A CN 102135596 A CN102135596 A CN 102135596A CN 2010100273551 A CN2010100273551 A CN 2010100273551A CN 201010027355 A CN201010027355 A CN 201010027355A CN 102135596 A CN102135596 A CN 102135596A
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- vector
- testing board
- concurrent testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种在并行测试机台上实现芯片频率微调的方法，在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，得到多个测试向量，然后并行测试机台依次执行所述多个测试向量，不断循环直到同测对象集合中所有被测的芯片全部失效剔除或到循环结束，最后将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据最后写入的芯片补正数据对时钟周期进行微调。本发明能对多芯片进行频率同测。
Description
技术领域
本发明涉及芯片的测试，特别涉及一种在并行测试机台上实现芯片频率微调的方法。
背景技术
目前的并行测试机台如图1所示，测试仪的一个向量模块向多个芯片发送测试向量进行同测，当某个芯片失效的时候系统将自动剔除这些芯片断开这些芯片的连接。但目前的并行测试机台(例如T5335)无频率测试的模块，不能对芯片进行频率测试。
而现有的能进行频率测试的测试机台，其频率测试模块可以自动对被测芯片的时钟信号电平高低变化的次数进行记数，根据采样的时间和翻转的次数，频率测试模块自动返回所测试到的被测芯片的时钟信号频率，但由于不同芯片时钟信号不会是同步的，且频率也并不一致，一个频率测试模块无法同时测试多个芯片的时钟信号频率，不具有并行测试功能，无法同时对不同芯片进行频率测试及微调，一般需要一个个芯片分别测试到不同频率，然后根据不同的频率值分别给各被测芯片写入不同的补正数据，以上过程无法实现多芯片同测，测试时间会比较长，对设备的硬件也要求比较高。
发明内容
本发明要解决的技术问题是提供一种在并行测试机台上实现芯片频率微调的方法，能对多芯片进行频率同测。
为解决上述技术问题，本发明的在并行测试机台上实现芯片频率微调的方法，包括以下步骤：
一.在并行测试机台的程序中建立芯片补正数据同时钟周期微调范围对应表，分为第一档、第二档、……、第N档，N为正整数，第一档中，第一时钟周期微调范围B1～B2同第一芯片补正数据A1对应，第二档中，第二时钟周期微调范围B2～B3同第二芯片补正数据A2对应，第三档中，第三时钟周期微调范围B3～B4同第三芯片补正数据A3对应，……，第N档中，第N时钟周期微调范围BN～BN+1同第N芯片补正数据AN对应；B1＞B2＞B3＞……＞BN+1，各芯片补正数据A1，A2，A3，……AN对应的对芯片时钟周期的微调值依次减小；
二.在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，形成第一个测试向量、第二个测试向量、……、第N个测试向量，即把经过所述芯片补正数据同时钟周期微调范围对应表中的后一档的时钟周期微调范围以内的读时间之后再向被测芯片发送第二测试指令的读下一档读时间向量，和写前一档的时钟周期微调范围对应的芯片补正数据到被测芯片的写前一档补正数据向量两个指令向量依序分别合并为多个测试向量；即将写第一档补正数据向量A1和读第二档读时间向量合并为第一个测试向量，将写第二档补正数据向量A2和读第三档读时间向量合并为第二个测试向量，……，将写第N档补正数据向量AN和读第N+1档读时间向量合并为第N个测试向量；
三.在并行测试机台的程序中将多个被测芯片的经过初始频率范围的检测后的测试状态赋值给在所述程序中的软件寄存器变量；设置并行测试机台的程序中的软件计数器变量周期值为N；
四.所述程序将软件寄存器变量，赋值给并行测试机台的硬件寄存器，从而来设定哪些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被测试芯片；并将并行测试机台的程序中软件计数器变量清零；
五.并行测试机台执行当前的测试向量；并使所述程序中软件计数器加1；
六.并行测试机台监测各被测芯片的反馈数据波形，得到各芯片测试状态，将各芯片测试状态分别赋值给各芯片所接测试通道相对应的硬件寄存器，从而来设定哪些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被测试芯片；
七.如果并行测试机台的程序中软件计数器的值小于等于N，则将下一个测试向量作为当前测试向量，进行步骤五；如果软件计数器的值大于N，则进行步骤八；
八.所述程序将软件寄存器变量中保存的各被测芯片经过初始频率范围检测后的测试状态，赋值给并行测试机台的硬件寄存器；
九.并行测试机台将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据最后写入的芯片补正数据对时钟周期进行微调。
在步骤九之后，并行测试机台可以对为通过状态的硬件寄存器对应的测试通道连接的被测芯片执行一设定时间的读时间向量，检测经过初始频率范围的检测后的测试状态为通过的各被测芯片的时钟周期是否在微调后指定的范围内。
步骤二中，第一个测试向量中的读第二档读时间向量的读时间可以为B2，第二个测试向量中的读第三档读时间向量的读时间可以为B3，第三个测试向量中的读第四档读时间向量的读时间可以为B4，……，第N个测试向量中的读第N+1档读时间向量的读时间可以为BN+1。
本发明的在并行测试机台上实现芯片频率微调的方法，在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，得到多个测试向量，然后并行测试机台依次执行所述多个测试向量，从读时间最长的一档向时间缩短的方向进行扫描，当读时间太短就会出现频率检测未通过的被测芯片，频率检测未通过时由于采用的是并行测试机台并行同测的方式进行测试，频率检测未通过的被测芯片会被剔除出同测对象集合，由于读时间与写入被测芯片存储器的芯片补正数据相差一档，所以被剔除的被测芯片已经被写入了正确的芯片补正数据。以此类推，不断循环直到同测对象集合中所有被测的芯片全部失效剔除或到循环结束。最后将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据最后写入的芯片补正数据对时钟周期进行微调，实现对各芯片频率的同测微调。最后可以通过并行测试机台对各个芯片同测，检验判断是否在微调的指定范围内，以此来实现对多个芯片在同时并行测试条件下对各个芯片个性化的微调。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是并行测试机台的向量模块结构图；
图2是并行测试机台的时间测试示意图；
图3是本发明的在并行测试机台上实现芯片频率微调的方法示意图。
具体实施方式
并行测试机台的时间测试示意图如图2所示，被测芯片的时钟为SCL，被测芯片I/O接口的波形为SDA，并行测试机台通过测试通道向被测芯片第一I/O接口发送第一测试指令，经过读时间twr之后再向被测芯片发送第二测试指令，并行测试机台通过测试通道监测被测芯片第二I/O接口的反馈数据波形SDA，根据向被测芯片发送第二测试指令之后的设定时间的被测芯片第二I/O接口的反馈数据波形SDA的电平高低，判断被测芯片是否测试通过。如果被测芯片第一测试指令执行完毕需要时间小于读时间twr，向被测芯片发送第二测试指令之后的设定时间的被测芯片第二I/O接口的反馈数据波形SDA就为测试通过电平，并行测试机台就确定该被测芯片测试通过pass，如果被测芯片第一测试指令执行完毕需要时间大于等于读时间twr，向被测芯片发送第二测试指令之后的设定时间的被测芯片第二I/O接口的反馈数据波形SDA就为测试失败电平，并行测试机台就确定该被测芯片测试失败fail。如果被测芯片的时钟周期较短，则第一测试指令执行完毕需要时间较短，如果被测芯片的时钟周期较长，则第一测试指令执行完毕需要时间较长。
本发明的在并行测试机台上实现芯片频率微调的方法，如图3所示，包括以下步骤：
1.在并行测试机台的程序中建立芯片补正数据同时钟周期微调范围对应表，分为第一档、第二档、……、第N档，N为正整数，如表1所示，第一档中，第一时钟周期微调范围5ms～4ms同第一芯片补正数据A1对应，第二档中，第二时钟周期微调范围4ms～3ms同第二芯片补正数据A2对应，第三档中，第三时钟周期微调范围3ms～2ms同第三芯片补正数据A3对应，……，依次各档的时钟周期微调范围依序首尾相接从大到小排列，各芯片补正数据A1，A2，A3，……对应的对芯片时钟周期的微调值依次减小，
表1：
| 时钟周期微调范围 | 芯片补正数据 |
| 第一时钟周期微调范围5ms～4ms | 第一芯片补正数据A1 |
| 第二时钟周期微调范围4ms～3ms | 第二芯片补正数据A2 |
| 第三时钟周期微调范围3ms～2ms | 第三芯片补正数据A3 |
| 第四时钟周期微调范围2ms～1ms | 第四芯片补正数据A4 |
| 第五时钟周期微调范围1ms～0.8ms | 第五芯片补正数据A5 |
| 第六时钟周期微调范围0.8ms～0.6ms | 第六芯片补正数据A6 |
| 第七时钟周期微调范围0.6ms～0.4ms | 第七芯片补正数据A7 |
| 第八时钟周期微调范围0.4ms～0.2ms | 第八芯片补正数据A8 |
2.在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，形成第一个测试向量、第二个测试向量、……、第N个测试向量，即把经过所述芯片补正数据同时钟周期微调范围对应表中的后一档的时钟周期微调范围以内的读时间twr之后再向被测芯片发送第二测试指令的读下一档读时间向量，和写前一档的时钟周期微调范围对应的芯片补正数据到被测芯片的写前一档补正数据向量两个指令向量依序分别合并为多个测试向量；如表2所示，将写第一档补正数据向量A1和读第二档读时间向量，即经过第二时钟周期微调范围4ms～3ms以内的读时间4ms之后再向被测芯片发送第二测试指令的读第二档读时间向量，合并为第一个测试向量；将写第二档补正数据向量A1和读第三档读时间向量，即经过第三时钟周期微调范围3ms～2ms以内的读时间3ms之后再向被测芯片发送第二测试指令的读第三档读时间向量，合并为第二个测试向量；……；将写第N档补正数据向量AN和读第N+1档读时间向量，即经过第N+1时钟周期微调范围以内的读时间之后再向被测芯片发送第二测试指令的读第N+1档读时间向量，合并为第N个测试向量。
表2：
| 计数器 | 被测芯片1 | 被测芯片2 | 被测芯片3 | 被测芯片4 | 操作 |
| 1 | pass | pass | pass | pass | 写A1，读4ms |
| 2 | pass | pass | pass | pass | 写A2，读3ms |
| 3 | fail | pass | pass | pass | 写A3，读2ms |
| 4 | reject | pass | fail | pass | 写A4，读1ms |
| 5 | fail | reject | pass | 写A5，读0.8ms | |
| 6 | reject | pass | 写A6，读0.6ms | ||
| 7 | pass | 写A7，读0.4ms | |||
| 8 | pass | 写A8，读0.2ms | |||
| 说明此芯片为第三时钟周期微调范围，写入的芯片补正数据为第三芯片补正数据 | 说明此芯片为第五时钟周期微调范围，写入的芯片补正数据为第五芯片补正数据 | 说明此芯片为第四时钟周期微调范围，写入的芯片补正数据为第四芯片补正数据 |
3.在并行测试机台的程序中将多个被测芯片的经过初始频率范围的检测(如在多个被测芯片补正前对应时间应在5MS-0.2MS之间，不在此范围表示无法补正)后的测试状态(通过/未通过，pass/fail)赋值给在所述程序中的软件寄存器变量TRIMDUT；设置并行测试机台的程序中的软件计数器变量周期值为N；
4.所述程序将软件寄存器变量TRIMDUT，赋值给并行测试机台的硬件寄存器，从而来设定哪些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被测试芯片；并将并行测试机台的程序中软件计数器变量清零；
5.并行测试机台执行当前的测试向量，即读下一档读时间向量(向当前测试状态为通过的硬件寄存器对应的多个被测芯片发送第一测试指令，经过当前测试向量中的后一档的时钟周期微调范围以内的读时间twr，再向所述被测芯片发送第二测试指令)，并写前一档补正数据向量(将所述当前测试向量中的前一档的时钟周期微调范围对应的芯片补正数据写入到被测芯片的一次可编程OTP区)；并使并行测试机台的程序中软件计数器加1。
6.并行测试机台监测各被测芯片对第二测试指令的反馈数据波形SDA，得到各芯片测试状态，如果当前测试向量中的读时间twr足够长，第二测试指令的反馈数据波形就为芯片测试通过状态，否则为芯片测试未通过状态，将各芯片测试状态分别赋值给各芯片所接测试通道相对应的硬件寄存器，从而来设定哪些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被测试芯片，并行测试机台执行下一测试向量时会剔除测试未通过的芯片所接测试通道；
7.如果并行测试机台的程序中软件计数器的值小于等于N，则将下一个测试向量作为当前测试向量，进行步骤5；如果软件计数器的值大于N，则进行步骤8；
8.将所述程序将软件寄存器变量TRIMDUT中保存的各被测芯片经过初始频率范围检测后的测试状态，赋值给并行测试机台的硬件寄存器；
9.并行测试机台将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中的一次可编程OTP区最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据一次可编程OTP区最后写入的芯片补正数据对时钟周期进行微调。
10.并行测试机台对为通过状态的硬件寄存器对应的测试通道连接的被测芯片执行一设定时间的读时间向量，检测经过初始频率范围的检测后的测试状态为通过的各被测芯片的时钟周期是否在微调后指定的范围内。
本发明的在并行测试机台上实现芯片频率微调的方法，在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，得到多个测试向量，然后并行测试机台依次执行所述多个测试向量，从读时间最长的一档向时间缩短的方向进行扫描，当读时间太短就会出现频率检测未通过FAIL的被测芯片，频率检测未通过FAIL时由于采用的是并行测试机台并行同测的方式进行测试，频率检测未通过FAIL的被测芯片会被剔除出同测对象集合，由于读时间与写入被测芯片存储器的芯片补正数据相差一档，所以被剔除的被测芯片已经被写入了正确的芯片补正数据。以此类推，不断循环直到同测对象集合中所有被测的芯片全部失效剔除或到循环结束。最后将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中最后写入的芯片补正数据激活，将各被测芯片中的时钟周期微调电路根据最后写入的芯片补正数据对时钟周期进行微调，实现对各芯片频率的同测微调。最后可以通过并行测试机台对各个芯片同测，检验判断是否在微调的指定范围内，以此来实现对多个芯片在同时并行测试条件下对各个芯片个性化的微调。
本发明的本发明的在并行测试机台上实现芯片频率微调的方法，将模拟量测试转换成功能测试以此来利用MEMORY测试仪GO/NOGO同测数量比较多的优势，通过并行测试机台本身的剔除机制，来对各个芯片进行微调测试。该测试方案可以在不对现有设备做任何改造与升级的情况下，实现对芯片频率的测试以及微调，而且可以对几十甚至上百个芯片同时进行微调设定，将检测与微调补正两个动作合为一体，提高了测试效率节省了测试时间，降低了生产成本。
Claims (3)
1.一种在并行测试机台上实现芯片频率微调的方法，其特征在于，包括以下步骤：
一.在并行测试机台的程序中建立芯片补正数据同时钟周期微调范围对应表，分为第一档、第二档、……、第N档，N为正整数，第一档中，第一时钟周期微调范围B1～B2同第一芯片补正数据A1对应，第二档中，第二时钟周期微调范围B2～B3同第二芯片补正数据A2对应，第三档中，第三时钟周期微调范围B3～B4同第三芯片补正数据A3对应，……，第N档中，第N时钟周期微调范围BN～BN+1同第N芯片补正数据AN对应；B1＞B2＞B3＞……＞BN+1，各芯片补正数据A1，A2，A3，……AN对应的对芯片时钟周期的微调值依次减小；
二.在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，形成第一个测试向量、第二个测试向量、……、第N个测试向量，即把经过所述芯片补正数据同时钟周期微调范围对应表中的后一档的时钟周期微调范围以内的读时间之后再向被测芯片发送第二测试指令的读下一档读时间向量，和写前一档的时钟周期微调范围对应的芯片补正数据到被测芯片的写前一档补正数据向量两个指令向量依序分别合并为多个测试向量；即将写第一档补正数据向量A1和读第二档读时间向量合并为第一个测试向量，将写第二档补正数据向量A2和读第三档读时间向量合并为第二个测试向量，……，将写第N档补正数据向量AN和读第N+1档读时间向量合并为第N个测试向量；
三.在并行测试机台的程序中将多个被测芯片的经过初始频率范围的检测后的测试状态赋值给在所述程序中的软件寄存器变量；设置并行测试机台的程序中的软件计数器变量周期值为N；
四.所述程序将软件寄存器变量，赋值给并行测试机台的硬件寄存器，从而来设定哪些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被测试芯片；并将并行测试机台的程序中软件计数器变量清零；
五.并行测试机台执行当前的测试向量；并使所述程序中软件计数器加1；
六.并行测试机台监测各被测芯片的反馈数据波形，得到各芯片测试状态，将各芯片测试状态分别赋值给各芯片所接测试通道相对应的硬件寄存器，从而来设定哪些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被测试芯片；
七.如果并行测试机台的程序中软件计数器的值小于等于N，则将下一个测试向量作为当前测试向量，进行步骤五；如果软件计数器的值大于N，则进行步骤八；
八.所述程序将软件寄存器变量中保存的各被测芯片经过初始频率范围检测后的测试状态，赋值给并行测试机台的硬件寄存器；
九.并行测试机台将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据最后写入的芯片补正数据对时钟周期进行微调。
2.根据权利要求1所述的在并行测试机台上实现芯片频率微调的方法，其特征在于，在步骤九之后，并行测试机台对为通过状态的硬件寄存器对应的测试通道连接的被测芯片执行一设定时间的读时间向量，检测经过初始频率范围的检测后的测试状态为通过的各被测芯片的时钟周期是否在微调后指定的范围内。
3.根据权利要求1所述的在并行测试机台上实现芯片频率微调的方法，其特征在于，步骤二中，第一个测试向量中的读第二档读时间向量的读时间为B2，第二个测试向量中的读第三档读时间向量的读时间为B3，第三个测试向量中的读第四档读时间向量的读时间为B4，……，第N个测试向量中的读第N+1档读时间向量的读时间为BN+1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027355 CN102135596B (zh) | 2010-01-22 | 2010-01-22 | 在并行测试机台上实现芯片频率微调的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027355 CN102135596B (zh) | 2010-01-22 | 2010-01-22 | 在并行测试机台上实现芯片频率微调的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102135596A true CN102135596A (zh) | 2011-07-27 |
| CN102135596B CN102135596B (zh) | 2013-04-24 |
Family
ID=44295436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010027355 Active CN102135596B (zh) | 2010-01-22 | 2010-01-22 | 在并行测试机台上实现芯片频率微调的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102135596B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106291099A (zh) * | 2016-07-29 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 芯片端口频率测试方法 |
| CN112505520A (zh) * | 2019-08-26 | 2021-03-16 | 比亚迪半导体股份有限公司 | 一种芯片测试方法、设备及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099161A (en) * | 1995-12-22 | 2000-08-08 | Zilog, Inc. | Asynchronous analog or digital frequency measurement on digital test equipment |
| CN1768501A (zh) * | 2003-03-31 | 2006-05-03 | 松下电器产业株式会社 | 频率同步设备和频率同步方法 |
| CN201751855U (zh) * | 2009-12-23 | 2011-02-23 | 中兴通讯股份有限公司 | 一种传输芯片的测试装置和测试控制装置 |
-
2010
- 2010-01-22 CN CN 201010027355 patent/CN102135596B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099161A (en) * | 1995-12-22 | 2000-08-08 | Zilog, Inc. | Asynchronous analog or digital frequency measurement on digital test equipment |
| CN1768501A (zh) * | 2003-03-31 | 2006-05-03 | 松下电器产业株式会社 | 频率同步设备和频率同步方法 |
| CN201751855U (zh) * | 2009-12-23 | 2011-02-23 | 中兴通讯股份有限公司 | 一种传输芯片的测试装置和测试控制装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106291099A (zh) * | 2016-07-29 | 2017-01-04 | 上海华岭集成电路技术股份有限公司 | 芯片端口频率测试方法 |
| CN106291099B (zh) * | 2016-07-29 | 2019-10-25 | 上海华岭集成电路技术股份有限公司 | 芯片端口频率测试方法 |
| CN112505520A (zh) * | 2019-08-26 | 2021-03-16 | 比亚迪半导体股份有限公司 | 一种芯片测试方法、设备及系统 |
| CN112505520B (zh) * | 2019-08-26 | 2023-02-21 | 比亚迪半导体股份有限公司 | 一种芯片测试方法、设备及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102135596B (zh) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111308329B (zh) | 用于众核计算芯片可测性设计的电路、装置及方法 | |
| US20090292963A1 (en) | Method and System for Testing an Electronic Circuit | |
| CN106556793A (zh) | 芯片测试系统及测试方法 | |
| CN102655101A (zh) | 3d芯片tsv互连的内建自测试及内建自修复技术 | |
| CN105790859A (zh) | 一种测试电子设备的方法和装置 | |
| CN102508726B (zh) | 内存参数配置方法、处理器及设备 | |
| CN105489247A (zh) | 一种存储器芯片的测试方法和装置 | |
| CN103247345A (zh) | 快闪存储器及快闪存储器失效存储单元检测方法 | |
| CN109903804A (zh) | 半导体测试装置 | |
| CN102135596B (zh) | 在并行测试机台上实现芯片频率微调的方法 | |
| CN103345944A (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
| CN103366827B (zh) | 存储器、通过测试机台对存储器进行测试的方法 | |
| CN101458301A (zh) | 自动测试设备实现匹配测试的方法 | |
| CN202404912U (zh) | 智能卡芯片存储器的神经网络测试模块及测试系统 | |
| CN108737160B (zh) | 通信电路、通信系统及通信电路的自我诊断方法 | |
| KR101198250B1 (ko) | 오류코드 패턴 형성 회로 및 이를 포함하는 메모리 장치 | |
| US11686768B2 (en) | System and method of testing single DUT through multiple cores in parallel | |
| CN112464613B (zh) | 数字电路鲁棒性验证方法及系统 | |
| CN104123967A (zh) | 半导体装置 | |
| CN104168150A (zh) | 一种多通道任意定时器 | |
| CN203573309U (zh) | 嵌入式系统存储器的测试结构 | |
| CN101915892B (zh) | 芯片测试电路 | |
| CN110289891B (zh) | 身份识别标签芯片时钟频率的无线测试方法 | |
| CN100592097C (zh) | 具有板上表征单元的ic | |
| CN103605590A (zh) | 新颖的嵌入式系统存储器的测试结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |