CN112492757A - 一种线路板蚀刻模拟方法 - Google Patents
一种线路板蚀刻模拟方法 Download PDFInfo
- Publication number
- CN112492757A CN112492757A CN202011346232.4A CN202011346232A CN112492757A CN 112492757 A CN112492757 A CN 112492757A CN 202011346232 A CN202011346232 A CN 202011346232A CN 112492757 A CN112492757 A CN 112492757A
- Authority
- CN
- China
- Prior art keywords
- production environment
- circuit
- circuit layout
- layout
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004088 simulation Methods 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 49
- 238000001514 detection method Methods 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 9
- 239000003086 colorant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0121—Patterning, e.g. plating or etching by moving electrode
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
一种线路板蚀刻模拟方法，包括如下步骤，获取第一线路布图，所述第一线路布图包括布图线宽，加载生产环境参数，根据生产环境参数将第一线路布图模拟成生产环境线路布图，对所述生产环境线路布图进行开路风险检测，当存在开路风险时，报告风险位置。区别于现有技术，上述技术方案能够在模拟软件中模拟极端环境下的制作结果，避免极端情况的发生从而提早修改预设计的线路设计稿，提升了线路板的良品率。
Description
技术领域
本发明涉及线路板蚀刻布图领域，尤其涉及一种线路板在正式蚀刻前的模拟生产方法。
背景技术
现有的专业CAM软件只能对比出客户文件的原始网络与修改后生产PCB的菲林之间的网络关系变化，而无法模拟对比出生产完的成品PCB产品的网络关系变化。菲林只是生产PCB的工具，而在生产PCB过程中，现实的蚀刻环境及PCB本身的设计等各种综合因素均会对PCB网络造成影响，甚至部分线宽很细网路关系没有问题，专业的通断测试设备也无法检测出，但会减少PCB的使用寿命。且PCB生产完后才发现问题已经无法逆转，必造成损失。如现有技术CN 201710680675.9的PCB设计方法，仅能够在虚拟软件中展示PCB的线路以供修改，又如CN 201810853596.8的技术方案，也仅仅是提到如何将电路设计布图进行展示，并没有结合实际环境给出预警的技术方案。
为此产生了模拟蚀刻环境与PCB本身设计在现实生产中会发生的各类情况进行模拟分析的软件，逐一分析现有专业CAM软件无法分析的情况。在生产PCB之前预知将会发生的情况。为生产前期工具准备，生产环境参数调整等等提前布局从而改善产品质量，避免损失。
发明内容
为此，需要提供一种新的线路板蚀刻模拟方法，解决现有技术中线路板孔洞容易在实际加工过程中良品率不足的问题。
一种线路板蚀刻模拟方法，包括如下步骤，获取第一线路布图，所述第一线路布图包括布图线宽，加载生产环境参数，根据生产环境参数将第一线路布图模拟成生产环境线路布图，对所述生产环境线路布图进行开路风险检测，当存在开路风险时，报告风险位置。
具体地，所述生产环境参数包括设备功率、和或药水浓度、和或电镀铜厚。
进一步地，还包括步骤，将所述生产环境参数与蚀刻比率对应存储，根据生产环境参数对应的蚀刻比率将第一线路布图模拟蚀刻成生产环境线路布图。
具体地，还包括步骤，接收不同的生产环境参数设置信息，通过查表法加载对应的蚀刻比率。
区别于现有技术，上述技术方案能够在模拟软件中模拟极端环境下的制作结果，避免极端情况的发生从而提早修改预设计的线路设计稿，提升了线路板的良品率。
附图说明
图1为具体实施方式所述的线路板蚀刻模拟方法示意图；
图2为具体实施方式所述的第一线路布图；
图3为具体实施方式所述的生产环境线路布图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，本实施例中一种线路板蚀刻模拟方法，包括如下步骤，S100获取第一线路布图，所述第一线路布图可以是预设计的线路设计稿，包括布图线宽等参数，线路设计稿为依据的PCB板块在生产加工时会根据实际情况的不同在某些情况下产生过蚀刻，从而导致部分产品质量不达标的问题。为了对此种情况进行告警，我们进行如下步骤，S102加载生产环境参数，根据生产环境参数将第一线路布图模拟蚀刻，从而生成生产环境线路布图，S104对所述生产环境线路布图进行开路风险检测，S106当存在开路风险时，报告风险位置。报告风险位置的具体方式可以为，在显示生产环境线路布图的开路风险检测结果的时候，在线路布图上用不同的颜色显示开路风险可能存在的区域。在图2所示的实施例中展示了第一线路布图的示例状态，图3为生产环境线路布图的实施状态，图中给出了短路错误数量的告警(shorted 5)，图中不同深度颜色的部分也体现了短路风险的存在。上述技术方案能够在模拟软件中模拟极端环境下的制作结果，避免极端情况的发生从而提早修改预设计的线路设计稿，提升了线路板的良品率。
在具体的实施例中，所述生产环境参数包括设备功率如蚀刻产品在产线上的传输速度、和或药水浓度、和或电镀铜厚，不同的铜厚位置，厚的铜板蚀刻相对较慢，则需要搭配的设备功率降低，进而线宽的蚀刻量就会增大。在本方案中，不同的生产环境参数中的多项因子多元地影响实际的蚀刻量/蚀刻比率，将所述生产环境参数与蚀刻比率对应存储，根据生产环境参数对应的蚀刻比率将第一线路布图模拟蚀刻成生产环境线路布图。
具体地，还包括步骤，接收不同的生产环境参数设置信息，通过查表法加载对应的蚀刻比率。默认的生产环境参数可以自动加载，也可以接收人工通过输入设备输入的生产环境参数设置信息，实现不同生产环境参数的加载。在某些实施例中，可以设定蚀刻比率＝蚀刻线厚/[(抗蚀层厚度-最窄线宽)/2]。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。
Claims (4)
1.一种线路板蚀刻模拟方法，其特征在于，包括如下步骤，获取第一线路布图，所述第一线路布图包括布图线宽，加载生产环境参数，根据生产环境参数将第一线路布图模拟成生产环境线路布图，对所述生产环境线路布图进行开路风险检测，当存在开路风险时，报告风险位置。
2.根据权利要求1所述的线路板蚀刻模拟方法，其特征在于，所述生产环境参数包括设备功率、和或药水浓度、和或电镀铜厚。
3.根据权利要求1所述的线路板蚀刻模拟方法，其特征在于，还包括步骤，将所述生产环境参数与蚀刻比率对应存储，根据生产环境参数对应的蚀刻比率将第一线路布图模拟蚀刻成生产环境线路布图。
4.根据权利要求1所述的线路板蚀刻模拟方法，其特征在于，还包括步骤，接收不同的生产环境参数设置信息，通过查表法加载对应的蚀刻比率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011346232.4A CN112492757A (zh) | 2020-11-26 | 2020-11-26 | 一种线路板蚀刻模拟方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011346232.4A CN112492757A (zh) | 2020-11-26 | 2020-11-26 | 一种线路板蚀刻模拟方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112492757A true CN112492757A (zh) | 2021-03-12 |
Family
ID=74935076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011346232.4A Pending CN112492757A (zh) | 2020-11-26 | 2020-11-26 | 一种线路板蚀刻模拟方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112492757A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200919240A (en) * | 2007-10-26 | 2009-05-01 | Foxconn Advanced Tech Inc | Simulation system and method for manufacturing printed circuit board |
| US20110271239A1 (en) * | 2010-04-30 | 2011-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography Performance Check Methods and Apparatus |
| TW201500950A (zh) * | 2013-03-14 | 2015-01-01 | Coventor Inc | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 |
| TW201506657A (zh) * | 2013-03-14 | 2015-02-16 | Coventor Inc | 三維虛擬製造環境中的設計規則檢查 |
| CN109815609A (zh) * | 2019-01-31 | 2019-05-28 | 生益电子股份有限公司 | 一种阻抗大数据自动分析及优化方法及系统 |
-
2020
- 2020-11-26 CN CN202011346232.4A patent/CN112492757A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200919240A (en) * | 2007-10-26 | 2009-05-01 | Foxconn Advanced Tech Inc | Simulation system and method for manufacturing printed circuit board |
| US20110271239A1 (en) * | 2010-04-30 | 2011-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography Performance Check Methods and Apparatus |
| TW201500950A (zh) * | 2013-03-14 | 2015-01-01 | Coventor Inc | 於三維虛擬製造環境中使用材料特定行爲參數之多蝕刻製程 |
| TW201506657A (zh) * | 2013-03-14 | 2015-02-16 | Coventor Inc | 三維虛擬製造環境中的設計規則檢查 |
| CN109815609A (zh) * | 2019-01-31 | 2019-05-28 | 生益电子股份有限公司 | 一种阻抗大数据自动分析及优化方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107094349B (zh) | 印制电路板及其制作方法 | |
| CN103619125A (zh) | 一种用于提高电镀均匀性的pcb电镀方法 | |
| CN108200734B (zh) | 一种生产正凹蚀印制电路板的方法 | |
| CN114266219B (zh) | 一种适用于pcba制程的版图设计优化方法及装置 | |
| CN114397562B (zh) | 芯片emc抗扰度自动测试方法及系统 | |
| CN112261866A (zh) | 智能决策pcb质量的smt工艺预测工具 | |
| CN112492757A (zh) | 一种线路板蚀刻模拟方法 | |
| CN105916301A (zh) | 一种pcb阻抗验证匹配方法及系统 | |
| CN105722300A (zh) | 电镀质量检测模块、印制电路板母板和电镀质量检测方法 | |
| CN101419264A (zh) | 柔性印刷电路板的制造方法及其检查方法 | |
| CN113657070B (zh) | 一种基于cam系统的自动移线移孔的检测与优化方法 | |
| CN116546750A (zh) | 一种pcb板自动掏铜的方法 | |
| CN107484357B (zh) | 一种非对称式多板材嵌套拼贴式混压板的制作方法 | |
| CN109061435A (zh) | 一种背钻加工能力的检测装置及方法 | |
| WO2021031347A1 (zh) | 介电常数的测试方法及装置 | |
| CN112739044A (zh) | 一种自动化脚本制作防焊测试线的方法 | |
| CN112947017A (zh) | 一种适用于手动曝光机的线路对位方法 | |
| JPH1164235A (ja) | 実装部品自動検査システムおよび実装部品検査基準設定装置および実装部品検査基準設定方法 | |
| CN109548309A (zh) | 一种压力曲线设定方法及装置 | |
| CN107910275B (zh) | 一种对芯片表面进行分区域对比扫描的检测方法及设备 | |
| CN117350238A (zh) | 一种补偿hfss提取结构中差分线不等长的方法 | |
| CN210927654U (zh) | 一种车载以太网互联互通性测试装置 | |
| CN107466157A (zh) | 一种埋阻板及使用该埋阻板制作印制线路板的方法 | |
| JP2001067390A (ja) | プリント基板設計装置 | |
| JP2001092874A (ja) | プリント基板設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210312 |
|
| RJ01 | Rejection of invention patent application after publication |