CN112492737A - 电路板及电路板的制造方法 - Google Patents

电路板及电路板的制造方法 Download PDF

Info

Publication number
CN112492737A
CN112492737A CN201910856482.3A CN201910856482A CN112492737A CN 112492737 A CN112492737 A CN 112492737A CN 201910856482 A CN201910856482 A CN 201910856482A CN 112492737 A CN112492737 A CN 112492737A
Authority
CN
China
Prior art keywords
layer
dielectric layer
base layer
circuit board
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910856482.3A
Other languages
English (en)
Inventor
李艳禄
刘立坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201910856482.3A priority Critical patent/CN112492737A/zh
Publication of CN112492737A publication Critical patent/CN112492737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电路板的制造方法,其包括如下步骤:提供一线路基板,所述线路基板包括基层及第一内侧导电线路层,所述第一内侧导电线路层设置于所述基层的其中一表面,所述基层包括热固性材料;于所述基层的表面形成至少一第一介电层和第一外侧导电线路层,所述第一介电层包括热塑性材料;以及于所述第一内侧导电线路层的表面形成至少一第二介电层和第二外侧导电线路层,所述第二介电层包括热塑性材料。本申请还提供了一种电路板。

Description

电路板及电路板的制造方法
技术领域
本申请涉及一种电路板及电路板的制造方法。
背景技术
液晶高分子材料由于其本身优良的高频高速特性,所以被广泛应用于5G高频天线的制作当中,而在制作多层天线板时,液晶高分子材料在290~310℃时达到熔点,流动性增强,附着在液晶高分子材料上的导体线路会出现随液晶高分子材料流动而偏移,导致其内层导体线路或PAD(焊盘)出现漂移的风险,对层与层之间的导通对位带来问题,同时也带来短路等风险,这些均对高频信号性能产生不利影响。
发明内容
有鉴于此,有必要提供一种电路板的制造方法,以解决上述问题。
本申请还提供了一种电路板。
一种电路板的制造方法,其包括如下步骤:
提供一线路基板,所述线路基板包括基层及第一内侧导电线路层,所述第一内侧导电线路层设置于所述基层的其中一表面,所述基层包括热固性材料;
于所述基层的表面形成至少一第一介电层和第一外侧导电线路层,所述第一介电层包括热塑性材料;以及
于所述第一内侧导电线路层的表面形成至少一第二介电层和第二外侧导电线路层,所述第二介电层包括热塑性材料。
优选地,在形成所述第一介电层之前,所述制造方法还包括:
在所述基层的表面形成多个粗糙结构;
其中,所述第一介电层形成于具有所述粗糙结构的所述基层的表面。
优选地,所述线路基板还包括形成于所述基层远离所述第一内侧导电线路层的表面的第二内侧导电线路层,所述第二内侧导电线路层暴露部分所述基层,所述基层所暴露的部分形成结合面,在形成所述第一介电层之前,所述制造方法还包括:
在所述基层的结合面上形成多个粗糙结构;
其中,所述第一介电层形成于具有所述粗糙结构的所述基层的表面。
优选地,具有所述粗糙结构的表面的Ra为0.5μm~1.5μm,Rz为1.0μm~2.5μm。
优选地,在形成至少一第二介电层和第二外侧导电线路层后还包括如下步骤:
分别于所述第一外侧导电线路层和所述第二外侧导电线路层中开设至少一第一盲孔和至少一第二盲孔,所述第一盲孔还至少贯穿所述第一介电层,所述第二盲孔还贯穿所述第二介电层和所述第一内侧导电线路层;
分别于所述第一盲孔和第二盲孔形成第一导电部和第二导电部。
一种电路板,包括依次层叠设置的第一外侧导电线路层、至少一第一介电层、线路基板及至少一第二介电层及第二外侧导电线路层,所述线路基板包括基层及第一内侧导电线路层,所述第一内侧导电线路层位于基层和至少一第二介电层之间,所述基层包括热固性材料,所述第一介电层和所述第二介电层包括热塑性材料。
优选地,所述基层的表面形成有多个粗糙结构,其中,所述第一介电层位于具有所述粗糙结构的所述基层的表面。
优选地,所述线路基板还包括设置于所述基层远离所述第一内侧导电线路层的表面的第二内侧导电线路层,所述第二内侧导电线路层暴露部分所述基层,所述基层所暴露的部分形成结合面,其中,所述基层的结合面上形成多个粗糙结构,所述第一介电层位于具有所述粗糙结构的所述基层的表面。
优选地,具有所述粗糙结构的表面的Ra为0.5μm~1.5μm,Rz为1.0μm~2.5μm。
优选地,所述第一外侧导电线路层和所述第二外侧导电线路层中开设有至少一第一盲孔和至少一第二盲孔,所述第一盲孔还至少贯穿所述第一介电层,所述第二盲孔还贯穿所述第二介电层和所述第一内侧导电线路层;所述第一盲孔内设有第一导电部,所述第二盲孔内设有第二导电部。
综上所述,在电路板的制造过程中,首先将内侧导电线路层(包括第一内侧导电线路层和/或第二内侧导电线路层)固定在基层上,由于本申请中的基层包括热固性材料,如此,在第一介电层和第二介电层热压合于所述线路基板上时,第第一介电层和第二介电层受热熔融而流动,但是由于所述基层对内侧导电线路层的固定作用,因此,基层上的内侧导电线路层不会因第一介电层和第二介电层受热熔融而发生移位,避免了因移位所带来的电路板短路、断路、偏位等问题。
附图说明
图1-6是本申请提供的第一实施方式的电路板的制造方法示意图。
图7是本申请提供的第一实施方式的电路板的截面示意图。
图8-12是本申请提供的第二实施方式的电路板的制造方法示意图。
图13是本申请提供的第二实施方式的电路板的截面示意图。
图14-18是本申请提供的第三实施方式的电路板的制造方法示意图。
图19是本申请提供的第三实施方式的电路板的截面示意图。
主要元件符号说明
Figure BDA0002198460350000031
Figure BDA0002198460350000041
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
请结合参阅图1-7,本申请中第一实施方式的电路板100的制造方法,其包括以下步骤:
步骤S11,请参阅图2,提供一线路基板10。所述线路基板10包括基层101及第一内侧导电线路层102。所述第一内侧导电线路层102形成于所述基层101的其中一表面。
所述基层101包括第一表面1011及背对所述第一表面1011的第二表面1012。在本实施方式中,所述第一内侧导电线路层102形成于所述第二表面1012。其中,所述基层101包括热固性材料。所述热固性材料可选自PI(Polyimide,聚酰亚胺)、改性PI材料、F素PI材料等其他热固性材料中的一种。
参阅图1-2,在本实施方式中,所述第一内侧导电线路层102的形成方法可包括如下步骤:
第一步,提供一载板11,包括层叠设置的基层101和金属层103。所述金属层103的材质为铜
第二步,对所述金属层103进行蚀刻,以形成所述第一内侧导电线路层102。
步骤S12,请参阅图3,于所述第一表面1011形成多个粗糙结构104。
在本实施方式中,所述粗糙结构104通过对所述基层101的第一表面1011进行粗化处理后而形成。其中,具有所述粗糙结构104的表面的Ra为0.5μm~1.5μm,Rz为1.0μm~2.5μm。所述粗化处理可选自等离子处理工艺等物理或化学方法。其中,所述粗糙结构104为所述基层101的一部分。
步骤S13,请参阅图5,于所述粗糙结构104背对所述基层101的表面形成一层第一介电层201和一层第一外侧导电线路层202,并于所述第一内侧导电线路层102背对所述基层101的表面形成一层第二介电层301和一层第二外侧导电线路层302。
在本实施方式中,所述第一介电层201位于所述第一外侧导电线路层202和所述粗糙结构104之间,并填满所述粗糙结构104的空隙,以增强所述第一介电层201与所述线路基板10之间的结合性能。所述第二介电层301位于所述第二外侧导电线路层302和所述第一内侧导电线路层102之间,并填满所述第一内侧导电线路层102的空隙,以增强所述第二介电层301与所述线路基板10之间的结合性能。其中,所述第一介电层201和所述第二介电层301包括热塑性材料。所述热塑性材料可选自LCP(liquid crystalpolymer,液晶聚合物)、PTFE(Poly tetra fluoroethylene,聚四氟乙烯)、PEEK(polyetheretherketone,聚醚醚酮)、PPO(Polyphenylene Oxide,聚苯醚)等其他热塑性材料中的一种。
参阅图4和图5,在本实施方式中,所述第一介电层201和所述第一外侧导电线路层202可通过以下方法制备得到:
提供一第一层压板21,通过热压的方式将所述第一层压板21压至具有所述粗糙结构104的所述基层101的表面。在本实施方式中,所述第一层压板21可包括第一介电层201及第一金属层211。所述第一金属层211设置于所述第一介电层201的其中一表面。其中,所述第一介电层201包括热塑性材料。如此,在所述第一介电层201背对所述第一金属层211的表面与所述线路基板10结合覆盖所述粗糙结构104,且在热压合时所述第一介电层201受热熔融而具流动性并填充于所述粗糙结构104的空隙中,以使所述粗糙结构104部分嵌入所述第一介电层201中,进而增强所述第一介电层201和所述线路基板10的结合性能。其中,在将第一层压板21热压至所述粗糙结构104上时,由于所述第一介电层201包括热塑性材料及所述粗糙结构104所在的基层101包括热固性材料,在热压过程中,所述第一介电层201受热熔融而直接与具所述粗糙结构104的基层101结合,而不需要再在所述第一介电层201和基层101之间增加纯胶等粘合材料,从而降低了电路板100的制备成本。
在所述第一介电层201背对所述线路基板10的一侧进行线路制作形成第一外侧导电线路层202。
在本实施方式中,通过对所述第一金属层211进行蚀刻形成所述第一外侧导电线路层202。其中,所述第一金属层211的材质为铜。
在本实施方式中,所述第二介电层301和所述第二外侧导电线路层302可通过以下方法制备得到:
提供一第二层压板31,通过热压的方式将所述第二层压板31压至所述第一内侧导电线路层102。在本实施方式中,所述第二层压板31可包括第二介电层301及第二金属层311。所述第二金属层311设置于所述第二介电层301的其中一表面。其中,所述第二介电层301包括热塑性材料。如此,在所述第二介电层301背对所述第二金属层311的表面与所述线路基板10结合覆盖所述第一内侧导电线路层102,且在热压合时所述第二介电层301受热熔融而具流动性并填充于所述第一内侧导电线路层102的空隙中,以使得所述第一内侧导电线路层102部分嵌入所述第二介电层301中,进而增强所述第二介电层301和所述线路基板10的结合性能。本实施方式中,第二介电层301和第二外侧导电线路层302可采用与第一介电层201和所述第一外侧导电线路层202相同的方式制造得到。
在本实施方式中,所述电路板100的制造方法还可继续包括步骤:
步骤S14,参图6,分别于所述第一外侧导电线路层202和所述第二外侧导电线路层302中开设至少一第一盲孔40和至少一第二盲孔50。在本实施方式中,所述第一盲孔40还贯穿所述第一介电层201和所述基层101,所述第二盲孔50还贯穿所述第二介电层301和所述第一内侧导电线路层102。
步骤S15,分别于第一盲孔40和第二盲孔50形成第一导电部41和第二导电部51。所述第一导电部41用于实现所述第一外侧导电线路层202和所述第一内侧导电线路层102之间的电性连接,所述第二导电部51用于实现所述第二外侧导电线路层302和所述第一内侧导电线路层102之间的电性连接。其中,第一导电部41和第二导电部51可通过塞导电膏的方式形成。在另一实施方式中,第一导电部41和第二导电部51还可通过电镀铜的方式形成。
进一步地,所述电路板100的制造方法还可继续包括步骤:
步骤S16,于所述第一外侧导电线路层202上开设至少一通孔60。所述通孔60还贯穿所述第一介电层201、线路基板10和第二介电层301和第二外侧导电线路层302。
步骤S17,于所述通孔60形成第三导电部61。所述第三导电部61用于实现所述第一外侧导电线路层202、第一内侧导电线路层102及第二外侧导电线路层302之间的电性连接。其中,所述第三导电部61可通过塞导电膏的方式形成。在其他实施方式中,所述第三导电部61还可通过电镀铜的方式形成。
步骤S18,参阅图7,于所述第一外侧导电线路层202背对所述线路基板10的表面及所述第二外侧导电线路层302背对所述线路基板10的表面贴合覆盖膜70,以保护所述电路板100。
请结合参阅图8-13,本申请提供了第二实施方式的电路板100的制造方法。所述第二实施方式与所述第一实施方式的区别在于线路基板10。其中,本申请的第二实施方式的电路板100的制造方法包括以下步骤:
步骤S21,请参图9,提供一线路基板10。所述线路基板10包括基层101、第一内侧导电线路层102及第二内侧导电线路层105。
所述基层101包括第一表面1011及背对所述第一表面1011的第二表面1012。在本实施方式中,所述第一内侧导电线路层102形成于所述第一表面1011,所述第二内侧导电线路层105形成于所述第二表面1012。其中,所述基层101包括热固性材料。所述热固性材料可选自PI(Polyimide,聚酰亚胺)、改性PI材料、F素PI材料等其他热固性材料中的一种。
参阅图8-9,在本实施方式中,所述第一内侧导电线路层102的形成方法可包括如下步骤:
第一步,提供一载板11,包括层叠设置的基层101和金属层103。其中,所述金属层103的材质为铜。
第二步,对所述金属层103进行蚀刻,以形成所述第一内侧导电线路层102。
本实施方式中,第二内侧导电线路层105可采用与第一内侧导电线路层102相同的方式制得。其中,所述第二内侧导电线路层105暴露部分所述基层101,所述基层101所暴露的部分形成结合面1051。
步骤S22,请参阅图9,于所述第一内侧导电线路层102上开设至少一第一通孔12和至少一第二通孔13。其中,所述第一通孔12和所述第二通孔13还贯穿基层101及第二内侧导电线路层105。
步骤S23,分别于所述第一通孔12和所述第二通孔13内对应形成第四导电部121和第五导电部131,以使得所述第一内侧导电线路层102和所述第二内侧导电线路层105之间实现电性连接。其中,所述第四导电部121和所述第五导电部131通过塞导电膏的方式形成。在其他实施方式中,所述第四导电部121和所述第五导电部131还可通过电镀铜的方式形成。
步骤S24,请参阅图10,于所述基层101的结合面1013上形成多个粗糙结构104。
在本实施方式中,所述粗糙结构104通过对所述基层101的结合面1013进行粗化处理后而形成。其中,具有所述粗糙结构104的表面的Ra为0.5μm~1.5μm,Rz为1.0μm~2.5μm。所述粗化处理可选自等离子处理工艺等物理或化学方法。其中,所述粗糙结构104为所述基层101的一部分。
步骤S25,参阅图13,于所述粗糙结构104背对所述基层101的表面形成一层第一介电层201和一层第一外侧导电线路层202,并于所述第一内侧导电线路层102背对所述基层101的表面形成一层第一介电层201和一层第一外侧导电线路层202。其中,参阅图11-13,第一介电层201及第一外侧导电线路层202和第二介电层301及第二外侧导电线路层302的制造方法与第一实施方式中第一介电层201及第一外侧导电线路层202和第二介电层301及第二外侧导电线路层302的制造方法相同。
在本实施方式中,所述电路板100的制造方法还可继续包括步骤:
步骤S26,参阅图13,分别于所述第一外侧导电线路层202和所述第二外侧导电线路层302中开设至少一第一盲孔40和至少一第二盲孔50。在本实施方式中,所述第一盲孔40还贯穿所述第一介电层201,所述第二盲孔50还贯穿所述第二介电层301和所述第一内侧导电线路层102。
步骤S27,分别于第一盲孔40和第二盲孔50形成第一导电部41和第二导电部51。所述第一导电部41用于实现所述第一外侧导电线路层202和所述第二内侧导电线路层105之间的电性连接,所述第二导电部51用于实现所述第二外侧导电线路层302和所述第一内侧导电线路层102之间的电性连接。其中,第一导电部41和第二导电部51可通过塞导电膏的方式形成。在另一实施方式中,第一导电部41和第二导电部51还可通过电镀铜的方式形成。
进一步地,所述电路板100的制造方法还可继续包括步骤:
步骤S28,于所述第一外侧导电线路层202上开设至少一通孔60。所述通孔60还贯穿所述第一介电层201、线路基板10和第二介电层301和第二外侧导电线路层302。
步骤S29,于所述通孔60形成第三导电部61。所述第三导电部61用于实现所述第一外侧导电线路层202、第一内侧导电线路层102及第二外侧导电线路层302之间的电性连接。其中,所述第三导电部61可通过塞导电膏的方式形成。在其他实施方式中,所述第三导电部61还可通过电镀铜的方式形成。
请结合参阅图14-19,本申请提供了第三实施方式的电路板100的制造方法。所述第三实施方式与所述第一实施方式的区别在于:第三实施方式的电路板100包括两层第一介电层201。其中,本申请的第二实施方式的电路板100的制造方法包括以下步骤:
步骤S31,提供一线路基板10。其中,步骤S31与第一实施方式中的步骤S11相同。
步骤S32,于所述第一表面1011形成多个粗糙结构104。其中,步骤S32与第一实施方式中的步骤S12相同。
步骤S33,于所述粗糙结构104背对所述基层101的表面形成二层第一介电层201和一层第一外侧导电线路层202,并于所述第一内侧导电线路层102背对所述基层101的表面形成一层第二介电层301和一层第二外侧导电线路层302。
在本实施方式中,两层所述第一介电层201堆叠设置。由于所述第一介电层201为热塑性材料,如此,两层第一介电层201在热压时熔融而结合在一起,从而实现第一介电层201之间的无胶连接。在其他实施方式中,所述电路板100不限于包括三层、四层、五层等堆叠设置的第一介电层201。如此,所述电路板100可通过堆叠所述第一介电层201的方式来达到电路板100所需厚度。同理,在另一实施方式中,所述电路板100不限于包括二层、三层、四层、五层等堆叠设置的第二介电层301。同样地,由于所述第二介电层301为热塑性材料,如此,多层第二介电层301在热压时熔融而结合在一起,从而也可实现第二介电层301之间的无胶连接。
本实施方式中,第一介电层201及第一外侧导电线路层202和第二介电层301及第二外侧导电线路层302的制造方法与第一实施方式中第一介电层201及第一外侧导电线路层202和第二介电层301及第二外侧导电线路层302的制造方法相同。
在本实施方式中,所述电路板100的制造方法还可继续包括步骤:
步骤S34,分别于所述第一外侧导电线路层202和所述第二外侧导电线路层302中开设至少一第一盲孔40和至少一第二盲孔50。其中,步骤S34与第一实施方式中的步骤S14相同。
步骤S35,分别于第一盲孔40和第二盲孔50形成第一导电部41和第二导电部51。其中,步骤S35与第一实施方式中的步骤S15相同。
进一步地,所述电路板100的制造方法还可继续包括步骤:
步骤S36,于所述第一外侧导电线路层202上开设至少一通孔60。其中,步骤S36与第一实施方式中的步骤S16相同。
步骤S37,于所述通孔60形成第三导电部61。其中,步骤S37与第一实施方式中的步骤S17相同。
一种电路板100,其可以是软性电路板、印刷电路板、软硬结合板等,其用于电脑、手机、智能手表、电子阅读器等电子装置(图未示)中。
参阅图6、图13和图19,一种电路板100包括依次层叠设置的第一外侧导电线路层202、第一介电层201、线路基板10、第二介电层301及第二外侧导电线路层302。
所述线路基板10包括基层101及第一内侧导电线路层102。所述第一内侧导电线路层102设置于所述第二表面1012。所述基层101背对所述第一内侧导电线路层102的表面形成有多个粗糙结构104。
在其他实施方式中,所述线路基板10还包括第二内侧导电线路层105。所述第二内侧导电线路层105设置于所述第一表面1011。所述第二内侧导电线路层105暴露部分所述基层101,所述基层101所暴露的部分形成结合面1013。所述结合面1013上形成有多个粗糙结构104。其中,所述第一介电层201形成于具有所述粗糙结构104的所述基层101的表面。其中,所述线路基板10上开设有至少一第一通孔12和至少一第二通孔13。所述第一通孔12和所述第二通孔13均依次贯穿所述第一内侧导电线路层102、基层101及第二内侧导电线路层105。所述第一通孔12和所述第二通孔13内对应形成第四导电部121和第五导电部131,以使得所述第一内侧导电线路层102和所述第二内侧导电线路层105之间实现电性连接。
进一步地,所述电路板100还包括覆盖膜70。所述覆盖膜70设于所述第一外侧导电线路层202背对所述线路基板10的表面及所述第二外侧导电线路层302背对所述线路基板10的表面。
综上所述,在电路板100的制造过程中,首先将内侧导电线路层(包括第一内侧导电线路层102和/或第二内侧导电线路层105)固定在基层101上,由于本申请中的基层101包括热固性材料,如此,在第一介电层201和第二介电层301热压合于所述线路基板10上时,第第一介电层201和第二介电层301受热熔融而流动,但是由于所述基层101对内侧导电线路层的固定作用,因此,基层101上的内侧导电线路层不会因第一介电层201和第二介电层301受热熔融而发生移位,避免了因移位所带来的电路板100短路、断路、偏位等问题。另外,本申请中的电路板100使用两种高频高速板进行叠合(即线路基板10中的基层101包括热固性材料及第一介电层201和第二介电层301包括热塑性材料),避免了传统电路板单纯使用热固性材料时高频性能不足的问题,同时还降低了电路板100的制造成本。
以上所述,仅是本申请的较佳实施方式而已,并非对本申请任何形式上的限制,虽然本申请已是较佳实施方式揭露如上,并非用以限定本申请,任何熟悉本专业的技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式,但凡是未脱离本申请技术方案内容,依据本申请的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰,均仍属于本申请技术方案的范围内。

Claims (10)

1.一种电路板的制造方法,其特征包括如下步骤:
提供一线路基板,所述线路基板包括基层及第一内侧导电线路层,所述第一内侧导电线路层设置于所述基层的其中一表面,所述基层包括热固性材料;
于所述基层的表面形成至少一第一介电层和第一外侧导电线路层,所述第一介电层包括热塑性材料;以及
于所述第一内侧导电线路层的表面形成至少一第二介电层和第二外侧导电线路层,所述第二介电层包括热塑性材料。
2.如权利要求1所述的电路板的制造方法,其特征在于,在形成所述第一介电层之前,所述制造方法还包括:
在所述基层的表面形成多个粗糙结构;
其中,所述第一介电层形成于具有所述粗糙结构的所述基层的表面。
3.如权利要求1所述的电路板的制造方法,其特征在于,所述线路基板还包括形成于所述基层远离所述第一内侧导电线路层的表面的第二内侧导电线路层,所述第二内侧导电线路层暴露部分所述基层,所述基层所暴露的部分形成结合面,在形成所述第一介电层之前,所述制造方法还包括:
在所述基层的结合面上形成多个粗糙结构;
其中,所述第一介电层形成于具有所述粗糙结构的所述基层的表面。
4.如权利要求2或3所述的电路板的制造方法,其特征在于,具有所述粗糙结构的表面的Ra为0.5μm~1.5μm,Rz为1.0μm~2.5μm。
5.如权利要求1所述的电路板的制造方法,其特征在于,在形成至少一第二介电层和第二外侧导电线路层后还包括如下步骤:
分别于所述第一外侧导电线路层和所述第二外侧导电线路层中开设至少一第一盲孔和至少一第二盲孔,所述第一盲孔还至少贯穿所述第一介电层,所述第二盲孔还贯穿所述第二介电层和所述第一内侧导电线路层;
分别于所述第一盲孔和第二盲孔形成第一导电部和第二导电部。
6.一种电路板,其特征在于,所述电路板包括依次层叠设置的第一外侧导电线路层、至少一第一介电层、线路基板及至少一第二介电层及第二外侧导电线路层,所述线路基板包括基层及第一内侧导电线路层,所述第一内侧导电线路层位于基层和至少一第二介电层之间,所述基层包括热固性材料,所述第一介电层和所述第二介电层包括热塑性材料。
7.如权利要求6所述的电路板,其特征在于,所述基层的表面形成有多个粗糙结构,其中,所述第一介电层位于具有所述粗糙结构的所述基层的表面。
8.如权利要求6所述的电路板,其特征在于,所述线路基板还包括设置于所述基层远离所述第一内侧导电线路层的表面的第二内侧导电线路层,所述第二内侧导电线路层暴露部分所述基层,所述基层所暴露的部分形成结合面,其中,所述基层的结合面上形成多个粗糙结构,所述第一介电层位于具有所述粗糙结构的所述基层的表面。
9.如权利要求7或8所述的电路板,其特征在于,具有所述粗糙结构的表面的Ra为0.5μm~1.5μm,Rz为1.0μm~2.5μm。
10.如权利要求6所述的电路板,其特征在于,所述第一外侧导电线路层和所述第二外侧导电线路层中开设有至少一第一盲孔和至少一第二盲孔,所述第一盲孔还至少贯穿所述第一介电层,所述第二盲孔还贯穿所述第二介电层和所述第一内侧导电线路层;所述第一盲孔内设有第一导电部,所述第二盲孔内设有第二导电部。
CN201910856482.3A 2019-09-11 2019-09-11 电路板及电路板的制造方法 Pending CN112492737A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910856482.3A CN112492737A (zh) 2019-09-11 2019-09-11 电路板及电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910856482.3A CN112492737A (zh) 2019-09-11 2019-09-11 电路板及电路板的制造方法

Publications (1)

Publication Number Publication Date
CN112492737A true CN112492737A (zh) 2021-03-12

Family

ID=74920237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910856482.3A Pending CN112492737A (zh) 2019-09-11 2019-09-11 电路板及电路板的制造方法

Country Status (1)

Country Link
CN (1) CN112492737A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102056425A (zh) * 2010-12-23 2011-05-11 北大方正集团有限公司 多层印制线路板制作方法
CN102480837A (zh) * 2010-11-30 2012-05-30 山一电机股份有限公司 柔性布线板
CN104349574A (zh) * 2013-07-31 2015-02-11 富葵精密组件(深圳)有限公司 电路板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480837A (zh) * 2010-11-30 2012-05-30 山一电机股份有限公司 柔性布线板
CN102056425A (zh) * 2010-12-23 2011-05-11 北大方正集团有限公司 多层印制线路板制作方法
CN104349574A (zh) * 2013-07-31 2015-02-11 富葵精密组件(深圳)有限公司 电路板及其制作方法

Similar Documents

Publication Publication Date Title
US8178191B2 (en) Multilayer wiring board and method of making the same
CN112638063B (zh) 防水线路板及其制作方法
CN213547921U (zh) 一种电路板
CN217721588U (zh) 层叠体
GB2502934A (en) Multilayer substrate with integrated chip component and method for manufacturing same
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
US11051399B2 (en) Flexible printed circuit board
JP4276740B2 (ja) 多層配線基板
WO2012124421A1 (ja) フレキシブル多層基板
US11430737B2 (en) Flexible printed circuit board with embedded electronic element
US20030012006A1 (en) Pocket mounted chip having microstrip line
CN210899888U (zh) 多层基板以及电子设备
CN211828497U (zh) 树脂多层基板以及电子设备
US11246214B2 (en) Resin multilayer board
CN112492737A (zh) 电路板及电路板的制造方法
JP2019080037A (ja) プリント回路基板
WO2011132274A1 (ja) 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
CN113395843B (zh) 具有断差的电路板及电路板的制造方法
CN113692143B (zh) 具有内埋元件的线路板的制作方法
CN217405406U (zh) 多层基板
CN113036571B (zh) 一种连接器的制备方法、连接器及集成器件
CN114391304B (zh) 板对板连接结构及其制作方法
CN210112381U (zh) 柔性电路板
JP7286899B2 (ja) プリント回路基板(printed circuit board)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210312