CN112468744B - 像素电路、光电检测基板、光电检测装置及驱动方法 - Google Patents

像素电路、光电检测基板、光电检测装置及驱动方法 Download PDF

Info

Publication number
CN112468744B
CN112468744B CN202011364399.3A CN202011364399A CN112468744B CN 112468744 B CN112468744 B CN 112468744B CN 202011364399 A CN202011364399 A CN 202011364399A CN 112468744 B CN112468744 B CN 112468744B
Authority
CN
China
Prior art keywords
control
reset
unit
module
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011364399.3A
Other languages
English (en)
Other versions
CN112468744A (zh
Inventor
史鲁斌
李付强
周婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011364399.3A priority Critical patent/CN112468744B/zh
Publication of CN112468744A publication Critical patent/CN112468744A/zh
Priority to US17/489,612 priority patent/US11636800B2/en
Application granted granted Critical
Publication of CN112468744B publication Critical patent/CN112468744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请实施例提供一种像素电路、光电检测基板、光电检测装置及驱动方法。该像素电路包括：电荷存储单元，第一端、第二端分别与第一节点、第二节点电连接；复位单元，第一端、第二端、第三端分别用于与参考信号线、第一初始化信号线、第二初始化信号线电连接，第四端、第五端、第六端分别与第一节点、光电二极管的阴极、第二节点电连接；感光控制单元，第一端、第二端、第三端，分别与光电二极管的阴极、第一节点、第二节点电连接；输出单元，第一端、第二端分别与第一电平端、感光控制单元的第四端电连接。本申请实施例能够提高像素电路的检测的均一性及精度。

Description

像素电路、光电检测基板、光电检测装置及驱动方法
技术领域
本申请涉及光电检测技术领域，具体而言，本申请涉及一种像素电路、光电检测基板、光电检测装置及驱动方法。
背景技术
像素电路的输出单元的开关器件的输出端的电流线性跟随其栅极的电平变化，然而由于MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件或者TFT(Thin FilmTransistor，薄膜晶体管)的体效应和均一性，其输出电平或者电流并不是理想的线性关系。
在不同源漏极电压Vgs下，TFT(Thin Film Transistor，薄膜晶体管)的驱动电流Ids大小不同。对于光电检测基板中的TFT而言，不同TFT个体间存在均一性的差异，而且相同的Vgs下由于TFT器件的均一性差异，TFT的输出驱动电流Ids也会存在差异，从而导致对现有像素电路输出的驱动电流的检测的均一性和精度降低。
发明内容
本申请针对现有方式的缺点，提出一种像素电路、光电检测基板、光电检测装置及驱动方法，用以解决现有技术存在的对现有像素电路输出的驱动电流的检测的均一性和精度降低的技术问题。
第一方面，本申请实施例提供一种像素电路，包括：
电荷存储单元，电荷存储单元的第一端、第二端分别与第一节点、第二节点电连接；
复位单元，复位单元的第一控制端用于与复位控制信号线电连接，复位单元的第二控制端用于与扫描信号线电连接，复位单元的第一端、第二端、第三端分别用于与参考信号线、第一初始化信号线、第二初始化信号线电连接，复位单元的第四端、第五端、第六端分别与第一节点、像素电路的光电二极管、第二节点电连接；
感光控制单元，感光控制单元的控制端用于与栅极信号线电连接，感光控制单元的第一端、第二端、第三端，分别与光电二极管、第一节点、第二节点电连接；
输出单元，输出单元的第一控制端与第二节点电连接，输出单元的第二控制端用于与扫描信号线电连接，输出单元的第一端、第二端分别与第一电平端、感光控制单元的第四端电连接。
在一个可能的实现方式中，复位单元包括第一复位模块、第二复位模块和第三复位模块；
第二复位模块和第三复位模块的控制端以及第一复位模块的第一控制端，共同作为复位单元的第一控制端；
第一复位模块的第二控制端作为复位单元的第二控制端；
第一复位模块的第一端、第二端，分别作为复位单元的第一端、第四端；
第二复位模块的第一端、第二端，分别作为复位单元的第二端、第五端；
第三复位模块的第一端、第二端，分别作为复位单元的第三端、第六端。
在一个可能的实现方式中，感光控制单元包括第一开关模块和第二开关模块；
第一开关模块和第二开关模块的控制端共同作为感光控制单元的控制端；
第一开关模块的第一端、第二端，分别作为感光控制单元的第一端、第二端；
第二开关模块的第一端、第二端，分别作为感光控制单元的第三端、第四端。
在一个可能的实现方式中，输出单元包括第一驱动模块和第二驱动模块；
第一驱动模块的控制端、第一端，分别作为输出单元的第一控制端、第一端；
第一驱动模块的第二端、第二驱动模块的第一端，共同作为输出单元的第二端；
第二驱动模块的控制端、第二端，分别作为输出单元的第二控制端、第三端。
在一个可能的实现方式中，第一复位模块包括第一开关器件和第二开关器件；
第一开关器件的控制极、第二开关器件的控制极，分别作为第一复位模块的第一控制端、第二控制端；
第一开关器件的第一极、第二开关器件的第一极，共同作为第一复位模块的第一端；
第一开关器件的第二极、第二开关器件的第二极，共同作为第一复位模块的第二端。
在一个可能的实现方式中，第二复位模块包括第三开关器件；
第三开关器件的控制极、第一极、第二极，分别作为第二复位模块的控制端、第一端、第二端；
第三复位模块包括第四开关器件；
第四开关器件的控制极、第一极、第二极，分别作为第三复位模块的控制端、第一端、第二端。
在一个可能的实现方式中，第一开关模块包括第五开关器件；
第五开关器件的控制极、第一极、第二极，分别作为第一开关模块的控制端、第一端、第二端；
第二开关模块包括第六开关器件；
第六开关器件的控制极、第一极、第二极，分别作为第二开关模块的控制端、第一端、第二端。
在一个可能的实现方式中，第一驱动模块包括第七开关器件；
第七开关器件的控制极、第一极、第二极，分别作为第一驱动模块的控制端、第一端、第二端；
第二驱动模块包括第八开关器件；
第八开关器件的控制极、第一极、第二极，分别作为第二驱动模块的控制端、第一端、第二端。
第二方面，本申请实施例提供一种光电检测基板，包括：多个复位控制信号线、多个扫描信号线、多个参考信号线、多个第一初始化信号线、多个第二初始化信号线、多个栅极信号线、以及多个阵列排列的如第一方面的像素电路；
各像素电路的复位单元的第一控制端对应与一个复位控制信号线电连接，第二控制端对应与一个扫描信号线电连接；各像素电路的复位单元的第一端、第二端、第三端分别对应与一个参考信号线、一个第一初始化信号线、一个第二初始化信号线电连接；
各像素电路的感光控制单元的控制端对应与一个栅极信号线电连接；
各像素电路的输出单元的第二控制端对应与一个扫描信号线电连接。
在一个可能的实现方式中，光电检测基板还包括多个放大电路；
各像素电路的输出单元的第三端对应与一个放大电路的第一端电连接；
放大电路的第二端与第二电平端电连接，第三端用于输出放大后的输出电流。
在一个可能的实现方式中，与同一个像素电路电连接的参考信号线、第一初始化信号线、第二初始化信号线为同一根信号线。
第三方面，本申请实施例提供一种光电检测装置，包括第一方面的像素电路或第二方面的光电检测基板。
第四方面，本申请实施例提供一种应用于第一方面的像素电路的驱动方法，包括：
复位阶段，复位单元的第一端和第四端导通、第二端和第五端导通、且第三端和第六端导通，输出单元的第一端和第二端导通，向第一节点写入参考电平，并对光电二极管和第二节点的电平进行初始化；
感光阶段，复位单元的第一端和第四端断开、第二端和第五端断开、且第三端和第六端断开，感光控制单元的第一端和第二端导通、且第三端和第四端导通，使得光电二极管的感生电荷产生的感生电平写入第一节点，输出单元的第一控制端电连接的开关器件的阈值电压和第一电平端的第一电平写入第二节点；
读取阶段，感光控制单元的第一端和第二端断开、且第三端和第四端断开；复位单元的第一端和第四端导通、且输出单元的第一端和第三端导通，在电荷存储单元的作用下，第二节点的电平变为驱动电平，使得输出单元的第三端输出驱动电流；驱动电平是根据阈值电压、第一电平、参考电平三者之和与感生电平所产生的。
本申请实施例提供的技术方案带来的有益技术效果是：
本申请实施例的像素电路的驱动方法可以在感光阶段将光电二极管的感生电荷产生的感生电平写入第一节点，输出单元的第一控制端电连接的开关器件的阈值电压和第一电平端的第一电平写入第二节点，读取阶段在电荷存储单元的作用下，第二节点的电平变为驱动电平，使得输出单元的第三端输出驱动电流。再上述过程中，像素电路可以对输出单元的第一控制端电连接的开关器件的阈值电压进行补偿，使得输出单元输出的驱动电流与输出单元的第一控制端电连接的开关器件的阈值电压不相关，从而提高像素电路的检测的均一性及精度。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请提供的一种现有技术的像素电路的结构示意图；
图2为本申请提供的一种现有技术的像素电路的工作时序图；
图3为本申请提供的一种TFT的输出特性曲线；
图4为本申请实施例提供的一种像素电路和放大电路电连接的结构示意图；
图5为本申请实施例提供的一种光电检测基板的结构示意图；
图6为本申请实施例提供的一种像素电路的驱动方法的流程图；
图7为本申请实施例提供的一种像素电路的工作时序图。
附图标记：
10-像素电路；
100-电荷存储单元；
210-第一复位模块、220-第二复位模块、230-第三复位模块；
300-感光控制单元、310-第一开关模块、320-第二开关模块；
400-输出单元、410-第一驱动模块、420-第二驱动模块；
500-放大电路；
T1-第一开关器件、T2-第二开关器件、T3-第三开关器件、T4-第四开关器件、T5-第五开关器件、T6-第六开关器件、Msf-第七开关器件、T7-第八开关器件、C1-电容；
N1-第一节点、N2-第二节点；
RST-复位控制信号线；
Vref-参考信号线、Vinit1-第一初始化信号线、Vinit2-第二初始化信号线；
Read-扫描信号线、Read Line-读取信号线、Gate-栅极信号线；VDD-第一电平端、Vbias2-第二电平端、Vbias1-第三电平端；
VDD-第一电平、Vref-参考电平、Vinit2-第二初始化电压、Vth-阈值电压；
Vpin-感生电平、Ids-驱动电流。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人经过研究发现，如图1所示，现有技术的4T-APS主动像素电路结构中，该结构由光电二极管(Pinned-Photodiode，PPD)、传输管MTX、复位管MRST、源极跟随器MSF以及行选管MSEL组成。这种4T-APS像素电路结构的特点在于MTX管可以有效降低像素的热噪声与暗电流，源极跟随器MSF起到一个缓冲放大的作用，可以将光电二极管产生的电流放大后输出。
参见图2的4T-APS像素的工作时序所示，可分为复位、积分、转移三个阶段。在复位阶段，复位信号RST＝1、TX＝1，复位管MRST及传输管MTX管导通，光电二极管完成复位，发生钳位，为收集光生电荷做准备；在积分阶段，RST＝0，TX＝0，复位管MRST及MTX管关断，光生电荷被光电二极管收集，SEL＝1，行选通管MRST开，FD点的复位信号通过源极跟随器MSF输出到列线上，即复位阶段的像素输出电压；在转移阶段，TX＝1，传输管MTX管导通，光电二极管积累的光生电荷被转移到FD点，电荷信号转换为电压信号，FD点的电压(积分阶段的电压)再次通过源极跟随器MSF输出到列线上。
理想情况下，源极跟随器MSF的输出端电压Vout线性跟随FD点电压变化，然而由于MOS器件或者TFT的体效应和均一性，其输出电压或者电流并不是理想的线性关系。MSF输出的电压和电流和源极跟随器MSF的阈值电压有关，提高源极跟随器MSF的阈值电压的均一性有助于降低源极跟随器MSF的阈值电压变化造成的输出非线性化。
参见图3所示，TFT的输出特性曲线，不同Vgs下，TFF的驱动电流Ids大小不同。对于TFT阵列而言，不同TFT个体间存在均一性的差异，相同的Vgs下由于TFT器件的均一性差异，TFT的输出驱动电流Ids也会存在差异。因此，通过电路对TFT的阈值电压Vth进行补偿是提高输出非线性化的必要手段。
本申请提供的像素电路、光电检测基板、光电检测装置及驱动方法，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供一种像素电路10，参见图4所示，该像素电路10包括：电荷存储单元100、复位单元、感光控制单元300和输出单元400。
电荷存储单元100的第一端、第二端分别与第一节点N1、第二节点N2电连接。
复位单元的第一控制端用于与复位控制信号线RST电连接，复位单元的第二控制端用于与扫描信号线Read电连接，复位单元的第一端、第二端、第三端分别用于与参考信号线Vref、第一初始化信号线Vinit1、第二初始化信号线Vinit2电连接，复位单元的第四端、第五端、第六端分别与第一节点N1、像素电路10的光电二极管、第二节点N2电连接。
感光控制单元300的控制端用于与栅极信号线Gate电连接，感光控制单元300的第一端、第二端、第三端，分别与光电二极管、第一节点N1、第二节点N2电连接。
输出单元400的第一控制端与第二节点N2电连接，输出单元400的第二控制端用于与扫描信号线Read电连接，输出单元400的第一端、第二端分别与第一电平端VDD端、感光控制单元300的第四端电连接。
本申请实施例的像素电路10可以对输出单元400的第一控制端电连接的开关器件的阈值电压进行补偿，使得输出单元400输出的驱动电流与输出单元400的第一控制端电连接的开关器件的阈值电压不相关，而且，本申请实施例通过复位单元的第一端电连接的参考信号线Vref的参考电平的选择调整输出单元400的第一控制端电连接的开关器件的静态工作点，提高像素电路10的检测的均一性及精度。
可选地，参见图4所示，感光控制单元300的第五端与光电二极管的阴极电连接，感光控制单元300的第一端与光电二极管的阴极电连接，光电二极管的阳极与第三电平端Vbias1电连接。
可选地，感光控制单元300的第五端也可以与光电二极管的阳极电连接，感光控制单元300的第一端与光电二极管的阳极电连接，光电二极管的阴极与第三电平端Vbias1电连接。
可选地，电荷存储单元100包括电容C1。
在一些实施例中，复位单元包括第一复位模块210、第二复位模块220和第三复位模块230。第二复位模块220和第三复位模块230的控制端以及第一复位模块210的第一控制端，共同作为复位单元的第一控制端。第一复位模块210的第二控制端作为复位单元的第二控制端。
第一复位模块210的第一端、第二端，分别作为复位单元的第一端、第四端。第二复位模块220的第一端、第二端，分别作为复位单元的第二端、第五端。第三复位模块230的第一端、第二端，分别作为复位单元的第三端、第六端。
在一些实施例中，感光控制单元300包括第一开关模块310和第二开关模块320。
第一开关模块310和第二开关模块320的控制端共同作为感光控制单元300的控制端。
第一开关模块310的第一端、第二端，分别作为感光控制单元300的第一端、第二端。第二开关模块320的第一端、第二端，分别作为感光控制单元300的第三端、第四端。
在一些实施例中，输出单元400包括第一驱动模块410和第二驱动模块420。
第一驱动模块410的控制端、第一端，分别作为输出单元400的第一控制端、第一端。第一驱动模块410的第二端、第二驱动模块420的第一端，共同作为输出单元400的第二端。第二驱动模块420的控制端、第二端，分别作为输出单元400的第二控制端、第三端。
在一些实施例中，第一复位模块210包括第一开关器件T1和第二开关器件T2。
第一开关器件T1的控制极、第二开关器件T2的控制极，分别作为第一复位模块210的第一控制端、第二控制端。第一开关器件T1的第一极、第二开关器件T2的第一极，共同作为第一复位模块210的第一端。第一开关器件T1的第二极、第二开关器件T2的第二极，共同作为第一复位模块210的第二端。
在一些实施例中，第二复位模块220包括第三开关器件T3。第三开关器件T3的控制极、第一极、第二极，分别作为第二复位模块220的控制端、第一端、第二端。
第三复位模块230包括第四开关器件T4。第四开关器件T4的控制极、第一极、第二极，分别作为第三复位模块230的控制端、第一端、第二端。
在一些实施例中，第一开关模块310包括第五开关器件T5。第五开关器件T5的控制极、第一极、第二极，分别作为第一开关模块310的控制端、第一端、第二端。
第二开关模块320包括第六开关器件T6。第六开关器件T6的控制极、第一极、第二极，分别作为第二开关模块320的控制端、第一端、第二端。
在一些实施例中，第一驱动模块410包括第七开关器件Msf。第七开关器件Msf的控制极、第一极、第二极，分别作为第一驱动模块410的控制端、第一端、第二端。
第二驱动模块420包括第八开关器件T7。第八开关器件T7的控制极、第一极、第二极，分别作为第二驱动模块420的控制端、第一端、第二端。
可选地，各开关器件均为薄膜晶体管，任一开关器件的控制极为薄膜晶体管的栅极；若开关器件的第一极为薄膜晶体管的源极，则开关器件的第二极为薄膜晶体管的漏极。若开关器件的第一极为薄膜晶体管的漏极，则开关器件的第二极为薄膜晶体管的源极。
本领域技术人员可以理解，当各薄膜晶体管均为P型TFT或N型TFT或各晶体管的第一极和第二极分别为TFT的不同的极时，可适应地调整本申请实施例提供的像素驱动电路中各元件的电连接方式，适应地调整后的电连接方式仍然属于本申请实施例的保护范围。
基于同一发明构思，本申请实施例提供一种光电检测基板，参见图5所示，该光电检测基板包括：多个复位控制信号线RST、多个扫描信号线Read、多个参考信号线Vref、多个第一初始化信号线Vinit1、多个第二初始化信号线Vinit2、多个栅极信号线Gate、以及多个阵列排列的本申请任一实施例的像素电路10。
各像素电路10的复位单元的第一控制端对应与一个复位控制信号线RST电连接，第二控制端对应与一个扫描信号线Read电连接；各像素电路10的复位单元的第一端、第二端、第三端分别对应与一个参考信号线Vref、一个第一初始化信号线Vinit1、一个第二初始化信号线Vinit2电连接。
各像素电路10的感光控制单元300的控制端对应与一个栅极信号线Gate电连接。
各像素电路10的输出单元400的第二控制端对应与一个扫描信号线Read电连接。
在一些实施例中，参见图4所示，光电检测基板还包括多个放大电路500。
各像素电路10的输出单元400的第三端对应与一个放大电路500的第一端电连接。
可选地，放大电路500可以被多个像素电路10所公用，在一些应用例中放大电路500与像素电路10在同一个基板(玻璃、硅片)上制作，在一些应用例子中，放大电路500与像素电路10分别制作于不同的基板，二者通过绑定Bonding的方式连接在一起。
在一些实施例中，放大电路500的第二端与第二电平端Vbias2电连接，放大电路500的第三端用于输出放大后的输出电流，放大电路500的第三端输出电压为Vout。
可选地，经过放大电路500处理的信号可以输送到信号处理模块，图像处理模块具有图像识别处理的功能，因此本申请实施例的光电检测基板在拍照、指纹识别、掌纹识别等领域具有广泛引用。
在一些实施例中，与同一个像素电路10电连接的参考信号线Vref、第一初始化信号线Vinit1、第二初始化信号线Vinit2为同一根信号线。
可选地，输出单元400的第三端，即第二驱动模块420的第二端、第八开关器件T7的第二极通过读取信号线Read Line与放大电路500的第一端电连接。
可选地，参见图5所示，同一排的像素电路10与同一根复位控制信号线RST、参考信号线Vref、第一初始化信号线Vinit1、第二初始化信号线Vinit2、栅极信号线Gate、扫描信号线Read电连接。
可选地，参见图5所示，同一列的像素电路10与同一根读取信号线Read Line、同一个第一电平端VDD电连接。
基于同一发明构思，本申请实施例提供一种光电检测装置，包括本申请任一实施例的像素电路10或本申请任一实施例的光电检测基板。
基于同一发明构思，本申请实施例提供一种应用于本申请任一实施例的像素电路10的驱动方法，结合图4和图6所示，该像素电路10的驱动方法包括如下步骤：
S601、复位阶段，复位单元的第一端和第四端导通、第二端和第五端导通、且第三端和第六端导通，输出单元400的第一端和第二端导通，向第一节点N1写入参考电平Vref，并对光电二极管和第二节点N2的电平进行初始化。
可选地，复位单元的第一控制端接收第一电平信号，第一端和第四端导通、第二端和第五端导通、且第三端和第六端导通，输出单元400的第一端和第二端导通。
S602、感光阶段，复位单元的第一端和第四端断开、第二端和第五端断开、且第三端和第六端断开，感光控制单元300的第一端和第二端导通、且第三端和第四端导通，使得光电二极管的感生电荷产生的感生电平Vpin写入第一节点N1，输出单元400的第一控制端电连接的开关器件的阈值电压Vth和第一电平端VDD的第一电平VDD写入第二节点N2。
可选地，感光阶段，复位单元的第一控制端接收第而且电平信号，使得复位单元的第一端和第四端断开、第二端和第五端断开、且第三端和第六端断开。
可选地，感光阶段，感光控制单元300的控制端接收第一电平信号，使得感光控制单元300的第一端和第二端、第三端和第四端导通。
S603、读取阶段，感光控制单元300的第一端和第二端断开、且第三端和第四端断开；复位单元的第一端和第四端导通、且输出单元400的第一端和第三端导通，在电荷存储单元100的作用下，第二节点N2的电平变为驱动电平，使得输出单元400的第三端输出驱动电流Ids；驱动电平是根据阈值电压、第一电平端VDD、参考电平三者之和与感生电平Vpin所产生的。
可选地，感光控制单元300的控制端接收第二电平信号，使得感光控制单元300的第一端和第二端、第三端和第四端断开。输出单元400的第二控制端和复位单元的第二控制端接收第一电平信号，使得复位单元的第一端和第四端、输出单元400放入第一端和第三端导通。
作为一种示例，本申请实施例以开关器件为P型TFT为例，结合图4和图7所示，基于本申请实施例的像素结构10，详细说明本申请实施例的像素结构10的驱动方法，包括如下步骤：
复位阶段：对应t1阶段，复位控制信号线RST输出的RST信号为低电平，第一开关器件T1、第三开关器件T3和第四开关器件T4导通，对光电二极管、第一节点N1、第二节点N2进行复位，第一节点N1写入参考电平Vref，第二节点N2写入第二初始化电压Vinit2。
感光阶段：对应t2阶段，栅极信号线Gate输出的Gate信号为低电平，第五开关器件T5和第六开关器件T6导通，第一节点N1写入光电二极管的感生电荷产生的感生电平Vpin，第二节点N2写入第一电平VDD和阈值电压Vth。
读取阶段：对应t3阶段，扫描信号线Read输出的Read信号为低电平，第二开关器件T2和第八开关器件T7导通，第一节点N1电压由感生电平Vpin改变为参考电平Vref，第二节点N2受到第一节点N1的耦合，电压由VDD+Vth改变为VDD+Vth+Vref-Vpin。第七开关器件Msf的电流经过第八开关器件T7输出到外围放大电路500中，经过运算处理，实现图像识别的功能。
可选地，驱动电流Ids可由下述表达式(1)表示：
Ids＝0.5*μ*Cox*W/L(Vgs-Vth)2 表达式(1)；
表达式(1)中，Ids表示TFT的源漏极电流(drain source current)，μ表示载流子迁移率(carrier mobility)，Cox表示氧化物电容(Oxide capacity，氧化层电容)，W表示TFT器件的沟道宽度(wide)，L表示TFT器件的沟道长度(length)，Vgs表示TFT的栅源电压，数值上等于栅极电平Vg减去源极电平Vs。
对应地，在读取阶段(t3阶段)，驱动电流Ids可由下述表达式(2)表示：
Ids＝0.5*μ*Cox*W/L(VDD+Vth+Vref-Vpin-VDD-Vth)2 表达式(2)；
表达式(2)中，栅极电平Vg＝VDD+Vth+Vref-Vpin，源极电平Vs＝VDD。
基于表达式(2)得到最后的驱动电流Ids可由下述表达式(3)表示：
Ids＝0.5*μ*Cox*W/L(Vref-Vpin)2 表达式(3)；
根据表达式(3)所表示的驱动电流Ids，可以知道像素电路10使得输出单元400的第三端输出驱动电流Ids与第一驱动模块的阈值电压没有关系，也就是与第七开关器件Msf的阈值电压没有关系。因此，可以排除TFT之间阈值电压Vth差异引起的第七开关器件Msf输出电流的差异。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (13)

1.一种像素电路，其特征在于，包括：
电荷存储单元，所述电荷存储单元的第一端、第二端分别与第一节点、第二节点电连接；
复位单元，所述复位单元的第一控制端用于与复位控制信号线电连接，所述复位单元的第二控制端用于与扫描信号线电连接，所述复位单元的第一端、第二端、第三端分别用于与参考信号线、第一初始化信号线、第二初始化信号线电连接，所述复位单元的第四端、第五端、第六端分别与所述第一节点、像素电路的光电二极管、所述第二节点电连接；
感光控制单元，所述感光控制单元的控制端用于与栅极信号线电连接，所述感光控制单元的第一端、第二端、第三端，分别与所述光电二极管、所述第一节点、所述第二节点电连接；
输出单元，所述输出单元的第一控制端与所述第二节点电连接，所述输出单元的第二控制端用于与所述扫描信号线电连接，所述输出单元的第一端、第二端分别与第一电平端、所述感光控制单元的第四端电连接；
所述像素电路，用于复位阶段，复位单元的第一端和第四端导通、第二端和第五端导通、且第三端和第六端导通，输出单元的第一端和第二端导通，向第一节点写入参考电平，并对光电二极管和第二节点的电平进行初始化；感光阶段，所述复位单元的第一端和第四端断开、第二端和第五端断开、且第三端和第六端断开，感光控制单元的第一端和第二端导通、且第三端和第四端导通，使得光电二极管的感生电荷产生的感生电平写入第一节点，输出单元的第一控制端电连接的开关器件的阈值电压和第一电平端的第一电平写入第二节点；读取阶段，所述感光控制单元的第一端和第二端断开、且第三端和第四端断开；所述复位单元的第一端和第四端导通、且输出单元的第一端和第三端导通，在电荷存储单元的作用下，所述第二节点的电平变为驱动电平，使得所述输出单元的第三端输出驱动电流；所述驱动电平是根据所述阈值电压、所述第一电平、所述参考电平三者之和与所述感生电平所产生的。
2.根据权利要求1所述的像素电路，其特征在于，所述复位单元包括第一复位模块、第二复位模块和第三复位模块；
所述第二复位模块和所述第三复位模块的控制端以及所述第一复位模块的第一控制端，共同作为所述复位单元的第一控制端；
所述第一复位模块的第二控制端作为所述复位单元的第二控制端；
所述第一复位模块的第一端、第二端，分别作为所述复位单元的第一端、第四端；
所述第二复位模块的第一端、第二端，分别作为所述复位单元的第二端、第五端；
所述第三复位模块的第一端、第二端，分别作为所述复位单元的第三端、第六端。
3.根据权利要求1所述的像素电路，其特征在于，所述感光控制单元包括第一开关模块和第二开关模块；
所述第一开关模块和所述第二开关模块的控制端共同作为所述感光控制单元的控制端；
所述第一开关模块的第一端、第二端，分别作为所述感光控制单元的第一端、第二端；
所述第二开关模块的第一端、第二端，分别作为所述感光控制单元的第三端、第四端。
4.根据权利要求1所述的像素电路，其特征在于，所述输出单元包括第一驱动模块和第二驱动模块；
所述第一驱动模块的控制端、第一端，分别作为所述输出单元的第一控制端、第一端；
所述第一驱动模块的第二端、所述第二驱动模块的第一端，共同作为所述输出单元的第二端；
所述第二驱动模块的控制端、第二端，分别作为所述输出单元的第二控制端、第三端。
5.根据权利要求2所述的像素电路，其特征在于，所述第一复位模块包括第一开关器件和第二开关器件；
所述第一开关器件的控制极、所述第二开关器件的控制极，分别作为所述第一复位模块的第一控制端、第二控制端；
所述第一开关器件的第一极、所述第二开关器件的第一极，共同作为所述第一复位模块的第一端；
所述第一开关器件的第二极、所述第二开关器件的第二极，共同作为所述第一复位模块的第二端。
6.根据权利要求2所述的像素电路，其特征在于，所述第二复位模块包括第三开关器件；
所述第三开关器件的控制极、第一极、第二极，分别作为所述第二复位模块的控制端、第一端、第二端；
所述第三复位模块包括第四开关器件；
所述第四开关器件的控制极、第一极、第二极，分别作为所述第三复位模块的控制端、第一端、第二端。
7.根据权利要求3所述的像素电路，其特征在于，所述第一开关模块包括第五开关器件；
所述第五开关器件的控制极、第一极、第二极，分别作为所述第一开关模块的控制端、第一端、第二端；
所述第二开关模块包括第六开关器件；
所述第六开关器件的控制极、第一极、第二极，分别作为所述第二开关模块的控制端、第一端、第二端。
8.根据权利要求4所述的像素电路，其特征在于，所述第一驱动模块包括第七开关器件；
所述第七开关器件的控制极、第一极、第二极，分别作为所述第一驱动模块的控制端、第一端、第二端；
所述第二驱动模块包括第八开关器件；
所述第八开关器件的控制极、第一极、第二极，分别作为所述第二驱动模块的控制端、第一端、第二端。
9.一种光电检测基板，其特征在于，包括：多个复位控制信号线、多个扫描信号线、多个参考信号线、多个第一初始化信号线、多个第二初始化信号线、多个栅极信号线、以及多个阵列排列的如权利要求1-8中任一项所述的像素电路；
各所述像素电路的复位单元的第一控制端对应与一个复位控制信号线电连接，第二控制端对应与一个扫描信号线电连接；各所述像素电路的复位单元的第一端、第二端、第三端分别对应与一个所述参考信号线、一个所述第一初始化信号线、一个所述第二初始化信号线电连接；
各所述像素电路的感光控制单元的控制端对应与一个所述栅极信号线电连接；
各所述像素电路的输出单元的第二控制端对应与一个所述扫描信号线电连接。
10.根据权利要求9所述的光电检测基板，其特征在于，所述光电检测基板还包括多个放大电路；
各所述像素电路的输出单元的第三端对应与一个所述放大电路的第一端电连接；
各所述放大电路的第二端均与第二电平端电连接，第三端均用于输出放大后的输出电流。
11.根据权利要求9所述的光电检测基板，其特征在于，与同一个所述像素电路电连接的所述参考信号线、所述第一初始化信号线、所述第二初始化信号线为同一根信号线。
12.一种光电检测装置，其特征在于，包括如权利要求1-8中任一项所述的像素电路或9-11中任一项所述的光电检测基板。
13.一种应用于如权利要求1-8中任一项所述像素电路的驱动方法，其特征在于，包括：
复位阶段，复位单元的第一端和第四端导通、第二端和第五端导通、且第三端和第六端导通，输出单元的第一端和第二端导通，向第一节点写入参考电平，并对光电二极管和第二节点的电平进行初始化；
感光阶段，所述复位单元的第一端和第四端断开、第二端和第五端断开、且第三端和第六端断开，感光控制单元的第一端和第二端导通、且第三端和第四端导通，使得光电二极管的感生电荷产生的感生电平写入第一节点，输出单元的第一控制端电连接的开关器件的阈值电压和第一电平端的第一电平写入第二节点；
读取阶段，所述感光控制单元的第一端和第二端断开、且第三端和第四端断开；所述复位单元的第一端和第四端导通、且输出单元的第一端和第三端导通，在电荷存储单元的作用下，所述第二节点的电平变为驱动电平，使得所述输出单元的第三端输出驱动电流；所述驱动电平是根据所述阈值电压、所述第一电平、所述参考电平三者之和与所述感生电平所产生的。
CN202011364399.3A 2020-11-27 2020-11-27 像素电路、光电检测基板、光电检测装置及驱动方法 Active CN112468744B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011364399.3A CN112468744B (zh) 2020-11-27 2020-11-27 像素电路、光电检测基板、光电检测装置及驱动方法
US17/489,612 US11636800B2 (en) 2020-11-27 2021-09-29 Pixel circuit, photoelectric detection substrate, photoelectric detection device and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011364399.3A CN112468744B (zh) 2020-11-27 2020-11-27 像素电路、光电检测基板、光电检测装置及驱动方法

Publications (2)

Publication Number Publication Date
CN112468744A CN112468744A (zh) 2021-03-09
CN112468744B true CN112468744B (zh) 2023-05-19

Family

ID=74809299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011364399.3A Active CN112468744B (zh) 2020-11-27 2020-11-27 像素电路、光电检测基板、光电检测装置及驱动方法

Country Status (2)

Country Link
US (1) US11636800B2 (zh)
CN (1) CN112468744B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917027B2 (en) * 2001-04-04 2005-07-12 Micron Technology Inc. Method and apparatus for reducing kTC noise in an active pixel sensor (APS) device
EP2051501A3 (en) * 2007-10-15 2012-01-11 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Photo sensor with a low-noise photo element, sub-linear response and global shutter
US8569671B2 (en) * 2008-04-07 2013-10-29 Cmosis Nv Pixel array capable of performing pipelined global shutter operation including a first and second buffer amplifier
US8953075B2 (en) * 2012-03-30 2015-02-10 Pixim, Inc. CMOS image sensors implementing full frame digital correlated double sampling with global shutter
US10225499B2 (en) * 2016-04-11 2019-03-05 Semiconductor Components Industries, Llc Backside illuminated global shutter pixel with active reset
US10072974B2 (en) * 2016-06-06 2018-09-11 Semiconductor Components Industries, Llc Image sensors with LED flicker mitigaton global shutter pixles
EP3432573A4 (en) * 2017-05-26 2019-04-10 Shenzhen Goodix Technology Co., Ltd. PIXEL BUTTON UNIT AND PICTURE DEVICE
CN106952618B (zh) * 2017-05-26 2019-11-29 京东方科技集团股份有限公司 显示装置以及像素电路及其控制方法
CN109036250A (zh) * 2018-08-22 2018-12-18 京东方科技集团股份有限公司 显示基板、显示面板及驱动方法、显示装置
KR102618490B1 (ko) * 2018-12-13 2023-12-27 삼성전자주식회사 이미지 센서 및 이의 구동 방법
CN110349540A (zh) * 2019-07-26 2019-10-18 京东方科技集团股份有限公司 像素驱动电路、显示装置及像素驱动电路的控制方法
US11289529B2 (en) * 2020-04-01 2022-03-29 Taiwan Semiconductor Manufacturing Company Ltd. Pixel circuit, sensing device, and method thereof
KR20210131795A (ko) * 2020-04-24 2021-11-03 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 이미지 센서

Also Published As

Publication number Publication date
US20220172665A1 (en) 2022-06-02
US11636800B2 (en) 2023-04-25
CN112468744A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
US11184571B2 (en) Solid-state imaging device having a lower power consumption comparator
US8816266B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8687246B2 (en) Solid-state imaging apparatus and imaging system
US8570413B2 (en) Image-pickup device and display apparatus
US8553120B2 (en) Solid state image pickup apparatus
KR100834424B1 (ko) 이미지 센서
CN102780858B (zh) 固态成像设备、其驱动方法及固态成像系统
US8477224B2 (en) Solid-state imaging apparatus
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US6445022B1 (en) Increasing pixel conversion gain in CMOS image sensors
JP3685445B2 (ja) 固体撮像装置及び撮像システム
JP4274533B2 (ja) 固体撮像装置及びその駆動方法
US7692702B2 (en) Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
US6697114B1 (en) Triple slope pixel sensor and arry
KR100732299B1 (ko) 고체 촬상 장치 및 샘플링 회로
US8599295B2 (en) Imaging element and imaging device with constant current source gate-to-source potential difference
JP6037178B2 (ja) 固体撮像装置及び撮像装置
US20200228744A1 (en) Pixel Sensing Circuit and Driving Method Therefor, Image Sensor, and Electronic Device
JPH01154678A (ja) 固体撮像装置
CN112468744B (zh) 像素电路、光电检测基板、光电检测装置及驱动方法
JP2000022118A (ja) 撮像装置
US7362364B2 (en) Solid-state image pickup device with photoelectric charge transferrer to a floating diffusion region
JP3500761B2 (ja) 固体撮像装置及びその駆動方法
JP2004104116A (ja) 撮像装置
JP2004165825A (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant