CN112466388A - 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件 - Google Patents

采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件 Download PDF

Info

Publication number
CN112466388A
CN112466388A CN202011456574.1A CN202011456574A CN112466388A CN 112466388 A CN112466388 A CN 112466388A CN 202011456574 A CN202011456574 A CN 202011456574A CN 112466388 A CN112466388 A CN 112466388A
Authority
CN
China
Prior art keywords
pin
test
die
memory die
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011456574.1A
Other languages
English (en)
Inventor
徐晓东
赵祥明
刘顺临
陈轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011456574.1A priority Critical patent/CN112466388A/zh
Publication of CN112466388A publication Critical patent/CN112466388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Abstract

一种方法用于测试包括封装衬底、控制器裸片和存储器裸片的存储器件。封装衬底包括隔离引脚、测试模式选择引脚、测试时钟引脚和测试数据引脚。所述方法包括：将隔离引脚设置为使存储器裸片与控制器裸片隔离的隔离状态；以及在隔离引脚被设置为隔离状态时，将存储器裸片设置为经由测试模式选择引脚、测试时钟引脚和测试数据引脚接收控制。

Description

采用有限数量的测试引脚测试存储器件的方法以及利用该方 法的存储器件
本申请是申请日为2019年10月17日，名称为“采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件”，申请号为201980002504.8的发明专利申请的分案申请。
技术领域
本发明涉及半导体测试，并且具体而言涉及测试采用有限数量的测试引脚测试存储器件的方法以及利用所述方法的存储器件。
背景技术
诸如闪速存储器的非易失性存储器因其具有紧凑的物理尺寸和重复编程能力而广泛地应用于通信和消费电子系统。必须在工厂测试中对非易失性存储器的可靠性进行检验，以确保能够可靠地从非易失性存储器读取数据或者向其中写入数据。在实践中，诸如嵌入式多媒体卡(eMMC)或通用闪存(UFS)的非易失性存储器件可以包含不止一个只能经由诸如存储器控制器的中间电路来间接访问的存储单元。
因此，需要可从外部直接对其存储单元进行访问的存储器件及其测试方法。
发明内容
在一个实施例中，一种存储器件包括封装衬底、控制器裸片和存储器裸片。封装衬底包括隔离引脚、用于切换存储器裸片的操作模式的测试模式选择引脚、用于接收测试时钟的测试时钟引脚、以及用于执行数据传输的测试数据引脚。控制器裸片被设置在封装衬底上并且耦合至隔离引脚。存储器裸片被设置在封装衬底上并且耦合至测试模式选择引脚、测试时钟引脚和测试数据引脚。在隔离引脚被设置为使存储器裸片与控制器裸片隔离的隔离状态时，存储器裸片被设置为经由测试模式选择引脚、测试时钟引脚和测试数据引脚接收控制。
在另一实施例中，一种存储器件包括封装衬底、控制器裸片和存储器裸片。封装衬底包括隔离引脚、测试启用引脚、用于切换存储器裸片的操作模式的测试模式选择引脚、用于接收测试时钟的测试时钟引脚以及用于执行数据传输的测试数据引脚。控制器裸片被设置在封装衬底上并且耦合至隔离引脚。存储器裸片被设置在封装衬底上并且耦合至测试启用引脚、测试模式选择引脚、测试时钟引脚和测试数据引脚。在隔离引脚被设置在使存储器裸片与控制器裸片隔离的隔离状态并且测试启用引脚被设置为测试启用状态时，存储器裸片被设置为经由测试模式选择引脚、测试时钟引脚和测试数据引脚接收控制。
在又一实施例中，一种方法用于测试包括封装衬底、控制器裸片和存储器裸片的存储器件。封装衬底包括隔离引脚、测试模式选择引脚、测试时钟引脚和测试数据引脚。所述方法包括：将隔离引脚设置为隔离状态，从而使存储器裸片与控制器裸片隔离；以及在隔离引脚被设置为隔离状态时，将存储器裸片设置为经由测试模式选择引脚、测试时钟引脚和测试数据引脚接收控制。
对于本领域普通技术人员而言，在阅读了下文对通过各附图例示的优选实施例的详细描述之后，本发明的这些和其他目标无疑将变得显而易见。
附图说明
被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
图1是根据本发明的实施例的存储器件的方框图。
图2是图1中的存储器件的选定信号的时序图。
图3是适用于图1中的存储器件的测试方法的流程图。
图4是根据本发明的实施例的另一存储器件的方框图。
图5是适用于图4中的存储器件的测试方法的流程图。
具体实施方式
图1是根据本发明的实施例的存储器件1的方框图。存储器件包括封装衬底11、控制器裸片10以及存储器裸片121到12N，N是正整数，例如，对于4个存储器裸片121到124而言，N＝4。存储器件1可以是嵌入式多媒体卡(eMMC)器件或者通用闪存(UFS)器件。存储器裸片121-12N可以是NAND闪速存储器裸片。控制器裸片10和存储器裸片121到12N可以被固定在封装中并且设置在封装衬底11上。封装衬底11可以包括隔离引脚ISO、测试启用引脚TE、测试芯片启用引脚CEt[1:N]、测试模式选择引脚MSt、测试时钟引脚CLKt、和测试数据引脚Dt，这些引脚供外部测试设备直接访问存储器裸片121-12N，而不需要通过控制器裸片10。控制器裸片10可以包括芯片启用引脚CE[1:N]、写入启用引脚WE(1)到WE(N)、读取启用引脚RE(1)到RE(N)、数据引脚DQ(1)[7:0]到DQ(N)[7:0]、以及其他访问存储器裸片121-12N的引脚。控制器裸片10可以耦合至隔离引脚ISO。存储器裸片121-12N可以耦合至封装衬底11上的测试启用引脚TE、测试芯片启用引脚CEt[1:N]、测试模式选择引脚MSt、测试时钟引脚CLKt和测试数据引脚Dt。此外，每个存储器裸片12n可以耦合至芯片启用引脚CE[n]、写入启用引脚WE(n)、读取启用引脚RE(n)、数据引脚DQ(n)[7:0]以及控制器10的其他引脚，n是正整数并且n≤N。
存储器件1可以在正常模式或测试模式下操作。在正常模式下，控制器裸片10经由芯片启用引脚CE[n]、写入启用引脚WE(n)、读取启用引脚RE(n)、数据引脚DQ(n)[7:0]和对应于存储器裸片12n的其他引脚耦合至每个存储器裸片12n，以控制对每个存储器裸片12n的访问。在测试模式下，测试设备可以将隔离引脚ISO设置为隔离状态，从而通过使每个存储器裸片12n与芯片启用引脚CE[n]、写入启用引脚WE(n)、读取启用引脚RE(n)、数据引脚DQ(n)[7:0]和控制器裸片10的其他引脚断开连接而使每个存储器裸片12n与控制器裸片10隔离，并且测试设备可以将测试启用引脚TE设置为测试启用状态，以供每个存储器裸片12n经由测试模式选择引脚MSt、测试时钟引脚CLKt、测试数据引脚Dt和测试芯片启用引脚CEt[n]直接从测试设备接收控制。在一些实施例中，隔离状态可以是逻辑高电平，并且测试启用状态可以是该逻辑高电平。在一些实施例中，测试启用引脚TE可以是通过多裸片选择引脚MDS[3:0]实现的。多裸片选择引脚MDS[3:0]可以用于使用唯一性地址对各个存储器裸片121-12N寻址。在一些实施例中，多裸片选择引脚MDS[3:0]可以全部被设置为逻辑高电平，以启用存储器裸片121到12N进行测试。可以通过顺序地将相应的测试芯片启用引脚CEt[1:N]设置为逻辑低电平而依次对存储器裸片121到12N进行测试。
具体而言，在测试模式下，测试设备可以将测试芯片启用引脚CEt[1:N]配置为启用相应的存储器裸片121到12N，将测试模式选择引脚MSt配置为切换相应的存储器裸片121到12N的操作模式，将测试时钟引脚CLKt配置为将测试时钟传输至相应的存储器裸片121到12N，并且将测试数据引脚Dt配置为执行相应存储器裸片121到12N上的数据传输。测试芯片启用引脚CEt[1:N]可以被保持在逻辑高电平，从而启用相应的存储器裸片121到12N。所述数据传输可以与对相应存储器裸片121到12N的读取访问或写入访问相关联。
图2示出了封装衬底11上的隔离引脚ISO、测试启用引脚TE、测试模式选择引脚MSt、测试时钟引脚CLKt和测试数据引脚Dt上的选定信号的时序图。在时间t1，隔离引脚ISO和测试启用引脚TE被测试设备设置为逻辑高电平，从而将存储器裸片12n设置为测试模式。在时间t2，测试模式选择引脚MSt接收来自测试设备的模式切换波形，该波形表明接下来测试数据引脚Dt上的数据传输的模式切换将开始。通过测试模式选择引脚MSt接收的模式切换波形可以是“高-低-高”图案。在时间t3，测试数据引脚Dt接收来自测试设备的模式代码(M1,M2,M3)，同时测试时钟引脚CLKt接收用于检索模式代码以及执行后续数据传输的时钟信号。模式代码(M1,M2,M3)是指示后续数据传输的模式的3位数据，例如，模式代码(0,0,1)可以指示命令模式，模式代码(0,1,0)可以指示地址模式，并且模式代码(0,1,1)可以指示数据模式。在写入访问的情况下，在时间t3，测试数据引脚Dt上的模式代码(M1,M2,M3)可以是(0,1,0)，其指示后续数据传输将携带写入地址，并且在时间t4，测试数据引脚Dt接收来自测试设备的8位地址B0到B7，并且将其传输至存储器裸片12n。在时间t6，测试模式选择引脚MSt接收表示另一模式切换的模式切换波形，并且在时间t7，测试数据引脚Dt接收指示下一数据访问的模式代码(M1,M2,M3)，例如，指示后续数据传输将包括所要写入的数据的模式代码(0,1,1)。在一些实施例中，如果在时间t6，未在测试模式选择引脚MSt上检测到任何模式切换波形，那么测试模式选择引脚MSt可以持续接收下一8位地址，直到检测到模式切换波形为止。在读取访问的情况下，在时间t3，模式代码(M1,M2,M3)可以是(0,1,0)，其指示后续数据传输将包括读取地址，并且在时间t5，测试数据引脚Dt接收来自存储器裸片12n的8位数据B0到B7，并且将其传输至测试设备。
图3是可适用于存储器件1的测试方法300的流程图。测试方法300包括用于测试存储器件1中的存储器裸片121到12N的步骤S302和S304，其中，步骤S302用于使存储器裸片121到12N与控制器裸片10隔离，并且步骤S304用于将存储器裸片121到12N设置成测试模式。任何合理的步骤变化或调整均处于本公开的范围内。提供如下步骤S302和S304：
S302：在加电时，将隔离引脚ISO设置为隔离状态，从而使存储器裸片121到12N与控制器裸片10隔离；
S304：将测试启用引脚TE设置为测试启用状态，以将存储器裸片121到12N设置为经由测试模式选择引脚MSt、测试时钟引脚CLKt和测试数据引脚Dt接收控制。
在前面段落中描述了步骤S302和S304的细节，在此为了简洁起见不再重复。在测试模式中，测试设备可以将芯片启用引脚CE[1:N]按顺序设置为逻辑低电平，同时依次对存储器裸片121-12N施加测试图案并且接收来自存储器裸片121-12N的测试结果，由此按照彻底并且有效的方式完成对大量存储器裸片的工厂测试。
存储器件1和测试方法300采用(5+N)个引脚(隔离引脚ISO、测试启用引脚TE、测试芯片启用引脚CEt[1:N]、测试模式选择引脚MSt、测试时钟引脚CLKt和测试数据引脚Dt)来实施测试模式，其采用存储器件1的封装上的有限数量的测试引脚，允许同时测试大量的存储器件1，并且缩短了工厂测试所需的时间。
图4是根据本发明的实施例的另一存储器件4的方框图。存储器件4的电路配置和操作与存储器件1中的那些类似，只是从封装衬底41中省略了测试启用引脚TE，并且在相应的存储器裸片421到42N中采取附加的测试寄存器441到44N来设置测试模式。对隔离引脚ISO、测试芯片启用引脚CEt[1:N]、测试模式选择引脚MSt、测试时钟引脚CLKt、测试数据引脚Dt、芯片启用引脚CE[1:N]、写入启用引脚WE(1)到WE(N)、读取启用引脚RE(1)到RE(N)以及数据引脚DQ(1)[7:0]到DQ(N)[7:0]的解释与图1中相同，并且为了简洁起见将其省略。下文的解释将关注测试寄存器441到44N的电路配置和操作。
控制器裸片10可以具有存储测试固件的内部或外部存储器。写入启用引脚WE(1)到WE(N)可以是低电平有效引脚。加电时，控制器10可以加载来自内部或外部存储器的测试固件，将写入启用引脚WE(1)到WE(N)设置为逻辑低电平，并且根据测试固件并且经由数据引脚DQ(1)[7:0]到DQ(N)[7:0]将测试启用状态写入到测试寄存器441到44N中。测试启用状态可以是逻辑高(“1”)或逻辑低(“0”)，例如，控制器10可以将“1”写入到相应存储器地址处的测试寄存器441到44N。一旦完成了将测试寄存器441到44N设置为测试启用状态，隔离引脚ISO就可以被设置为隔离状态，从而使存储器裸片421到42N与控制器裸片10隔离。在一些实施例中，可以由控制器10根据测试固件对隔离引脚ISO进行设置。在其他实施例中，可以由存储器件1外部的测试设备对隔离引脚ISO进行设置。存储器裸片421到42N随后可以从测试寄存器441到44N读取测试启用状态，并进入测试模式，在测试模式中存储器裸片421到42N可以经由测试模式选择引脚MSt、测试时钟引脚CLKt、测试数据引脚Dt和测试芯片启用引脚CEt[1:N]直接从测试设备接收控制。测试模式选择引脚MSt、测试时钟引脚CLKt和测试数据引脚Dt的操作与图2中的那些类似，因而这里不再对其加以重复。
与存储器件1相比，存储器件4在封装衬底41上少采用了1个引脚来实施测试模式，从而进一步降低了封装上的测试引脚的数量，允许同时测试大量的存储器件4，并且缩短了工厂测试所需的时间。
图5是可适用于存储器件4的测试方法500的流程图。测试方法500包括用于测试存储器件4中的存储器裸片421到42N的步骤S502到S506，其中，步骤S502用于将测试寄存器441到44N设置为测试启用状态，步骤S504用于使存储器裸片421到42N与控制器裸片10隔离，并且步骤S506用于将存储器裸片121-12N设置为开始测试模式。任何合理的步骤变化或调整均处于本公开的范围内。提供如下步骤S502到S506：
S502：在加电时，控制器裸片10经由相应的写入启用引脚WE(1)到WE(N)和数据引脚DQ(1)[7:0]到DQ(N)[7:0]将测试寄存器441到44N设置为测试启用状态；
S504：将隔离引脚ISO设置为隔离状态，从而使存储器裸片421到42N与控制器裸片10隔离；
S506：存储器裸片421到42N确定相应的测试寄存器441到44N处于测试启用状态，并且经由相应的测试模式选择引脚MSt、测试时钟引脚CLKt和测试数据引脚Dt接收控制。
在前面段落中描述了步骤S502和S506的细节，并且在此为了简洁起见不再重复。方法500不像方法300中所公开的那样将测试启用引脚设置为测试启用状态，而是将测试寄存器441到44N设置为测试启用状态，从而在提供测试功能的同时在封装上采用进一步减小数量的测试引脚。
存储器件1、4以及测试方法300、500采用封装上的有限数量的测试引脚来实施测试模式，从而允许同时测量大量的存储器件1、4并且缩短工厂测试所需的时间。
本领域的技术人员将容易地发现在遵循本发明的教导的同时可以对器件和方法做出很多修改和变更。相应地，应当将上文的公开内容解释为仅由所附权利要求的划定范围来限定。

Claims (16)

1.一种存储器件，包括封装衬底、控制器裸片和存储器裸片，
其中，所述封装衬底包括：
隔离引脚；
测试芯片启用引脚；
测试模式选择引脚，用于切换所述存储器裸片的操作模式；
测试时钟引脚，用于接收测试时钟；以及
测试数据引脚，用于执行数据传输；
其中，所述控制器裸片设置在所述封装衬底上并且耦合至所述隔离引脚；
其中，所述存储器裸片设置在所述封装衬底上并且耦合至所述测试芯片启用引脚、所述测试模式选择引脚、所述测试时钟引脚和所述测试数据引脚；并且
其中，在所述隔离引脚被设置为使所述存储器裸片与所述控制器裸片隔离的隔离状态时，所述存储器裸片被设置为经由所述测试芯片启用引脚、所述测试模式选择引脚、所述测试时钟引脚和所述测试数据引脚接收控制。
2.根据权利要求1所述的存储器件，其中，
所述控制器裸片包括写入启用引脚和数据引脚；
所述存储器裸片包括耦合至所述写入启用引脚和所述数据引脚的测试寄存器；并且
所述控制器裸片被配置为经由所述写入启用引脚和所述数据引脚将所述测试寄存器设置为测试启用状态；并且
在所述测试寄存器被设置为所述测试启用状态之后，所述隔离引脚被设置为使所述存储器裸片与所述控制器裸片隔离的所述隔离状态。
3.根据权利要求1所述的存储器件，其中，所述封装衬底还包括芯片启用引脚，所述芯片启用引脚耦合至所述存储器裸片，并且被配置为向所述存储器裸片传输用于启用所述存储器裸片的芯片启用信号。
4.根据权利要求1所述的存储器件，其中，所述数据传输与对所述存储器裸片的读取访问相关联。
5.根据权利要求1所述的存储器件，其中，所述数据传输与对所述存储器裸片的写入访问相关联。
6.一种存储器件，包括封装衬底、控制器裸片和存储器裸片，
其中，所述封装衬底包括：
隔离引脚；
测试启用引脚；
测试芯片启用引脚；
测试模式选择引脚，用于切换所述存储器裸片的操作模式；
测试时钟引脚，用于接收测试时钟；以及
测试数据引脚，用于执行数据传输；
其中，所述控制器裸片设置在所述封装衬底上并且耦合至所述隔离引脚；
其中，所述存储器裸片设置在所述封装衬底上并且耦合至所述测试启用引脚、所述测试芯片启用引脚、所述测试模式选择引脚、所述测试时钟引脚和所述测试数据引脚；并且
其中，在所述隔离引脚被设置为使所述存储器裸片与所述控制器裸片隔离的隔离状态并且所述测试启用引脚被设置为测试启用状态时，所述存储器裸片被设置为经由所述测试芯片启用引脚、所述测试模式选择引脚、所述测试时钟引脚和所述测试数据引脚接收控制。
7.根据权利要求6所述的存储器件，其中，所述封装衬底还包括芯片启用引脚，所述芯片启用引脚耦合至所述存储器裸片，并且被配置为向所述存储器裸片传输用于启用所述存储器裸片的芯片启用信号。
8.根据权利要求6所述的存储器件，其中，所述数据传输与对所述存储器裸片的读取访问相关联。
9.根据权利要求6所述的存储器件，其中，所述数据传输与对所述存储器裸片的写入访问相关联。
10.一种测试存储器件的方法，所述存储器件包括封装衬底、控制器裸片和存储器裸片，所述封装衬底包括隔离引脚、测试芯片启用引脚、测试模式选择引脚、测试时钟引脚和测试数据引脚，所述方法包括：
将所述隔离引脚设置为使所述存储器裸片与所述控制器裸片隔离的隔离状态；以及
在所述隔离引脚被设置为所述隔离状态时，将所述存储器裸片设置为经由所述测试芯片启用引脚、所述测试模式选择引脚、所述测试时钟引脚和所述测试数据引脚接收控制。
11.根据权利要求10所述的方法，其中：
所述控制器裸片包括写入启用引脚和数据引脚；
所述存储器裸片包括耦合至所述写入启用引脚和所述数据引脚的测试寄存器；
所述方法还包括：所述控制器裸片经由所述写入启用引脚和所述数据引脚将所述测试寄存器设置为测试启用状态；并且
在所述测试寄存器被设置为所述测试启用状态之后将所述隔离引脚设置为使所述存储器裸片与所述控制器裸片隔离的所述隔离状态。
12.根据权利要求10所述的方法，其中，所述封装衬底还包括耦合至所述存储器裸片的芯片启用引脚；并且
所述方法还包括：所述芯片启用引脚向所述存储器裸片传输用于启用所述存储器裸片的芯片启用信号。
13.根据权利要求10所述的方法，其中：
所述封装衬底还包括测试启用引脚；
所述方法还包括将所述测试启用引脚设置为测试启用状态；并且
当所述隔离引脚被设置为所述隔离状态并且所述测试启用引脚被设置为所述测试启用状态时，所述存储器裸片被设置为经由所述测试模式选择引脚、所述测试时钟引脚和所述测试数据引脚接收控制。
14.根据权利要求10所述的方法，其中，将所述存储器裸片设置为经由所述测试模式选择引脚、所述测试时钟引脚和所述测试数据引脚接收控制包括：
将所述测试模式选择引脚设置为切换所述存储器裸片的操作模式；
将所述测试时钟引脚设置为接收测试时钟；以及
将所述测试数据引脚设置为执行数据传输。
15.根据权利要求14所述的方法，其中，所述数据传输与对所述存储器裸片的读取访问相关联。
16.根据权利要求14所述的方法，其中，所述数据传输与对所述存储器裸片的写入访问相关联。
CN202011456574.1A 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件 Pending CN112466388A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011456574.1A CN112466388A (zh) 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201980002504.8A CN110892483B (zh) 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件
CN202011456574.1A CN112466388A (zh) 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件
PCT/CN2019/111614 WO2021072695A1 (en) 2019-10-17 2019-10-17 Method of testing memory device employing limited number of test pins and memory device utilizing same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980002504.8A Division CN110892483B (zh) 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件

Publications (1)

Publication Number Publication Date
CN112466388A true CN112466388A (zh) 2021-03-09

Family

ID=69753521

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980002504.8A Active CN110892483B (zh) 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件
CN202011456574.1A Pending CN112466388A (zh) 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980002504.8A Active CN110892483B (zh) 2019-10-17 2019-10-17 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件

Country Status (6)

Country Link
US (2) US11125816B2 (zh)
JP (1) JP7279258B2 (zh)
KR (1) KR102654681B1 (zh)
CN (2) CN110892483B (zh)
TW (1) TWI728613B (zh)
WO (1) WO2021072695A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023030069A1 (zh) * 2021-09-06 2023-03-09 苏州贝克微电子股份有限公司 半导体芯片、测试方法、测试装置、存储介质及程序产品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022165661A1 (en) * 2021-02-03 2022-08-11 Yangtze Memory Technologies Co., Ltd. Method and system for direct access to flash modules
US11808811B2 (en) * 2022-03-10 2023-11-07 Intel Corporation Apparatus and method for reusing manufacturing content across multi-chip packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910181A (en) * 1997-04-04 1999-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device comprising synchronous DRAM core and logic circuit integrated into a single chip and method of testing the synchronous DRAM core
US20080052573A1 (en) * 2006-06-22 2008-02-28 Pekny Theodore T Test mode for multi-chip integrated circuit packages
CN105679372A (zh) * 2015-12-31 2016-06-15 湖南国科微电子股份有限公司 一种系统级封装结构及用于该结构的闪存裸片测试方法
US20190066816A1 (en) * 2017-08-22 2019-02-28 Micron Technology, Inc. Semiconductor memory device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097211A (en) * 1996-07-18 2000-08-01 Altera Corporation Configuration memory integrated circuit
KR100347069B1 (ko) * 2000-07-13 2002-08-03 삼성전자 주식회사 테스트기능을 가진 불휘발성 반도체메모리장치
JP2002162444A (ja) * 2000-11-24 2002-06-07 Mitsubishi Electric Corp 半導体集積回路のテスト装置およびテスト方法
CN1633602A (zh) * 2001-03-19 2005-06-29 株式会社日立制作所 半导体器件及其测试方法
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US7346784B1 (en) * 2002-08-29 2008-03-18 Xilinx, Inc. Integrated circuit device programming with partial power
US7171596B2 (en) 2002-09-11 2007-01-30 Infineon Technologies Ag Circuit and method for testing embedded DRAM circuits through direct access mode
US7225379B2 (en) * 2004-04-23 2007-05-29 Oki Electric Industry Co., Ltd. Circuit and method for testing semiconductor device
US6950325B1 (en) * 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM
KR20060105228A (ko) * 2005-04-01 2006-10-11 주식회사 하이닉스반도체 내부 전압의 패키지 레벨 테스트가 가능한 반도체 메모리장치
DE112005003538T5 (de) * 2005-04-15 2008-03-06 Qimonda Ag IC-Chip-Baustein, Testeinrichtung und Schnittstelle zum Ausführen eines Funktionstests eines in dem Chip-Baustein enthaltenen Chips
JP4949707B2 (ja) * 2006-03-22 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びそのテスト方法
CN101779249B (zh) * 2007-06-14 2013-03-27 桑迪士克科技股份有限公司 半导体存储器中的可编程芯片使能和芯片地址
JP4562805B2 (ja) 2008-04-24 2010-10-13 富士フイルム株式会社 白金錯体
CN101458971B (zh) * 2008-12-02 2013-01-09 炬力集成电路设计有限公司 一种嵌入式静态存储器的测试系统及测试方法
US8392772B2 (en) * 2010-09-16 2013-03-05 Texas Instruments Incorporated On-chip memory testing
US20130036255A1 (en) * 2011-08-05 2013-02-07 Apple Inc. Testing memory subsystem connectivity
US8914692B2 (en) * 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. DRAM test architecture for wide I/O DRAM based 2.5D/3D system chips
CN105284086B (zh) * 2013-03-14 2018-08-03 美国莱迪思半导体公司 一种用于数据传输的方法及设备
KR101994769B1 (ko) * 2013-08-09 2019-09-30 에스케이하이닉스 주식회사 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템
TW201518747A (zh) * 2013-08-29 2015-05-16 Hon Hai Prec Ind Co Ltd 電路測試系統
US9401223B2 (en) * 2014-05-09 2016-07-26 Oracle International Corporation At-speed test of memory arrays using scan
KR20160091508A (ko) * 2015-01-23 2016-08-03 에스케이하이닉스 주식회사 테스트 모드 회로 및 이를 포함하는 반도체 장치
CN104637544B (zh) * 2015-01-31 2017-11-24 上海华虹宏力半导体制造有限公司 存储器的测试电路及测试方法
US10679949B2 (en) * 2016-03-11 2020-06-09 Mediatek Inc. Semiconductor package assembly with redistribution layer (RDL) trace
US10186309B2 (en) * 2016-06-29 2019-01-22 Samsung Electronics Co., Ltd. Methods of operating semiconductor memory devices and semiconductor memory devices
JP2018092690A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体集積システム
US10565151B2 (en) * 2017-11-09 2020-02-18 Micron Technology, Inc. Memory devices and systems with parallel impedance adjustment circuitry and methods for operating the same
KR102543177B1 (ko) * 2018-03-12 2023-06-14 삼성전자주식회사 고 대역폭 메모리 장치 및 이 장치를 포함하는 시스템 장치
CN109801666B (zh) * 2019-01-23 2020-12-29 西安微电子技术研究所 一种混合电路中存储器芯片的测试装置
US10867689B2 (en) 2019-02-12 2020-12-15 Micron Technology, Inc. Test access port architecture to facilitate multiple testing modes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910181A (en) * 1997-04-04 1999-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device comprising synchronous DRAM core and logic circuit integrated into a single chip and method of testing the synchronous DRAM core
US20080052573A1 (en) * 2006-06-22 2008-02-28 Pekny Theodore T Test mode for multi-chip integrated circuit packages
CN105679372A (zh) * 2015-12-31 2016-06-15 湖南国科微电子股份有限公司 一种系统级封装结构及用于该结构的闪存裸片测试方法
US20190066816A1 (en) * 2017-08-22 2019-02-28 Micron Technology, Inc. Semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023030069A1 (zh) * 2021-09-06 2023-03-09 苏州贝克微电子股份有限公司 半导体芯片、测试方法、测试装置、存储介质及程序产品

Also Published As

Publication number Publication date
US11719748B2 (en) 2023-08-08
CN110892483A (zh) 2020-03-17
TWI728613B (zh) 2021-05-21
KR20220019798A (ko) 2022-02-17
WO2021072695A1 (en) 2021-04-22
US20210116500A1 (en) 2021-04-22
TW202117535A (zh) 2021-05-01
US11125816B2 (en) 2021-09-21
KR102654681B1 (ko) 2024-04-05
JP7279258B2 (ja) 2023-05-22
CN110892483B (zh) 2021-01-29
US20210364570A1 (en) 2021-11-25
JP2022542155A (ja) 2022-09-29

Similar Documents

Publication Publication Date Title
CN110892483B (zh) 采用有限数量的测试引脚测试存储器件的方法以及利用该方法的存储器件
US7397717B2 (en) Serial peripheral interface memory device with an accelerated parallel mode
US7802157B2 (en) Test mode for multi-chip integrated circuit packages
US9110134B2 (en) Input/output delay testing for devices utilizing on-chip delay generation
US9947377B2 (en) Providing memory training of dynamic random access memory (DRAM) systems using port-to-port loopbacks, and related methods, systems, and apparatuses
US6483338B2 (en) Method and system of testing a chip
CN101165808A (zh) 顺序输出熔丝切断信息的半导体器件和测试系统
CN100501690C (zh) 使用存储器仿真模块的嵌入式微计算机单元及其测试方法
US7525856B2 (en) Apparatus and method to manage external voltage for semiconductor memory testing with serial interface
EP1220077A2 (en) Data processing apparatus and memory card using the same
KR100337601B1 (ko) 내부 상태 모니터링 회로를 가지는 반도체 집적 회로 및 그를 이용한 내부 신호 모니터링 방법
US7009417B2 (en) Semiconductor module and methods for functionally testing and configuring a semiconductor module
US10839889B1 (en) Apparatuses and methods for providing clocks to data paths
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US20080170451A1 (en) Method and circuit for setting test mode of semiconductor memory device
US7188291B2 (en) Circuit and method for testing a circuit having memory array and addressing and control unit
US6950921B2 (en) Method for operating an integrated memory unit partitioned by an external control signal
US8836360B2 (en) Semiconductor device including integrated circuit
US7881127B2 (en) Nonvolatile memory device and method of testing the same
JPH05264673A (ja) 半導体集積回路装置における内蔵ｒａｍの試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210309