CN112448714B - 一种开关箱布置 - Google Patents

一种开关箱布置 Download PDF

Info

Publication number
CN112448714B
CN112448714B CN202010909464.XA CN202010909464A CN112448714B CN 112448714 B CN112448714 B CN 112448714B CN 202010909464 A CN202010909464 A CN 202010909464A CN 112448714 B CN112448714 B CN 112448714B
Authority
CN
China
Prior art keywords
grid
switchbox
arrangement
switch box
configurable logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010909464.XA
Other languages
English (en)
Other versions
CN112448714A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pat Force LLC
Original Assignee
Pat Force LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pat Force LLC filed Critical Pat Force LLC
Publication of CN112448714A publication Critical patent/CN112448714A/zh
Application granted granted Critical
Publication of CN112448714B publication Critical patent/CN112448714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Switch Cases, Indication, And Locking (AREA)

Abstract

本申请提供一种开关箱布置。所述开关箱布置为一种类似网格的布置，其中存在一些空闲网格位置。空闲网格位置中不设有为可配置逻辑块分配的开关箱，即所述空闲网格位置中不设有开关箱。其中，设置有开关箱的网格位置数量远远小于设置有可配置逻辑块的网格位置数量。开关箱之间以与坐标轴平行的方向连接，并且每个所述开关箱连接到至少一个对角布置的所述开关箱。本申请能够在保持良好的可路由性的同时，大大降低连接结构所需的成本。

Description

一种开关箱布置
技术领域
本申请涉及电路元件领域，特别是一种开关箱布置。
背景技术
开关箱特别应用于具有可编程逻辑的集成电路中(如现场可编程门阵列(FieldProgrammable Gate Array，FPGA))。这些开关箱用于在逻辑块之间建立可配置的信号路径。开关箱的高效结构尤为重要，芯片面积应尽可能小，从而实现短而快的信号路径。
参考图1，图1为相关技术中的岛式FPGA的示意图。
在相关技术中，FPGA的典型架构是所谓的“岛式”拓扑结构。其包括三个不同的电路部分：可配置逻辑块(Configurable Logic Block，CLB)、连接盒(Connection box，CB)、以及开关箱(Switch box，SB)。
它的特点在于，每个CLB也有开关箱。对于每个开关箱通常对应两个CB。
例如，图1显示的是相关技术中的CLB、CB和SB的结构示意图。如图1所示，每个CLB分配有两个CB和一个SB。每一SB、CB和CLB均位于拓扑结构的结点上(即图1中的各个网格的网点上)。为简化起见，信号束仅用一条线示出。
采用该种结构，导致电路的连接元件的成本大大超过了实际逻辑的成本。
发明内容
本发明能够解决的技术问题是在保持良好的可路由性的同时，大大降低连接结构所需的成本。
本发明提供一种开关箱布置，所述开关箱布置为一种网格形状的布置，每个坐标方向均存在空闲网格位置，且所述空闲网格位置中不设有为可配置逻辑块分配的开关箱。
一些实施例中，所述开关箱布置还包括设置有所述开关箱的占用网格位置，所述可配置逻辑块设置于所述空闲网格位置和/或所述占用网格位置中；设置有所述开关箱的网格位置数量小于设置有所述可配置逻辑块的网格位置数量。
一些实施例中，设置有所述开关箱的网格位置数量是设置有所述可配置逻辑块的网格位置数量的一半。
一些实施例中，所述开关箱布置是棋盘式布置。
一些实施例中，所述开关箱之间沿与坐标轴平行的方向彼此连接，并且所述开关箱中的至少一个连接到对角布置的一个所述开关箱。
一些实施例中，所述开关箱布置包括至少两种不同类型或尺寸的开关箱。
一些实施例中，在所述棋盘式开关箱布置中，所述不同类型或尺寸的开关箱交替设置。
一些实施例中，所述可配置逻辑块的输出端连接到所述开关箱，以在每个坐标方向上使用输出信号。
一些实施例中，所述开关箱布置还包括设置有所述开关箱的占用网格位置；所述可配置逻辑块设置于每一所述空闲网格位置和所述占用网格位置中。
一些实施例中，所述开关箱的使用数量为所述可配置逻辑块的使用数量的30-70％。
附图说明
图1为相关技术中的岛式FPGA的示意图。
图2为本申请实施例中改变方向的X方向/Y方向连接的示意图。
图3为本申请实施例中一种开关箱的双棋盘结构示意图。
具体实施方式
应当注意的是，图中仅以实施例的方式公开了本发明。本发明不限于这些实施例。
本发明能够解决的技术问题是在保持良好的可路由性的同时，大大降低连接结构所需的成本。
在一些实施例中，开关箱布置为一种网格形状的布置，其包括占用网格位置以及空闲网格位置。其中，每一占用网格位置设置有开关箱。
在本发明的一个实施例中，每个坐标方向上的存在上述的空闲网格位置，且所述空闲网格位置中不设有为可配置逻辑块分配的开关箱，即所述空闲网格位置中不设有开关箱。优选为每隔一段距离就存在所述的空闲网格位置。
CLB可以设置在任意网格位置，即CLB可以设置于空闲网格位置和/或占用网格位置中。在一些实施例中，每一个网格位置都设有一个CLB。换言之，每一空闲网格位置和占用网格位置均设有一个CLB。
因此，具有SB的网格坐标数也远小于CLB的数量，从而降低成本，且可路由性不会受到负面影响。在一些实施例中，SB的使用数量为CLB的使用数量的30-70％。
在一些实施例中，设置有SB的网格坐标的数量是设置有CLB的网格坐标的数量的一半。在一些实施例中，SB的布置以类似棋盘的方式排列，从而优化CLB的路由和可访问性。其中，每个坐标方向上，设有SB的网格位置和不设有SB的空闲网格位置交替设置。
如图2所示，图2为本申请实施例中的改变方向的X方向/Y方向连接的示意图。图2中示出的是类似棋盘的开关箱设置。同时，还显示了X和Y方向之间的方向改变的连接。很明显，虽然不是每个方向的改变点对应的网格位置内都有SB，但是在任何方向上，任何坐标可以连接到任何其他坐标。在一些实施例中，SB间或CB间以与坐标轴平行的方向彼此连接，并且每个SB或CB可连接到至少一个对角布置的SB。
虽然SB不会设置在每个X方向和Y方向的坐标交点上，但是在任何方向上可以实现从任何坐标到任何其他坐标的方向改变。例如，在没有设置SB的X方向和Y方向的坐标交点(即空闲网格位置)处，两个相邻的SB可以沿对角线连接以改变方向，如图2所示。
进一步如图2所示，在一些实施例中，具体地，沿X方向或者Y方向顺次排列的相邻的两个SB或者CB可以沿平行于对应的坐标轴X方向或者Y方向的方向彼此连接/路由，如位于(x-2，y)和(x，y)的网格内的相邻两个SB沿平行于X方向的方向彼此连接，而(x，y)和(x，y+2)的网格内的相邻两个SB沿平行于Y方向的方向彼此连接。而当需要改变方向时，例如，从(x，y)网格内的SB路由至(x+1，y+1)网格内的SB时，则可沿两个网格的对角线方向连接以改变方向。
在一些实施例中，棋盘式开关箱布置包括至少两种不同类型或尺寸的SB。相较于使用单一尺寸SB的技术方案，本实施例能够缩小芯片面积，从而进一步减少开关成本。
在一些实施例中，不同类型或尺寸的SB交替设置。图3为一种SB的双棋盘结构示意图。图3中显示的是一种类似棋盘排列的SB，其中SB的大小不同。尺寸小的SB和尺寸大的SB交替设置，从而形成另一种棋盘结构。
在一些实施例中，可配置逻辑块的输出端连接到SB，从而可在任何坐标方向上使用输出信号。

Claims (9)

1.一种开关箱布置，其特征在于，所述开关箱布置为一种网格形状的布置，每个坐标方向均存在空闲网格位置，且所述空闲网格位置中不设有为可配置逻辑块分配的开关箱；
设置有所述开关箱的网格位置数量小于设置有所述可配置逻辑块的网格位置数量；
所述开关箱之间沿与坐标轴平行的方向彼此连接，并且所述开关箱中的至少一个连接到对角布置的一个所述开关箱。
2.根据权利要求1所述的开关箱布置，其特征在于，所述开关箱布置还包括设置有所述开关箱的占用网格位置，所述可配置逻辑块设置于所述空闲网格位置和/或所述占用网格位置中。
3.根据权利要求2所述的开关箱布置，其特征在于，
设置有所述开关箱的网格位置数量是设置有所述可配置逻辑块的网格位置数量的一半。
4.根据权利要求1所述的开关箱布置，其特征在于，
所述开关箱布置是棋盘式布置。
5.根据权利要求4所述的开关箱布置，其特征在于，
所述开关箱布置包括至少两种不同类型或尺寸的开关箱。
6.根据权利要求5所述的开关箱布置，其特征在于，
在所述棋盘式开关箱布置中，所述不同类型或尺寸的开关箱交替设置。
7.根据权利要求1所述的开关箱布置，其特征在于，
所述可配置逻辑块的输出端连接到所述开关箱，以在每个坐标方向上使用输出信号。
8.根据权利要求1所述的开关箱布置，其特征在于，所述开关箱布置还包括设置有所述开关箱的占用网格位置；所述可配置逻辑块设置于每一所述空闲网格位置和所述占用网格位置中。
9.根据权利要求1所述的开关箱布置，其特征在于，所述开关箱的使用数量为所述可配置逻辑块的使用数量的30-70％。
CN202010909464.XA 2019-09-05 2020-09-02 一种开关箱布置 Active CN112448714B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019006292.2A DE102019006292A1 (de) 2019-09-05 2019-09-05 Anordnung von Switchboxen
DE102019006292.2 2019-09-05

Publications (2)

Publication Number Publication Date
CN112448714A CN112448714A (zh) 2021-03-05
CN112448714B true CN112448714B (zh) 2024-05-14

Family

ID=72242902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010909464.XA Active CN112448714B (zh) 2019-09-05 2020-09-02 一种开关箱布置

Country Status (4)

Country Link
US (1) US11356099B2 (zh)
EP (1) EP3790197A1 (zh)
CN (1) CN112448714B (zh)
DE (1) DE102019006292A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537057A (en) * 1995-02-14 1996-07-16 Altera Corporation Programmable logic array device with grouped logic regions and three types of conductors
GB2305759A (en) * 1995-09-30 1997-04-16 Pilkington Micro Electronics Semi-conductor integrated circuit
JP2000124315A (ja) * 1998-10-13 2000-04-28 Hitachi Ltd 半導体集積回路装置
WO2000035093A1 (en) * 1998-12-09 2000-06-15 Lattice Semiconductor Corporation Efficient interconnect network for use in fpga device having variable grain architecture
US6216257B1 (en) * 1997-10-09 2001-04-10 Vantis Corporation FPGA device and method that includes a variable grain function architecture for implementing configuration logic blocks and a complimentary variable length interconnect architecture for providing configurable routing between configuration logic blocks
CN101494455A (zh) * 2009-02-26 2009-07-29 电子科技大学 多层次fpga
US8415977B1 (en) * 2012-05-11 2013-04-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025132A1 (en) * 2001-07-24 2003-02-06 Tobey John D. Inputs and outputs for embedded field programmable gate array cores in application specific integrated circuits
US7622951B2 (en) * 2004-02-14 2009-11-24 Tabula, Inc. Via programmable gate array with offset direct connections
JP5453850B2 (ja) * 2009-03-06 2014-03-26 富士通セミコンダクター株式会社 半導体集積回路
EP2894572B1 (en) * 2014-01-09 2018-08-29 Université de Rennes 1 Method and device for programming a FPGA

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537057A (en) * 1995-02-14 1996-07-16 Altera Corporation Programmable logic array device with grouped logic regions and three types of conductors
GB2305759A (en) * 1995-09-30 1997-04-16 Pilkington Micro Electronics Semi-conductor integrated circuit
US6216257B1 (en) * 1997-10-09 2001-04-10 Vantis Corporation FPGA device and method that includes a variable grain function architecture for implementing configuration logic blocks and a complimentary variable length interconnect architecture for providing configurable routing between configuration logic blocks
JP2000124315A (ja) * 1998-10-13 2000-04-28 Hitachi Ltd 半導体集積回路装置
WO2000035093A1 (en) * 1998-12-09 2000-06-15 Lattice Semiconductor Corporation Efficient interconnect network for use in fpga device having variable grain architecture
CN101494455A (zh) * 2009-02-26 2009-07-29 电子科技大学 多层次fpga
US8415977B1 (en) * 2012-05-11 2013-04-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Also Published As

Publication number Publication date
CN112448714A (zh) 2021-03-05
US11356099B2 (en) 2022-06-07
US20210075424A1 (en) 2021-03-11
EP3790197A1 (de) 2021-03-10
DE102019006292A1 (de) 2021-03-11

Similar Documents

Publication Publication Date Title
US5880598A (en) Tile-based modular routing resources for high density programmable logic device
US7557611B2 (en) Block level routing architecture in a field programmable gate array
US5598347A (en) Layout method for designing an integrated circuit device by using standard cells
TWI430398B (zh) 半導體積體電路
US5327023A (en) Programmable logic device
US10424617B2 (en) Crossbar switch with an arrangement of wires, logic integrated circuit using the same, and semiconductor device
KR102276030B1 (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
US20190013811A1 (en) Reconfigurable circuit, reconfigurable circuit system, and method for operating reconfigurable circuit
US6680624B2 (en) Block symmetrization in a field programmable gate array
CN112448714B (zh) 一种开关箱布置
CN110837820B (zh) 一种阵列基板及显示面板
CA2476175C (en) Floor planning for programmable gate array having embedded fixed logic circuitry
US6285212B1 (en) Block connector splitting in logic block of a field programmable gate array
US20200266822A1 (en) Logic integrated circuit
JP4283220B2 (ja) ビルディングブロックを有する集積回路
US6064127A (en) Switch network
JP5170079B2 (ja) コンフィギュラブル回路およびコンフィギュレーション方法
US6323678B1 (en) Integrated circuit device with programmable junctions and method of designing such integrated circuit device
JP2010225738A (ja) 半導体集積回路
KR101503737B1 (ko) 반도체 장치
WO2019030899A1 (en) ROUTING NETWORK FOR RECONFIGURABLE CIRCUIT
EP2360601A1 (en) Programmable logic device with custom blocks
JPH098647A (ja) プログラマブル論理回路
JP2005158815A (ja) プログラマブル論理回路およびプログラマブル論理回路の配線構造
JP2006147610A (ja) Ｉ／ｏセル及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant