JPH098647A - プログラマブル論理回路 - Google Patents
プログラマブル論理回路Info
- Publication number
- JPH098647A JPH098647A JP7154841A JP15484195A JPH098647A JP H098647 A JPH098647 A JP H098647A JP 7154841 A JP7154841 A JP 7154841A JP 15484195 A JP15484195 A JP 15484195A JP H098647 A JPH098647 A JP H098647A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection
- crossover
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 外部からのアクセスによりその演算論理およ
び接続が変更可能なプログラマブル論理回路の配線接続
スイッチ部のスイッチ段数を少なくし、また、必要なス
イッチ数を少なくする。 【構成】 プログラマブル論理回路の論理実現部102
の入出力の配線を入力線113と出力線123とに区別
して配線接続スイッチ部105に接続する。配線接続ス
イッチ部105は、入力配線と渡り配線間の接続、出力
配線と渡り配線間の接続、入力配線と出力配線間の接続
を、各配線間相互の接続関係を補うようにスイッチが配
置される。
び接続が変更可能なプログラマブル論理回路の配線接続
スイッチ部のスイッチ段数を少なくし、また、必要なス
イッチ数を少なくする。 【構成】 プログラマブル論理回路の論理実現部102
の入出力の配線を入力線113と出力線123とに区別
して配線接続スイッチ部105に接続する。配線接続ス
イッチ部105は、入力配線と渡り配線間の接続、出力
配線と渡り配線間の接続、入力配線と出力配線間の接続
を、各配線間相互の接続関係を補うようにスイッチが配
置される。
Description
【0001】
【産業上の利用分野】本発明は、FPGA(Field Prog
rammable Gate Array)に関する。このFPGAは、ユー
ザがプログラムすることでデバイス内部の回路情報を電
気的に書き込み、ディジタル回路の動作を決定できる回
路である。
rammable Gate Array)に関する。このFPGAは、ユー
ザがプログラムすることでデバイス内部の回路情報を電
気的に書き込み、ディジタル回路の動作を決定できる回
路である。
【0002】
【従来の技術】図9に、プログラマブル論理回路の第一
の従来例の構成(特公平4−46488号)を示す。こ
の従来例は、コンフィグラブルロジックアレイ401と
して構成される。コンフィグラブルロジックアレイで
は、演算論理が変更可能な複数の論理実現部は、コンフ
ィグラブル論理要素402と名付けられ、マトリクス状
に配置されている。配線はリード403、外部入出力端
子はI/Oパッド404、リード間の接続部はジャンク
ションと称される。ジャンクションは、リード403と
コンフィグラブル論理要素402の入出力とを接続する
アクセスジャンクション405と、リード間を接続する
プログラマブル一般的相互接続ジャンクション(以下相
互接続ジャンクションという)406との2種類のジャ
ンクションで構成されている。
の従来例の構成(特公平4−46488号)を示す。こ
の従来例は、コンフィグラブルロジックアレイ401と
して構成される。コンフィグラブルロジックアレイで
は、演算論理が変更可能な複数の論理実現部は、コンフ
ィグラブル論理要素402と名付けられ、マトリクス状
に配置されている。配線はリード403、外部入出力端
子はI/Oパッド404、リード間の接続部はジャンク
ションと称される。ジャンクションは、リード403と
コンフィグラブル論理要素402の入出力とを接続する
アクセスジャンクション405と、リード間を接続する
プログラマブル一般的相互接続ジャンクション(以下相
互接続ジャンクションという)406との2種類のジャ
ンクションで構成されている。
【0003】この図9のプログラマブル論理回路は、マ
トリクス状に配置されたコンフィグラブル論理要素40
2を囲んで、4個の入出力配線を接続するアクセスジャ
ンクション405が配置される(一つのコンフィグラブ
ル論理要素402は4個のアクセスジャンクション40
5と接続される)。また4個の隣接するアクセスジャン
クション405を接続するように相互接続ジャンクショ
ン406が配置される。外部入出力端子であるI/Oパ
ッド404は、最外郭のアクセスジャンクション405
に接続されている。
トリクス状に配置されたコンフィグラブル論理要素40
2を囲んで、4個の入出力配線を接続するアクセスジャ
ンクション405が配置される(一つのコンフィグラブ
ル論理要素402は4個のアクセスジャンクション40
5と接続される)。また4個の隣接するアクセスジャン
クション405を接続するように相互接続ジャンクショ
ン406が配置される。外部入出力端子であるI/Oパ
ッド404は、最外郭のアクセスジャンクション405
に接続されている。
【0004】次に、図12に第二の従来例のプログラマ
ブル論理回路の構成(特開平2−82814号)を示
す。このプログラマブルロジックデバイス701は、プ
ログラマブル論理要素702と、配線703と、プログ
ラマブル入出力ブロック704と、スイッチステーショ
ン705とから構成されている。プログラマブル論理要
素702は、近隣(隣接する)スイッチステーション7
05に接続され、スイッチステーション705は、隣接
スイッチステーション705に接続されている。このた
め、一つのスイッチステーション705は、8方向に配
線を備え、隣接する4個のスイッチステーション705
との接続用配線、周囲の4個のプログラマブル論理要素
702との接続用配線を収容し、これらの配線間の接続
を行う。なお、プログラマブル入出力ブロック704
は、最外郭のスイッチステーションに接続されている。
ブル論理回路の構成(特開平2−82814号)を示
す。このプログラマブルロジックデバイス701は、プ
ログラマブル論理要素702と、配線703と、プログ
ラマブル入出力ブロック704と、スイッチステーショ
ン705とから構成されている。プログラマブル論理要
素702は、近隣(隣接する)スイッチステーション7
05に接続され、スイッチステーション705は、隣接
スイッチステーション705に接続されている。このた
め、一つのスイッチステーション705は、8方向に配
線を備え、隣接する4個のスイッチステーション705
との接続用配線、周囲の4個のプログラマブル論理要素
702との接続用配線を収容し、これらの配線間の接続
を行う。なお、プログラマブル入出力ブロック704
は、最外郭のスイッチステーションに接続されている。
【0005】
【発明が解決しようとする課題】第一の従来例のコンフ
ィグラブルロジックアレイ401では、2種類のジャン
クションが明確に役割分担されている。アクセスジャン
クション405は、コンフィグラブル論理要素402か
らの信号の入出力に使用され、複数のリード間の選択を
行う。したがってアクセスジャンクション405では、
図10に示すように、ジャンクション501(スイッ
チ)がすべてのリード403の交差上に置かれている。
一方、相互接続ジャンクション406は、ある信号をア
クセスジャンクション405間に伝播させるルートを接
続するために使用される。このような相互接続ジャンク
ション406におけるリード接続の構成を図10に、ま
た、相互接続ジャンクション406の構成を図11に示
す。このように、アクセスジャンクション405、相互
接続ジャンクション406は、それぞれのリードを接続
するジャンクション(スイッチ)501で構成されてい
る。
ィグラブルロジックアレイ401では、2種類のジャン
クションが明確に役割分担されている。アクセスジャン
クション405は、コンフィグラブル論理要素402か
らの信号の入出力に使用され、複数のリード間の選択を
行う。したがってアクセスジャンクション405では、
図10に示すように、ジャンクション501(スイッ
チ)がすべてのリード403の交差上に置かれている。
一方、相互接続ジャンクション406は、ある信号をア
クセスジャンクション405間に伝播させるルートを接
続するために使用される。このような相互接続ジャンク
ション406におけるリード接続の構成を図10に、ま
た、相互接続ジャンクション406の構成を図11に示
す。このように、アクセスジャンクション405、相互
接続ジャンクション406は、それぞれのリードを接続
するジャンクション(スイッチ)501で構成されてい
る。
【0006】図11に示すように、あるコンフィグラブ
ル論理要素402から出た信号は、次のコンフィグラブ
ル論理要素402に到達するためには、いったんアクセ
スジャンクション405と、必要に応じて相互接続ジャ
ンクション406とを経由する経路をとる。あるコンフ
ィグラブル論理要素402から1段のジャンクション5
01(スイッチ)の接続だけでは次のコンフィグラブル
論理要素402には到達しない。隣接するコンフィグラ
ブル論理要素402間でもアクセスジャンクション40
5を構成する内部のジャンクション501を2か所通る
必要がある。また、相互接続ジャンクション406の上
方向(c1〜c4)、左方向(a1〜a4)のリード上
の信号が右下のコンフィグラブル論理要素402の入力
に達するためには、相互接続ジャンクション406とア
クセスジャンクション405の2個のジャンクション5
01を通過する必要がある。
ル論理要素402から出た信号は、次のコンフィグラブ
ル論理要素402に到達するためには、いったんアクセ
スジャンクション405と、必要に応じて相互接続ジャ
ンクション406とを経由する経路をとる。あるコンフ
ィグラブル論理要素402から1段のジャンクション5
01(スイッチ)の接続だけでは次のコンフィグラブル
論理要素402には到達しない。隣接するコンフィグラ
ブル論理要素402間でもアクセスジャンクション40
5を構成する内部のジャンクション501を2か所通る
必要がある。また、相互接続ジャンクション406の上
方向(c1〜c4)、左方向(a1〜a4)のリード上
の信号が右下のコンフィグラブル論理要素402の入力
に達するためには、相互接続ジャンクション406とア
クセスジャンクション405の2個のジャンクション5
01を通過する必要がある。
【0007】このような第一の従来技術では、コンフィ
グラブル論理要素402の出力から次のコンフィグラブ
ル論理要素402の入力に達するために、複数のジャン
クションを通過する必要がある。このようなジャンクシ
ョン、すなわちスイッチを信号が通過する回数を減らす
ことが、このような論理可変な素子に実現された回路の
動作速度を向上させるために要望される。
グラブル論理要素402の出力から次のコンフィグラブ
ル論理要素402の入力に達するために、複数のジャン
クションを通過する必要がある。このようなジャンクシ
ョン、すなわちスイッチを信号が通過する回数を減らす
ことが、このような論理可変な素子に実現された回路の
動作速度を向上させるために要望される。
【0008】次に第二の従来例のスイッチステーション
の接続関係を図13に示す。この接続関係では、各方向
の配線703で同一方向の接続はできないが、あるプロ
グラマブル論理要素702から別のプログラマブル論理
要素702へ、またプログラマブル論理要素702から
別方向の配線703へは任意に接続または切り離しを可
能としている。この条件を満足すればどのプログラマブ
ル論理要素702からいかなる経路を通ろうとも他のど
のプログラマブル論理要素702への接続が可能とな
り、本質的な未接続問題は生じない。しかし、同じ信号
を複数のプログラマブル論理要素702へ分配する場合
も考えられ、複数のプログラマブル論理要素702の接
続に必要なスイッチをさらに削減することはできない。
の接続関係を図13に示す。この接続関係では、各方向
の配線703で同一方向の接続はできないが、あるプロ
グラマブル論理要素702から別のプログラマブル論理
要素702へ、またプログラマブル論理要素702から
別方向の配線703へは任意に接続または切り離しを可
能としている。この条件を満足すればどのプログラマブ
ル論理要素702からいかなる経路を通ろうとも他のど
のプログラマブル論理要素702への接続が可能とな
り、本質的な未接続問題は生じない。しかし、同じ信号
を複数のプログラマブル論理要素702へ分配する場合
も考えられ、複数のプログラマブル論理要素702の接
続に必要なスイッチをさらに削減することはできない。
【0009】上下左右方向がそれぞれ4本ずつで、プロ
グラマブル論理要素702からの配線703が3本ずつ
である場合の構成例を図14に示す。プログラマブル論
理要素702の入力から出力までの経路で複数の候補を
確保する条件を満足するスイッチステーション705を
構成するためには、スイッチ901の数の増加は非常に
多くなる。上下左右各方向の4本の配線間の接続には、
それぞれ6個のスイッチ901が必要であり、プログラ
マブル論理要素702の出力から他のすべての配線70
3に接続するためには、その全ての配線数分のスイッチ
901が必要である。このため、スイッチステーション
705の全スイッチ数は270個となる。このように第
二従来例では、スイッチ数が多くなり、限られた素子面
積にスイッチステーションを構成することは困難にな
り、実現性が乏しいものとなる。また、プログラマブル
ロジックデバイスの素子面積が大きなものとなってしま
う。
グラマブル論理要素702からの配線703が3本ずつ
である場合の構成例を図14に示す。プログラマブル論
理要素702の入力から出力までの経路で複数の候補を
確保する条件を満足するスイッチステーション705を
構成するためには、スイッチ901の数の増加は非常に
多くなる。上下左右各方向の4本の配線間の接続には、
それぞれ6個のスイッチ901が必要であり、プログラ
マブル論理要素702の出力から他のすべての配線70
3に接続するためには、その全ての配線数分のスイッチ
901が必要である。このため、スイッチステーション
705の全スイッチ数は270個となる。このように第
二従来例では、スイッチ数が多くなり、限られた素子面
積にスイッチステーションを構成することは困難にな
り、実現性が乏しいものとなる。また、プログラマブル
ロジックデバイスの素子面積が大きなものとなってしま
う。
【0010】また、第二の従来技術のプログラマブルロ
ジックデバイス701は、問題となる信号のスイッチ通
過段数を減少させている。つまり、第一の従来例の課題
を克服しているように考えられる。しかし、この第二の
従来例を検討したところ、次のような問題があることが
わかった。
ジックデバイス701は、問題となる信号のスイッチ通
過段数を減少させている。つまり、第一の従来例の課題
を克服しているように考えられる。しかし、この第二の
従来例を検討したところ、次のような問題があることが
わかった。
【0011】すなわち、プログラマブルロジックデバイ
ス701に回路を実現するには、スイッチステーション
705に同一方向からの複数の配線703が必要であ
る。例えば、図15では、W、E間に信号が複数行き交
うとき、1本の配線703では対応できない。また配線
703を複数とした場合、図15では、N1、N2、S
1、S2のように、複数配線703があるが、例えばX
より伝播する信号の経路を図16に示された接続関係表
を参照してみると、上方向へはN1しか選択できる配線
703がない。そして、N1を通過した先のS1からプ
ログラマブル論理要素702への接続はAのみとなって
他の入力BやCへは入れられない。つまり、プログラマ
ブル論理要素702から配線703への接続が複数あっ
たり、配線703から複数の論理要素702への入力に
対して想定されていないため、実現したい回路の信号を
伝播させる経路を設定できなくなることがある。
ス701に回路を実現するには、スイッチステーション
705に同一方向からの複数の配線703が必要であ
る。例えば、図15では、W、E間に信号が複数行き交
うとき、1本の配線703では対応できない。また配線
703を複数とした場合、図15では、N1、N2、S
1、S2のように、複数配線703があるが、例えばX
より伝播する信号の経路を図16に示された接続関係表
を参照してみると、上方向へはN1しか選択できる配線
703がない。そして、N1を通過した先のS1からプ
ログラマブル論理要素702への接続はAのみとなって
他の入力BやCへは入れられない。つまり、プログラマ
ブル論理要素702から配線703への接続が複数あっ
たり、配線703から複数の論理要素702への入力に
対して想定されていないため、実現したい回路の信号を
伝播させる経路を設定できなくなることがある。
【0012】したがって、あるプログラマブル論理要素
702の出力から信号を伝播させたいプログラマブル論
理要素702の入力までの経路を十分確保するために
は、配線703を複数とし、スイッチステーション70
5の各配線間の接続を増やすことが必要になる。
702の出力から信号を伝播させたいプログラマブル論
理要素702の入力までの経路を十分確保するために
は、配線703を複数とし、スイッチステーション70
5の各配線間の接続を増やすことが必要になる。
【0013】ここで、複数の配線間が直接接続されるた
めには、その分スイッチが必要となり、単純にスイッチ
数は配線数の組み合わせにより増大する。
めには、その分スイッチが必要となり、単純にスイッチ
数は配線数の組み合わせにより増大する。
【0014】本発明は、上述の問題を解決するもので、
スイッチ通過段数を少なくでき、速度が低下しないプロ
グラマブル論理回路を提供することを目的とする。ま
た、本発明は、スイッチ数の増加を抑制し、小さい素子
面積で集積できるプログラマブル論理回路を提供するこ
とを目的とする。
スイッチ通過段数を少なくでき、速度が低下しないプロ
グラマブル論理回路を提供することを目的とする。ま
た、本発明は、スイッチ数の増加を抑制し、小さい素子
面積で集積できるプログラマブル論理回路を提供するこ
とを目的とする。
【0015】
【課題を解決するための手段】本発明は、論理実現部
(プログラマブル論理要素)の入出力の配線を入力配線
と出力配線に区別して異なる配線接続スイッチ部に接続
し、配線接続スイッチは、入力配線と上下左右方向の渡
り配線間の接続、出力配線と渡り配線間の接続、入力配
線と出力配線間の接続などの各配線間相互の接続関係を
補い合うように接続切り離し用のスイッチを配置を設定
したことを特徴とする。
(プログラマブル論理要素)の入出力の配線を入力配線
と出力配線に区別して異なる配線接続スイッチ部に接続
し、配線接続スイッチは、入力配線と上下左右方向の渡
り配線間の接続、出力配線と渡り配線間の接続、入力配
線と出力配線間の接続などの各配線間相互の接続関係を
補い合うように接続切り離し用のスイッチを配置を設定
したことを特徴とする。
【0016】この補い合う配線接続関係としては、例え
ば、「出力配線と各方向の渡り配線間、各方向の渡り配
線と別方向渡り配線間は1箇所のみ接続可能とし、出力
配線と各方向の渡り配線間と入力配線と出力配線間の接
続はすべての組み合わせで可能とし、入力配線同士の
間、出力配線同士の間、同一方向の渡り配線間は接続し
ないものとする」ような接続関係を設定する。
ば、「出力配線と各方向の渡り配線間、各方向の渡り配
線と別方向渡り配線間は1箇所のみ接続可能とし、出力
配線と各方向の渡り配線間と入力配線と出力配線間の接
続はすべての組み合わせで可能とし、入力配線同士の
間、出力配線同士の間、同一方向の渡り配線間は接続し
ないものとする」ような接続関係を設定する。
【0017】すなわち、外部からのアクセスによりその
演算論理が変更可能な複数の論理ブロックと、この論理
ブロックの間の接続を外部からのアクセスにより変更可
能な配線領域と、この配線領域に外部からの信号の入出
力を行う外部端子とを備えたプログラマブル論理回路に
おいて、前記配線領域は、各方向へ信号を伝播させる渡
り配線と、前記論理ブロックの入力線と、前記論理ブロ
ックの出力線と、外部端子を接続する外部接続配線と、
これらの配線間の接続切り離しを行う配線接続スイッチ
部とを備え、前記配線接続スイッチ部は、ある方向の渡
り配線と別方向の特定の渡り配線との接続切り離しを行
うスイッチと、各方向の渡り配線と前記入力配線および
前記出力配線との接続切り離しを行い、各渡り配線を前
記入力配線または前記出力配線の一方については特定の
配線に接続切り離しを行うスイッチと、出力配線と入力
配線との接続切り離しを行うスイッチとを備えることを
特徴とする。
演算論理が変更可能な複数の論理ブロックと、この論理
ブロックの間の接続を外部からのアクセスにより変更可
能な配線領域と、この配線領域に外部からの信号の入出
力を行う外部端子とを備えたプログラマブル論理回路に
おいて、前記配線領域は、各方向へ信号を伝播させる渡
り配線と、前記論理ブロックの入力線と、前記論理ブロ
ックの出力線と、外部端子を接続する外部接続配線と、
これらの配線間の接続切り離しを行う配線接続スイッチ
部とを備え、前記配線接続スイッチ部は、ある方向の渡
り配線と別方向の特定の渡り配線との接続切り離しを行
うスイッチと、各方向の渡り配線と前記入力配線および
前記出力配線との接続切り離しを行い、各渡り配線を前
記入力配線または前記出力配線の一方については特定の
配線に接続切り離しを行うスイッチと、出力配線と入力
配線との接続切り離しを行うスイッチとを備えることを
特徴とする。
【0018】なお、各渡り配線は対応する一つの渡り配
線のみと接続切り離しが行われ、各方向の各渡り配線
は、一つの特定の入力配線とまたは一つの特定の出力配
線との接続切り離しが行われることが好ましい。
線のみと接続切り離しが行われ、各方向の各渡り配線
は、一つの特定の入力配線とまたは一つの特定の出力配
線との接続切り離しが行われることが好ましい。
【0019】また、ある方向の渡り配線と別方向の渡り
配線との間の接続切り離しを行うスイッチの一部が常時
接続状態であることができる。
配線との間の接続切り離しを行うスイッチの一部が常時
接続状態であることができる。
【0020】また、論理ブロックに接続される入力配線
および出力配線は、それぞれ異なる配線接続スイッチ部
に接続されることができる。
および出力配線は、それぞれ異なる配線接続スイッチ部
に接続されることができる。
【0021】
【作用】本発明のプログラマブル論理回路の上の配線接
続スイッチ部は、各配線(渡り配線、入力配線、出力配
線)相互の接続関係を補い合うような相互条件を満たし
て接続切り離しスイッチを配置している。このため、配
線接続スイッチ部につながっている入力配線と出力配線
とが1箇所のスイッチで直接接続される。また、論理実
現部(論理ブロック)の出力から全ての方向の配線に1
箇所のスイッチで直接接続でき、かつ各方向の特定配線
から1箇所のスイッチだけで、直接論理実現部の入力に
信号の到達が可能となる。
続スイッチ部は、各配線(渡り配線、入力配線、出力配
線)相互の接続関係を補い合うような相互条件を満たし
て接続切り離しスイッチを配置している。このため、配
線接続スイッチ部につながっている入力配線と出力配線
とが1箇所のスイッチで直接接続される。また、論理実
現部(論理ブロック)の出力から全ての方向の配線に1
箇所のスイッチで直接接続でき、かつ各方向の特定配線
から1箇所のスイッチだけで、直接論理実現部の入力に
信号の到達が可能となる。
【0022】このため、本発明の配線接続スイッチ部の
あるプログラマブル論理回路を用いれば、プログラムさ
れた回路の各信号が、配線上存在する接続スイッチ部を
通過する段数が減る。論理実現部の出力信号は、スイッ
チと配線とによって作られたスイッチ通過段数の少ない
経路を通り、次の論理実現部の入力に達する。このよう
にして、論理実現部間の高速な信号伝播の実現を図るこ
とができる。また、スイッチ数が少なくてすむため、素
子面積を小さくすることができる。
あるプログラマブル論理回路を用いれば、プログラムさ
れた回路の各信号が、配線上存在する接続スイッチ部を
通過する段数が減る。論理実現部の出力信号は、スイッ
チと配線とによって作られたスイッチ通過段数の少ない
経路を通り、次の論理実現部の入力に達する。このよう
にして、論理実現部間の高速な信号伝播の実現を図るこ
とができる。また、スイッチ数が少なくてすむため、素
子面積を小さくすることができる。
【0023】また、配線接続スイッチ部を構成する接続
切り離しスイッチの配置を決める上述の配線間の接続関
係では、配線接続スイッチ部で論理実現部の出力から他
の全ての方向の配線に接続できる。また同一論理実現部
では、入出力本数に制限があるだけで、任意の論理が実
現できるので、複数入力間の入力交換も可能である。し
たがって、ある論理実現部の出力から信号の到達目的の
論理実現部の入力までの経路の候補が複数存在するよう
になっている。このような経路候補からどの配線を選べ
ばよいかは、回路の複数の信号に対して探索処理を行
い、その結果に基づいて配線の接続をすればどの信号も
所望の論理実現部の入力に到達できる。
切り離しスイッチの配置を決める上述の配線間の接続関
係では、配線接続スイッチ部で論理実現部の出力から他
の全ての方向の配線に接続できる。また同一論理実現部
では、入出力本数に制限があるだけで、任意の論理が実
現できるので、複数入力間の入力交換も可能である。し
たがって、ある論理実現部の出力から信号の到達目的の
論理実現部の入力までの経路の候補が複数存在するよう
になっている。このような経路候補からどの配線を選べ
ばよいかは、回路の複数の信号に対して探索処理を行
い、その結果に基づいて配線の接続をすればどの信号も
所望の論理実現部の入力に到達できる。
【0024】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【0025】(第一実施例)図1は、本発明のプログラ
マブル論理回路101の全体構成の一例を示すものであ
る。このプログラマブル論理回路101は、論理を実現
する複数の論理実現部102および外部端子104と、
配線接続スイッチ部105は、それぞれ配線によって接
続されている。この実施例は、各論理実現部102の周
囲を縦横に配線が4本ずつ走っていて、論理実現部10
2の入力が3で、出力が1の場合を示す(出力は1であ
るがe1、e2、e3の同一の信号が隣接する3個の配
線接続スイッチ部105に入力される)。
マブル論理回路101の全体構成の一例を示すものであ
る。このプログラマブル論理回路101は、論理を実現
する複数の論理実現部102および外部端子104と、
配線接続スイッチ部105は、それぞれ配線によって接
続されている。この実施例は、各論理実現部102の周
囲を縦横に配線が4本ずつ走っていて、論理実現部10
2の入力が3で、出力が1の場合を示す(出力は1であ
るがe1、e2、e3の同一の信号が隣接する3個の配
線接続スイッチ部105に入力される)。
【0026】ここで、各配線は、論理実現部102の入
力を入力配線113、論理実現部102の出力を出力配
線123、配線接続スイッチ部105の上下左右方向に
接続する渡り配線133と区別する。また、入力配線1
13の代わりに外部端子104から入出力信号をやり取
りする外部接続配線143が配線接続スイッチ部105
につながっている箇所もある。
力を入力配線113、論理実現部102の出力を出力配
線123、配線接続スイッチ部105の上下左右方向に
接続する渡り配線133と区別する。また、入力配線1
13の代わりに外部端子104から入出力信号をやり取
りする外部接続配線143が配線接続スイッチ部105
につながっている箇所もある。
【0027】ここで、本実施例は、外部からのアクセス
によりその演算論理が変更可能な複数の論理ブロックと
なる論理実現部102と、この論理実現部102の間の
接続を外部からのアクセスにより変更可能な配線領域
と、この配線領域に外部からの信号の入出力を行う外部
端子104とを備えたプログラマブル論理回路におい
て、前記配線領域は、各方向へ信号を伝播させる渡り配
線133と、前記論理ブロックの入力線と、前記論理ブ
ロックの出力線123と、外部端子を接続する外部接続
配線143と、これらの配線間の接続切り離しを行う配
線接続スイッチ部105とを備え、前記配線接続スイッ
チ部105は、ある方向の渡り配線と別方向の渡り配線
とを特定箇所(特定の渡り配線に)ごとに接続切り離し
を行うスイッチ301と、各方向の渡り配線133と前
記入力配線113とを特定箇所ごと(特定の渡り配線を
特定の入力配線に)に接続切り離しを行うスイッチ30
1と、出力配線123と渡り配線133との間、出力配
線123と入力配線113との間とを各箇所(全ての出
力配線を各渡り配線に、およびすべて出力配線を各入力
配線に)で接続切り離しを行うスイッチ301とを備え
ることを特徴とする。
によりその演算論理が変更可能な複数の論理ブロックと
なる論理実現部102と、この論理実現部102の間の
接続を外部からのアクセスにより変更可能な配線領域
と、この配線領域に外部からの信号の入出力を行う外部
端子104とを備えたプログラマブル論理回路におい
て、前記配線領域は、各方向へ信号を伝播させる渡り配
線133と、前記論理ブロックの入力線と、前記論理ブ
ロックの出力線123と、外部端子を接続する外部接続
配線143と、これらの配線間の接続切り離しを行う配
線接続スイッチ部105とを備え、前記配線接続スイッ
チ部105は、ある方向の渡り配線と別方向の渡り配線
とを特定箇所(特定の渡り配線に)ごとに接続切り離し
を行うスイッチ301と、各方向の渡り配線133と前
記入力配線113とを特定箇所ごと(特定の渡り配線を
特定の入力配線に)に接続切り離しを行うスイッチ30
1と、出力配線123と渡り配線133との間、出力配
線123と入力配線113との間とを各箇所(全ての出
力配線を各渡り配線に、およびすべて出力配線を各入力
配線に)で接続切り離しを行うスイッチ301とを備え
ることを特徴とする。
【0028】この図1に示した配線接続スイッチ部10
5と論理実現部102のひとつを取り出し、その接続関
係を図2に示す。
5と論理実現部102のひとつを取り出し、その接続関
係を図2に示す。
【0029】配線接続スイッチ部105は、隣接する配
線接続スイッチ部との間で、左側の配線接続スイッチ部
とは、a1、a2、a3、a4、右側の配線接続スイッ
チ部105とは、b1、b2、b3、b4、上側の配線
接続スイッチ部とは、c1、c2、c3、c4、下側の
配線接続スイッチ部とは、d1、d2、d3、d4でそ
れぞれ渡り配線133により接続される。e1、e2、
e3は、他の論理実現部102の出力配線であり、e1
は右上の論理実現部の出力配線、e2は左上の論理実現
部の出力配線、e3は左下の論理実現部の出力配線が入
力される。そしてf1、f2、f3は、論理実現部10
2の3本の入力配線となり、合計18本の配線が収容さ
れている。
線接続スイッチ部との間で、左側の配線接続スイッチ部
とは、a1、a2、a3、a4、右側の配線接続スイッ
チ部105とは、b1、b2、b3、b4、上側の配線
接続スイッチ部とは、c1、c2、c3、c4、下側の
配線接続スイッチ部とは、d1、d2、d3、d4でそ
れぞれ渡り配線133により接続される。e1、e2、
e3は、他の論理実現部102の出力配線であり、e1
は右上の論理実現部の出力配線、e2は左上の論理実現
部の出力配線、e3は左下の論理実現部の出力配線が入
力される。そしてf1、f2、f3は、論理実現部10
2の3本の入力配線となり、合計18本の配線が収容さ
れている。
【0030】ここで、配線接続スイッチ部105につな
がる合計18本の配線間で接続切り離し可能な箇所を図
13の接続表のように設定する。具体的なスイッチの配
置は図3に示すようになる。
がる合計18本の配線間で接続切り離し可能な箇所を図
13の接続表のように設定する。具体的なスイッチの配
置は図3に示すようになる。
【0031】上側(c1、c2、c3、c4)、下側
(d1、d2、d3、d4)、左側(a1、a2、a
3、a4)、右側(b1、b2、b3、b4)方向の渡
り配線133間は、一つのスイッチのみでそれぞれ別の
方向のいずれか一つの渡り配線133に接続される。例
えばa1、b1、c1、d1、e1、f1の間の線20
1は、それぞれ外部からの制御で接続切り離しが可能と
なっている。また、出力配線123のe1、e2、e3
は他の全ての配線に接続されている。つまり出力配線1
23のひとつ、例えばe1はc1、c2、c3、c4、
d1、d2、d3、d4、a1、a2、a3、a4、b
1、b2、b3、b4、f1、f2、f3との間の線は
それぞれ外部からの制御により接続切り離しが可能であ
る。
(d1、d2、d3、d4)、左側(a1、a2、a
3、a4)、右側(b1、b2、b3、b4)方向の渡
り配線133間は、一つのスイッチのみでそれぞれ別の
方向のいずれか一つの渡り配線133に接続される。例
えばa1、b1、c1、d1、e1、f1の間の線20
1は、それぞれ外部からの制御で接続切り離しが可能と
なっている。また、出力配線123のe1、e2、e3
は他の全ての配線に接続されている。つまり出力配線1
23のひとつ、例えばe1はc1、c2、c3、c4、
d1、d2、d3、d4、a1、a2、a3、a4、b
1、b2、b3、b4、f1、f2、f3との間の線は
それぞれ外部からの制御により接続切り離しが可能であ
る。
【0032】本実施例の配線接続スイッチ部105は、
図3に示すように1個ずつ個々に外部からの制御可能な
接続切り離しスイッチ301と配線とで構成されてお
り、97個の接続切り離しスイッチ301を用いる。こ
の接続切り離しスイッチ301は、上下左右方向の渡り
配線133と、論理実現部102の入力配線113、出
力配線123のどの方向配線の接続にも1つずつ用い、
また同様に論理実現部102の出力配線123からは全
ての他の配線の間に1つずつ接続切り離しスイッチをお
く構成となっている。この接続切り離しスイッチ301
は図13の接続表に示す接続切り離し関係となるように
なっている。
図3に示すように1個ずつ個々に外部からの制御可能な
接続切り離しスイッチ301と配線とで構成されてお
り、97個の接続切り離しスイッチ301を用いる。こ
の接続切り離しスイッチ301は、上下左右方向の渡り
配線133と、論理実現部102の入力配線113、出
力配線123のどの方向配線の接続にも1つずつ用い、
また同様に論理実現部102の出力配線123からは全
ての他の配線の間に1つずつ接続切り離しスイッチをお
く構成となっている。この接続切り離しスイッチ301
は図13の接続表に示す接続切り離し関係となるように
なっている。
【0033】ここで、図7ないし9記載の第一の従来例
と比較すると、本実施例では、図7ないし図9に示すジ
ャンクション501の通過段数、すなわちスイッチ通過
段数を確実に減少させている。これは、配線接続スイッ
チ部105では、入力配線113および出力配線123
から各方向の配線間、出力配線123から入力配線11
3の間、ある方向の渡り配線133から他方向の渡り配
線133間は、それぞれ接続切り離しスイッチ301を
一つ通過すればよく、その通過段数は1となっているか
らである。
と比較すると、本実施例では、図7ないし図9に示すジ
ャンクション501の通過段数、すなわちスイッチ通過
段数を確実に減少させている。これは、配線接続スイッ
チ部105では、入力配線113および出力配線123
から各方向の配線間、出力配線123から入力配線11
3の間、ある方向の渡り配線133から他方向の渡り配
線133間は、それぞれ接続切り離しスイッチ301を
一つ通過すればよく、その通過段数は1となっているか
らである。
【0034】次に本実施例と図10ないし図14記載の
第二の従来例と比較する。第二の従来例では、270個
のスイッチを必要としていたのに対して、本実施例で
は、配線接続スイッチ部105は、97個という限られ
た数の接続切り離しスイッチで構成できる。
第二の従来例と比較する。第二の従来例では、270個
のスイッチを必要としていたのに対して、本実施例で
は、配線接続スイッチ部105は、97個という限られ
た数の接続切り離しスイッチで構成できる。
【0035】この理由は、本発明のプログラマブル論理
回路では、論理実現部102の入力配線113と他の配
線間の接続の接続関係、出力配線123と他の配線間の
接続の接続関係を区別して異なる条件を設定しており、
配線接続スイッチ部105で設定しなければならない接
続関係の組み合わせ数が異なるからである。本実施例で
は、図2、図3および図4にその接続関係を示してい
る。
回路では、論理実現部102の入力配線113と他の配
線間の接続の接続関係、出力配線123と他の配線間の
接続の接続関係を区別して異なる条件を設定しており、
配線接続スイッチ部105で設定しなければならない接
続関係の組み合わせ数が異なるからである。本実施例で
は、図2、図3および図4にその接続関係を示してい
る。
【0036】この接続関係で本発明のプログラマブル論
理回路101の配線接続スイッチ部105が第二の従来
技術のプログラマブルロジックデバイスのスイッチステ
ーション705に比べてスイッチ数を抑制できるのは次
の理由である。まず、第一に本実施例のf1、f2、f
3に当たる同じ論理実現部102の複数の入力に対し同
じ信号を入れることは無用であるから、渡り配線133
と入力配線113との間は接続切り離しスイッチ301
の数は各1個でよい。一方第二の従来例のスイッチステ
ーション705は、異なる複数の論理要素702の入力
が接続されている。これらの入力に同じ信号を分配する
ことが考えられ、全ての組み合わせの接続が必要であり
スイッチ901は削減できない。第二は、同じ論理実現
部102の複数の出力信号を次の同じ論理実現部102
の入力に使用することがないため、異なる配線接続スイ
ッチ部105に入力している。その結果、配線接続スイ
ッチ部105に同時に使用しない接続切り離しスイッチ
301を配置せずに済んだ。仮に論理実現部102の出
力配線123を同じ接続切り離しスイッチ301に入れ
れば、次の論理実現部102の入力配線113はその出
力配線123の一つだけを選び他は使用しないので、必
ず他の出力配線分のスイッチは不要である。
理回路101の配線接続スイッチ部105が第二の従来
技術のプログラマブルロジックデバイスのスイッチステ
ーション705に比べてスイッチ数を抑制できるのは次
の理由である。まず、第一に本実施例のf1、f2、f
3に当たる同じ論理実現部102の複数の入力に対し同
じ信号を入れることは無用であるから、渡り配線133
と入力配線113との間は接続切り離しスイッチ301
の数は各1個でよい。一方第二の従来例のスイッチステ
ーション705は、異なる複数の論理要素702の入力
が接続されている。これらの入力に同じ信号を分配する
ことが考えられ、全ての組み合わせの接続が必要であり
スイッチ901は削減できない。第二は、同じ論理実現
部102の複数の出力信号を次の同じ論理実現部102
の入力に使用することがないため、異なる配線接続スイ
ッチ部105に入力している。その結果、配線接続スイ
ッチ部105に同時に使用しない接続切り離しスイッチ
301を配置せずに済んだ。仮に論理実現部102の出
力配線123を同じ接続切り離しスイッチ301に入れ
れば、次の論理実現部102の入力配線113はその出
力配線123の一つだけを選び他は使用しないので、必
ず他の出力配線分のスイッチは不要である。
【0037】このような二つの理由から接続切り離しス
イッチ301の数は少ないが、本実施例で用いた接続関
係上、論理実現部102の出力から入力までの複数の経
路の候補が確保されている。この例を図5に示す。
イッチ301の数は少ないが、本実施例で用いた接続関
係上、論理実現部102の出力から入力までの複数の経
路の候補が確保されている。この例を図5に示す。
【0038】論理実現部102の出力(出力配線e3)
が複数の経路(渡り配線c1−d1、c2−d2、c3
−d3、c4−d4)を通り右上の論理実現部102の
入力(入力配線f1、f2、f3)へ到達できる。ま
た、同じ信号が複数の論理実現部102の入力に分配さ
れるときも配線接続スイッチ部105で全ての方向の渡
り配線133と入力配線113(例えば渡り配線c3か
ら信号を別方向の渡り配線a3、b3、d3と入力配線
f3)へ分岐可能であるので、その信号の必要な箇所へ
の分配経路も確保できている。したがって、回路を実現
する上で配線接続スイッチ部105の接続切り離しスイ
ッチ301は必要十分であるとともに、この接続切り離
しスイッチ301の増加を効果的に抑制することができ
る。
が複数の経路(渡り配線c1−d1、c2−d2、c3
−d3、c4−d4)を通り右上の論理実現部102の
入力(入力配線f1、f2、f3)へ到達できる。ま
た、同じ信号が複数の論理実現部102の入力に分配さ
れるときも配線接続スイッチ部105で全ての方向の渡
り配線133と入力配線113(例えば渡り配線c3か
ら信号を別方向の渡り配線a3、b3、d3と入力配線
f3)へ分岐可能であるので、その信号の必要な箇所へ
の分配経路も確保できている。したがって、回路を実現
する上で配線接続スイッチ部105の接続切り離しスイ
ッチ301は必要十分であるとともに、この接続切り離
しスイッチ301の増加を効果的に抑制することができ
る。
【0039】(第二実施例)図6は、ある方向の渡り配
線と別方向の渡り配線との間の接続切り離しスイッチを
配置した各特定箇所の一部分を常に接続状態にした第二
実施例を示すものである。この第二実施例では、別方向
の渡り配線133間の一部が接続切り離しスイッチ30
1を取り去り、常に接続状態にした。この結果、図6の
ように、渡り配線133は、縦、横方向に1本の貫通し
た配線になる。この配線を利用すると遠距離間の信号も
少ない接続切り離しスイッチ301の通過段数で伝播さ
せることが可能である。さらに、多くの分岐をもつ経路
を作るときこの配線は有効かつ簡便に利用できる。
線と別方向の渡り配線との間の接続切り離しスイッチを
配置した各特定箇所の一部分を常に接続状態にした第二
実施例を示すものである。この第二実施例では、別方向
の渡り配線133間の一部が接続切り離しスイッチ30
1を取り去り、常に接続状態にした。この結果、図6の
ように、渡り配線133は、縦、横方向に1本の貫通し
た配線になる。この配線を利用すると遠距離間の信号も
少ない接続切り離しスイッチ301の通過段数で伝播さ
せることが可能である。さらに、多くの分岐をもつ経路
を作るときこの配線は有効かつ簡便に利用できる。
【0040】(第三実施例)図7に、本発明の第三実施
例のプログラマブル論理回路の配線接続関係の接続表を
示す。この配線接続関係は、第一実施例と同じく合計9
7個の接続切り離しスイッチ301を用いて構成され
る。
例のプログラマブル論理回路の配線接続関係の接続表を
示す。この配線接続関係は、第一実施例と同じく合計9
7個の接続切り離しスイッチ301を用いて構成され
る。
【0041】この配線接続関係をもつ構成においても、
入力配線113および出力配線123からの各方向の配
線間、出力配線123から入力配線113の間、ある方
向の渡り配線133から他方向の渡り配線133間がそ
れぞれ接続切り離しスイッチ301の通過段数は1段と
なる。
入力配線113および出力配線123からの各方向の配
線間、出力配線123から入力配線113の間、ある方
向の渡り配線133から他方向の渡り配線133間がそ
れぞれ接続切り離しスイッチ301の通過段数は1段と
なる。
【0042】また、この第三実施例の接続関係でも図8
に示すように以下に説明する方針で配線を行うことで、
任意の回路がプログラムできる。論理実現部102の出
力(例えば出力配線e3)は一つの経路(渡り配線C3
−d3)を通り、右上の論理実現部102の入力(入力
配線f1、f2、f3)へ到達できるが、もし、渡り配
線c3−d3を別の信号が占有し、経路に使用できない
場合、違う配線接続スイッチ部(例えば図8の左下方
向)への出力配線(例えば出力配線e1)をとること
で、確実に先と異なる経路(渡り配線c1−d1)の配
線ができる。そして少なくとも出力配線の数以上の異な
る配線経路は保証され、入力配線はどの渡り配線からも
接続できる構成となっている。
に示すように以下に説明する方針で配線を行うことで、
任意の回路がプログラムできる。論理実現部102の出
力(例えば出力配線e3)は一つの経路(渡り配線C3
−d3)を通り、右上の論理実現部102の入力(入力
配線f1、f2、f3)へ到達できるが、もし、渡り配
線c3−d3を別の信号が占有し、経路に使用できない
場合、違う配線接続スイッチ部(例えば図8の左下方
向)への出力配線(例えば出力配線e1)をとること
で、確実に先と異なる経路(渡り配線c1−d1)の配
線ができる。そして少なくとも出力配線の数以上の異な
る配線経路は保証され、入力配線はどの渡り配線からも
接続できる構成となっている。
【0043】さらに同じ信号が複数の論理実現部102
の入力に分配されるときは、入力配線113に接続する
ことで全ての方向の渡り配線133と配線接続スイッチ
部105へ分岐可能である。つまり論理実現部102の
入力の度にその信号の必要な箇所への分配経路を確保し
ていくことができる。
の入力に分配されるときは、入力配線113に接続する
ことで全ての方向の渡り配線133と配線接続スイッチ
部105へ分岐可能である。つまり論理実現部102の
入力の度にその信号の必要な箇所への分配経路を確保し
ていくことができる。
【0044】このように、第三実施例もスイッチ数を抑
制しながら任意の回路を実現できる。
制しながら任意の回路を実現できる。
【0045】
【発明の効果】以上のように、本発明によればFPGA
にプログラムされた回路において、信号が通過するスイ
ッチ段数を低減して、回路の動作速度を向上させること
ができる。また、回路上に必要とするスイッチ数の増加
を抑えることができるため、回路規模、回路面積を縮小
できる利点もある。
にプログラムされた回路において、信号が通過するスイ
ッチ段数を低減して、回路の動作速度を向上させること
ができる。また、回路上に必要とするスイッチ数の増加
を抑えることができるため、回路規模、回路面積を縮小
できる利点もある。
【0046】さらに、離れた位置にある論理実現部の間
の信号の伝播を少ないスイッチの通過段数で行うことが
できる。
の信号の伝播を少ないスイッチの通過段数で行うことが
できる。
【図1】本発明の第一実施例のプログラマブル論理回路
の構成を示す図。
の構成を示す図。
【図2】第一実施例の配線接続スイッチ部に入出力する
配線間の接続関係を示す図。
配線間の接続関係を示す図。
【図3】配線接続スイッチ部の内部のスイッチの配置例
を示す図。
を示す図。
【図4】配線接続スイッチ部の各配線の接続関係を示す
図。
図。
【図5】プログラマブル論理回路の各配線経路の例。
【図6】第二実施例のプログラマブル論理回路を示す
図。
図。
【図7】第三実施例の配線接続スイッチ部の各配線の接
続関係を示す図。
続関係を示す図。
【図8】第三実施例での配線接続経路の例。
【図9】第一の従来例のコンフィグラブルロジックアレ
イを示す図。
イを示す図。
【図10】相互接続ジャンクションの接続関係を示す
図。
図。
【図11】相互接続ジャンクション内部のスイッチと配
線構成とを示す図。
線構成とを示す図。
【図12】第二の従来例のプログラマブルロジックデバ
イスの構成を示す図。
イスの構成を示す図。
【図13】スイッチステーションの接続関係を示す図。
【図14】スイッチステーション内部のスイッチと配線
構成とを示す図。
構成とを示す図。
【図15】プログラマブルロジックデバイスの各配線経
路の例。
路の例。
【図16】スイッチステーションでの各配線の接続関係
を示す図。
を示す図。
101 プログラマブル論理回路 102 論理実現部 104 外部端子 105 配線接続スイッチ部 113 入力配線 123 出力配線 133 渡り配線 143 外部接続配線 201 配線(接続切り離しが可能な配線例を示す) 301 接続切り離しスイッチ 401 コンフィグラブルロジックアレイ 402 コンフィグラブル論理要素 403 リード 404 I/Oパッド 405 アクセスジャンクション 406 相互接続ジャンクション 501 ジャンクション(スイッチ) 701 プログラマブルロジックデバイス 702 プログラマブル論理要素 703 配線 704 プログラマブル入出力ブロック 705 スイッチステーション 901 スイッチ
Claims (8)
- 【請求項1】 外部からのアクセスによりその演算論理
が変更可能な複数の論理ブロックと、この論理ブロック
の間の接続を外部からのアクセスにより変更可能な配線
領域と、この配線領域に外部からの信号の入出力を行う
外部端子とを備えたプログラマブル論理回路において、 前記配線領域は、各方向へ信号を伝播させる渡り配線
と、前記論理ブロックの入力線と、前記論理ブロックの
出力線と、外部端子を接続する外部接続配線と、これら
の配線間の接続切り離しを行う配線接続スイッチ部とを
備え、 前記配線接続スイッチ部は、 ある方向の渡り配線と別方向の特定の渡り配線との接続
切り離しを行うスイッチと、 各方向の渡り配線と前記入力配線および前記出力配線と
の接続切り離しを行い、各渡り配線を前記入力配線また
は前記出力配線の一方については特定の配線に接続切り
離しを行うスイッチと、 出力配線と入力配線との接続切り離しを行うスイッチと
を備えることを特徴とするプログラマブル論理回路。 - 【請求項2】 ある方向の渡り配線と別方向の渡り配線
との接続切り離しを行うスイッチの一部が常時接続状態
である請求項1記載のプログラマブル論理回路。 - 【請求項3】 論理ブロックに接続される入力配線およ
び出力配線は、それぞれ異なる配線接続スイッチ部に接
続される請求項1または2記載のプログラマブル論理回
路。 - 【請求項4】 各渡り配線は対応する一つの渡り配線の
みと接続切り離しが行われ、 各方向の各渡り配線は一つの特定の入力配線と接続切り
離しが行われる請求項1ないし3のいずれか記載のプロ
グラマブル論理回路。 - 【請求項5】 各渡り配線は対応する一つの渡り配線の
みと接続切り離しが行われ、 各方向の各渡り配線は一つの特定の出力配線と接続切り
離しが行われる請求項1ないし3のいずれか記載のプロ
グラマブル論理回路。 - 【請求項6】 マトリクス状にn×m個配列され外部か
らのアクセスによりその演算論理が変更可能な複数の論
理ブロックと、 マトリクス状に配列された(n+1)×(m+1)個の
配線接続スイッチ部と、 隣接する前記配線接続スイッチ部を接続するX方向およ
びY方向の複数の渡り配線と、 最外郭の前記配線接続スイッチ部に外部からの信号の入
出力を行う外部端子とを備えたプログラマブル論理回路
において、 前記配線接続スイッチ部は、対応する一つの論理ブロッ
クに対する入力配線、隣接する他の論理ブロックからの
出力配線または前記外部端子からの配線、前記X方向お
よびY方向の渡り配線との間の接続切り離しを行う複数
のスイッチを備え、 このスイッチは、 前記出力配線または外部端子からの配線と入力配線との
接続切り離しを行うスイッチと、 渡り配線と入力配線および出力配線との接続切り離しを
行い、各方向の渡り配線を入力配線または出力配線の一
方については特定の配線に接続切り離しを行うスイッチ
と、 一方向の渡り配線と他の方向の特定の渡り配線との接続
切り離しを行うスイッチとを含むことを特徴とするプロ
グラマブル論理回路。 - 【請求項7】 一つの論理ブロックから複数の出力配線
が複数の配線接続スイッチ部へ出力され、前記X、Y方
向の渡り配線は複数であり、 前記各渡り配線は、それぞれ各方向の対応する1本の渡
り配線にのみ接続切り離しされ、 各方向の各渡り配線は、一本の入力配線にのみ接続切り
離しされる請求項6記載のプログラマブル論理回路。 - 【請求項8】 一つの論理ブロックから複数の出力配線
が複数の配線接続スイッチ部へ出力され、前記X、Y方
向の渡り配線は複数であり、 前記各渡り配線は、それぞれ各方向の対応する1本の渡
り配線にのみ接続切り離しされ、 各方向の各渡り配線は、1本の特定の出力配線にのみ接
続切り離しされる請求項6記載のプログラマブル論理回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7154841A JPH098647A (ja) | 1995-06-21 | 1995-06-21 | プログラマブル論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7154841A JPH098647A (ja) | 1995-06-21 | 1995-06-21 | プログラマブル論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH098647A true JPH098647A (ja) | 1997-01-10 |
Family
ID=15593067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7154841A Pending JPH098647A (ja) | 1995-06-21 | 1995-06-21 | プログラマブル論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH098647A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004505488A (ja) * | 2000-07-25 | 2004-02-19 | ザイリンクス インコーポレイテッド | Fpgaを部分的に再構成するためのアーキテクチャおよび方法 |
JP5365637B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイスおよびその制御方法 |
JP5365639B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
JP5365638B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
-
1995
- 1995-06-21 JP JP7154841A patent/JPH098647A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004505488A (ja) * | 2000-07-25 | 2004-02-19 | ザイリンクス インコーポレイテッド | Fpgaを部分的に再構成するためのアーキテクチャおよび方法 |
JP5365637B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイスおよびその制御方法 |
JP5365639B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
JP5365638B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5065308A (en) | Processing cell for fault tolerant arrays | |
US5530813A (en) | Field-programmable electronic crossbar system and method for using same | |
US5600265A (en) | Programmable interconnect architecture | |
US5187393A (en) | Reconfigurable programmable interconnect architecture | |
US7242216B1 (en) | Embedding memory between tile arrangement of a configurable IC | |
US5260881A (en) | Programmable gate array with improved configurable logic block | |
US7576564B2 (en) | Configurable IC with routing circuits with offset connections | |
US7839166B2 (en) | Configurable IC with logic resources with offset connections | |
US5327023A (en) | Programmable logic device | |
US5172014A (en) | Programmable interconnect architecture | |
US8797062B2 (en) | Configurable IC's with large carry chains | |
JPH0379125A (ja) | 構成可能論理アレイ | |
WO1999056394A1 (en) | Dedicated interface architecture for a hybrid integrated circuit | |
JPH06510403A (ja) | ロジックブロックのためのプログラマブル相互接続構造 | |
CN107194075B (zh) | 可编程逻辑器件的连线结构以及布线布局系统和方法 | |
US6753702B2 (en) | Semiconductor integrated circuit and its layout method | |
US9628083B1 (en) | Local routing network with selective fast paths for programmable logic device | |
JPH098647A (ja) | プログラマブル論理回路 | |
US7755388B2 (en) | Interconnect structure enabling indirect routing in programmable logic | |
JP2009164263A (ja) | 配線モジュール及び半導体集積回路装置 | |
US6429681B1 (en) | Programmable logic device routing architecture to facilitate register re-timing | |
JP3614264B2 (ja) | プログラム可能な接続部を有する集積回路装置 | |
JPH10242396A (ja) | クロックドライバ回路及び半導体集積回路装置 | |
US6275784B1 (en) | Design method of routing signal lines between circuit blocks for equalizing characteristics of circuit blocks and semiconductor integrated circuit device designed therethrough | |
JPH04192543A (ja) | プログラマブル・ロジック・デバイス |