JP4283220B2 - ビルディングブロックを有する集積回路 - Google Patents
ビルディングブロックを有する集積回路 Download PDFInfo
- Publication number
- JP4283220B2 JP4283220B2 JP2004517107A JP2004517107A JP4283220B2 JP 4283220 B2 JP4283220 B2 JP 4283220B2 JP 2004517107 A JP2004517107 A JP 2004517107A JP 2004517107 A JP2004517107 A JP 2004517107A JP 4283220 B2 JP4283220 B2 JP 4283220B2
- Authority
- JP
- Japan
- Prior art keywords
- routing
- grid
- integrated circuit
- building blocks
- subset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 4
- 238000013500 data storage Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 22
- 230000008901 benefit Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Transmitters (AREA)
Description
本発明は、所望のICを形成するためのビルディングブロックを組み合わせることによって、反復構造を有する集積回路を設計できることを実現することに基づくものである。主たる設計作業は、いくつかの所望のタスクを実行することができなければならないビルディングブロックを設計することである。これは、第1および第2のルーティング手段の設計だけでなく論理ユニットの設計も含む。これが実現された後、グリッドが、ビルディングブロックをタイルのように組み合わせることによって、簡単に組み立てられる。その結果として、グリッドの第1のエッジを形成するビルディングブロックの組み合わされた第1のルーティング手段と、グリッドの第2のエッジを形成するビルディングブロックの組み合わされた第2のルーティング手段とが、組み合わされて、グリッドを取り囲む部分的なルーティング回路網となっている。ルーティング回路網は、ルーティングセル、例えば、ルーティングタイルを、組み合わされた第1および第2のルーティング手段によって形成された部分的なルーティング回路網が存在しないグリッドのエッジに付加することによって完成する。これは、すでに存在するルーティングハードウェアを専用のルーティングタイルと組み合わせることによって、このルーティング回路網を容易に形成できるという利点を有し、それは、グリッド内通信およびグリッド外通信の両方に使用することのできるルーティング回路網を実現する。ルーティング回路網の一方の部分をルーティング回路網の他方の部分に結合する機能を有するスイッチセルが、ルーティング回路網を完成させる。好ましくは、独立したタイルであるが、ルーティングセルの1つまたはグリッドのビルディングブロックに組み込まれてもよいこのスイッチセルは、典型的には、複数のルーティングセルの部分集合を複数のビルディングブロックの第1および第2の部分集合の何れか一方に結合する。
添付の図面を参照して、限定するものではない例として、本発明をより詳細に説明する。
Claims (9)
- 規則的なグリッドとして配列された複数の実質的に同一の互いに接続されたビルディングブロックであり、それぞれの前記ビルディングブロックが、
論理セルと、
第1の方向において前記グリッド上の前記論理セルと第1のさらなる論理セルとの間のデータ通信のために前記論理セルに結合された第1のルーティング手段と、
第2の方向において前記グリッド上の前記論理セルと第2のさらなる論理セルとの間のデータ通信のために前記論理セルに結合された第2のルーティング手段と、
前記第1のルーティング手段を前記第2のルーティング手段に結合するためのスイッチ手段と、
を含む前記ビルディングブロックを含む集積回路であって、
前記複数のビルディングブロックの第1の部分集合が、前記グリッドを取り囲むルーティング回路網の一部分を形成する複数の前記第1のルーティング手段を有し、
前記複数のビルディングブロックの第2の部分集合が、前記グリッドを取り囲むルーティング回路網のさらなる一部分を形成する複数の前記第2のルーティング手段を有し、
前記集積回路が、
前記ルーティング回路網の前記一部分および前記さらなる一部分に結合された複数のルーティングセルと、
前記複数のルーティングセルの部分集合を前記複数のビルディングブロックの前記第1の部分集合および前記第2の部分集合の何れか一方に結合させるスイッチセルとをさらに含み、
前記複数のルーティングセルと前記スイッチセルとにより前記グリッドを取り囲むルーティング回路網が完成される集積回路。 - 請求項1記載の集積回路において、
前記スイッチセルが前記複数のルーティングセルの一つに含まれる集積回路。 - 請求項1記載の集積回路において、
前記複数のルーティングセルからのそれぞれのルーティングセルが、前記グリッド内の少なくとも隣接する論理セルをグリッド外ハードウェアに接続するように構成された集積回路。 - 請求項1から3の何れかに記載の集積回路において、
前記第1の部分集合および前記第2の部分集合からの前記ビルディングブロックをグリッド外ハードウェアに接続するように構成された複数の配線セルをさらに含む集積回路。 - 請求項1記載の集積回路において、
前記スイッチ手段が、複数のプログラマブルスイッチを含む集積回路。 - 請求項1記載の集積回路において、
前記ビルディングブロックが、実質的に長方形である形状を有し、
前記複数のルーティングセルが、
前記長方形の第1の辺を介して、前記複数のビルディングブロックの第3の部分集合を前記ルーティング回路網に組み込むための前記ルーティングセルの第1の部分集合と、
前記長方形の第2の辺を介して、前記複数のビルディングブロックの第4の部分集合を前記ルーティング回路網に組み込むための前記ルーティングセルの第2の部分集合と、を含み、前記第1の辺が、長さが前記第2の辺と異なる、
集積回路。 - 電子デバイスであって、
データ通信手段と、
データを記憶するために前記データ通信手段に結合されたデータ記憶エレメントと、
専用のタスクを実行することによってデータを処理するために前記データ通信手段に結合されたプロセッシングエレメントと、
複数のタスクからのタスクを実行することによってデータをさらに処理するための請求項1記載の集積回路であり、前記集積回路を設定することによって、前記タスクを選択することができ、前記集積回路が、前記データ通信手段に結合された、前記集積回路と、
を含む電子デバイス。 - 複数の実質的に同一の互いに接続されたビルディングブロックを設計するステップであり、それぞれの前記ビルディングブロックが、
論理セルと、
第1の方向において前記グリッド上の前記論理セルと第1のさらなる論理セルとの間のデータ通信のために前記論理セルに結合された第1のルーティング手段と、
第2の方向において前記グリッド上の前記論理セルと第2のさらなる論理セルとの間のデータ通信のために前記論理セルに結合された第2のルーティング手段と、
前記第1のルーティング手段を前記第2のルーティング手段に結合するためのスイッチ手段と、を含む、前記設計するステップと、
前記複数のビルディングブロックを規則的なグリッドとして配列するステップと、
を含む集積回路を設計する方法であって、
ルーティング回路網の一部分を形成する複数の前記第1のルーティング手段を有する前記複数のビルディングブロックの第1の部分集合と、
ルーティング回路網のさらなる一部分を形成する複数の前記第2のルーティング手段を有する前記複数のビルディングブロックの第2の部分集合と、
前記グリッドを取り囲むルーティング回路網を完成するために、前記ルーティング回路網の前記一部分および前記さらなる一部分に結合された複数のルーティングセルと、前記複数のルーティングセルの部分集合を前記複数のビルディングブロックの前記第1の部分集合および前記第2の部分集合の何れか一方に結合させるスイッチセルとを含むことによって、前記グリッドを取り囲むルーティング回路網を設計するステップ、
をさらに含む方法。 - 請求項8記載の方法において、
前記グリッドのエッジ上の複数のビルディングブロックをグリッド外ハードウェアに接続するための配線手段を付加するステップをさらに含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02077571 | 2002-06-28 | ||
PCT/IB2003/002743 WO2004004008A1 (en) | 2002-06-28 | 2003-06-17 | Integrated circuit having building blocks |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005531964A JP2005531964A (ja) | 2005-10-20 |
JP4283220B2 true JP4283220B2 (ja) | 2009-06-24 |
Family
ID=29797242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004517107A Expired - Fee Related JP4283220B2 (ja) | 2002-06-28 | 2003-06-17 | ビルディングブロックを有する集積回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7355443B2 (ja) |
EP (1) | EP1520298B1 (ja) |
JP (1) | JP4283220B2 (ja) |
CN (1) | CN100559377C (ja) |
AT (1) | ATE483251T1 (ja) |
AU (1) | AU2003237005A1 (ja) |
DE (1) | DE60334380D1 (ja) |
TW (1) | TWI300980B (ja) |
WO (1) | WO2004004008A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009001368A2 (en) * | 2007-06-28 | 2008-12-31 | Indian Institute Of Science | A method and system-on-chip fabric |
US7970979B1 (en) * | 2007-09-19 | 2011-06-28 | Agate Logic, Inc. | System and method of configurable bus-based dedicated connection circuits |
US8131909B1 (en) | 2007-09-19 | 2012-03-06 | Agate Logic, Inc. | System and method of signal processing engines with programmable logic fabric |
US8024690B2 (en) * | 2008-05-19 | 2011-09-20 | Arm Limited | Method, system and computer program product for determining routing of data paths in interconnect circuitry providing a narrow interface for connection to a first device and a wide interface for connection to a distributed plurality of further devices |
TWI406146B (zh) * | 2009-02-20 | 2013-08-21 | Accton Technology Corp | 電路模組化設計方法 |
FR2954023B1 (fr) * | 2009-12-14 | 2012-02-10 | Lyon Ecole Centrale | Matrice interconnectee de cellules logiques reconfigurables avec une topologie d'interconnexion croisee |
KR101646431B1 (ko) * | 2012-03-30 | 2016-08-05 | 인텔 코포레이션 | 프로그램가능 장치 어레이들을 위한 스핀 전달 토크 기반 메모리 요소들 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5327023A (en) * | 1991-03-28 | 1994-07-05 | Kawasaki Steel Corporation | Programmable logic device |
US5396126A (en) * | 1993-02-19 | 1995-03-07 | At&T Corp. | FPGA with distributed switch matrix |
GB2280293B (en) * | 1993-07-19 | 1997-12-10 | Hewlett Packard Co | Architecture for programmable logic |
US5692147A (en) * | 1995-06-07 | 1997-11-25 | International Business Machines Corporation | Memory mapping method and apparatus to fold sparsely populated structures into densely populated memory columns or rows by selectively transposing X and Y address portions, and programmable gate array applications thereof |
JP3063828B2 (ja) * | 1997-03-27 | 2000-07-12 | 日本電気株式会社 | 集積回路の自動概略配線方法 |
AU7812798A (en) * | 1997-06-04 | 1998-12-21 | Dynaco Corporation | Fpga with conductors segmented by active repeaters |
US6191611B1 (en) * | 1997-10-16 | 2001-02-20 | Altera Corporation | Driver circuitry for programmable logic devices with hierarchical interconnection resources |
-
2003
- 2003-06-17 EP EP03735912A patent/EP1520298B1/en not_active Expired - Lifetime
- 2003-06-17 AT AT03735912T patent/ATE483251T1/de not_active IP Right Cessation
- 2003-06-17 DE DE60334380T patent/DE60334380D1/de not_active Expired - Lifetime
- 2003-06-17 WO PCT/IB2003/002743 patent/WO2004004008A1/en active Application Filing
- 2003-06-17 US US10/519,767 patent/US7355443B2/en not_active Expired - Fee Related
- 2003-06-17 AU AU2003237005A patent/AU2003237005A1/en not_active Abandoned
- 2003-06-17 CN CNB038153726A patent/CN100559377C/zh not_active Expired - Fee Related
- 2003-06-17 JP JP2004517107A patent/JP4283220B2/ja not_active Expired - Fee Related
- 2003-06-26 TW TW092117426A patent/TWI300980B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1666341A (zh) | 2005-09-07 |
AU2003237005A1 (en) | 2004-01-19 |
EP1520298B1 (en) | 2010-09-29 |
TW200400609A (en) | 2004-01-01 |
CN100559377C (zh) | 2009-11-11 |
EP1520298A1 (en) | 2005-04-06 |
TWI300980B (en) | 2008-09-11 |
ATE483251T1 (de) | 2010-10-15 |
US7355443B2 (en) | 2008-04-08 |
JP2005531964A (ja) | 2005-10-20 |
US20050257947A1 (en) | 2005-11-24 |
WO2004004008A1 (en) | 2004-01-08 |
DE60334380D1 (de) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6181162B1 (en) | Programmable logic device with highly routable interconnect | |
JP4576538B2 (ja) | 多次元のスイッチトポロジーを有する集積回路 | |
JPH0282814A (ja) | プログラマブル・ロジツク・デバイス | |
JP3581152B2 (ja) | プログラム可能な論理回路用のアーキテクチャおよび相互接続機構 | |
KR102635386B1 (ko) | 멀티-칩 집적 회로 디바이스에서 라우팅 리소스들을 선택하는 방법 | |
JP4283220B2 (ja) | ビルディングブロックを有する集積回路 | |
US7078936B2 (en) | Coupling of signals between adjacent functional blocks in an integrated circuit chip | |
US20030025132A1 (en) | Inputs and outputs for embedded field programmable gate array cores in application specific integrated circuits | |
US8981814B2 (en) | Permutable switching network with enhanced interconnectivity for multicasting signals | |
US20030039262A1 (en) | Hierarchical mux based integrated circuit interconnect architecture for scalability and automatic generation | |
US5748942A (en) | Efficient three-dimensional layout method for logic cell arrays | |
US7786757B2 (en) | Integrated circuits with hybrid planer hierarchical architecture and methods for interconnecting their resources | |
US7714611B1 (en) | Permutable switching network with enhanced multicasting signals routing for interconnection fabric | |
KR20050016894A (ko) | 집적 회로 및 그 설계 방법과 전자 장치 | |
Fan et al. | Crossbar based design schemes for switch boxes and programmable interconnection networks | |
US8395415B2 (en) | Enhanced permutable switching network with multicasting signals for interconnection fabric | |
Rautela et al. | Design and implementation of FPGA router for efficient utilization of heterogeneous routing resources | |
CN117334669A (zh) | 可编程路由桥 | |
Meng et al. | A Study of Reconfigurable Switch Architecture for Chiplets Interconnection | |
TW202328932A (zh) | 電子裝置 | |
Choi et al. | A topology-based multi-way circuit partition for ASIC prototyping | |
JP2003099493A (ja) | 半導体集積回路装置のセルレイアウト生成装置、およびセルレイアウトの生成方法、ならびにその方法で製造した半導体集積回路装置 | |
JPH08115359A (ja) | Lsi配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060615 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |