CN112447603A - 半导体存储器的形成方法 - Google Patents
半导体存储器的形成方法 Download PDFInfo
- Publication number
- CN112447603A CN112447603A CN201910814275.1A CN201910814275A CN112447603A CN 112447603 A CN112447603 A CN 112447603A CN 201910814275 A CN201910814275 A CN 201910814275A CN 112447603 A CN112447603 A CN 112447603A
- Authority
- CN
- China
- Prior art keywords
- mask layer
- layer
- mask
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 92
- 239000003990 capacitor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 25
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种半导体存储器的形成方法。所述半导体存储器的形成方法包括如下步骤：形成第一刻蚀图形于基底表面，所述第一刻蚀图形包括第一掩膜层、第二掩膜层和沿第一方向延伸的第一沟槽；回填所述第一沟槽；去除所述第二掩膜层，形成第一掩膜结构；形成第二刻蚀图形于所述第一掩膜结构表面，所述第二刻蚀图形包括第三掩膜层、第四掩膜层和沿第二方向延伸的第二沟槽，所述第一方向与所述第二方向相交；回填所述第二沟槽；去除所述第四掩膜层，形成第二掩膜结构；以所述第一掩膜结构和所述第二掩膜结构共同作为掩膜图形蚀刻所述基底，形成多个孔径相同的电容孔。本发明提高了半导体存储器中电容孔孔径的均匀性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体存储器的形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
随着半导体技术的快速发展，半导体工艺尺寸变得越来越小，工艺控制难度相应也就越来越大。由于目前光刻技术的局限，动态随机存储器的电容孔径需要通过间距倍增(Pitch Double Pattern)技术来定义。这种技术是通过刻蚀和扩散等方法来对特征尺寸(Critical Dimension，CD)进一步缩减。但是由于刻蚀过程中刻蚀选择比的限制，第一电容孔图形(CORE)和第二电容孔图形(GAP)会存在差异，这种微小的差异会导致最终形成的电容孔的孔径不同，从而影响动态随机存储器的性能。
因此，如何提高电容孔孔径的均匀性，改善半导体存储器的性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种半导体存储器的形成方法，用于解决现有的半导体存储器中电容孔的孔径均匀性较差的问题，以改善半导体存储器的性能。
为了解决上述问题，本发明提供了一种半导体存储器的形成方法，包括如下步骤：
提供一基底；
形成第一刻蚀图形于基底表面，所述第一刻蚀图形包括第一掩膜层、位于所述第一掩膜层表面的第二掩膜层、以及沿第一方向延伸并贯穿所述第一掩膜层和所述第二掩膜层的第一沟槽；
回填所述第一沟槽；
去除所述第二掩膜层，形成第一掩膜结构；
形成第二刻蚀图形于所述第一掩膜结构表面，所述第二刻蚀图形包括第三掩膜层、位于所述第三掩膜层表面的第四掩膜层、以及沿第二方向延伸并贯穿所述第三掩膜层和所述第四掩膜层的第二沟槽，所述第一方向与所述第二方向相交；
回填所述第二沟槽；
去除所述第四掩膜层，形成第二掩膜结构；
以所述第一掩膜结构和所述第二掩膜结构共同作为掩膜图形刻蚀所述基底，形成多个孔径相同的电容孔。
可选的，所述基底表面具有电容掩膜层；形成所述第一刻蚀图形于基底表面的具体步骤包括：
依次沉积所述第一掩膜层和所述第二掩膜层于所述电容掩膜层表面；
刻蚀所述第一掩膜层和所述第二掩膜层，形成沿第一方向延伸的第一沟槽；
形成覆盖于所述第一沟槽的侧壁表面的第一侧墙。
可选的，所述第一掩膜层为有机掩膜层，所述第二掩膜层为硬掩膜层。
可选的，形成覆盖于所述第一沟槽的侧壁表面的第一侧墙的具体步骤包括：
形成覆盖所述第一沟槽的侧壁和底壁表面、以及所述第二掩膜层的顶面的第一介质层；
去除所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层，残留于所述第一沟槽侧壁的所述第一介质层作为所述第一侧墙。
可选的，所述第一介质层的材料为氧化物介质材料；去除所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层的具体步骤包括：
采用含氟气体刻蚀所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层。
可选的，形成所述第一掩膜结构的具体步骤包括：
采用与所述第一掩膜层相同的材料回填所述第一刻蚀图形中的第一沟槽，形成覆盖所述第二掩膜层表面并填充满所述第一沟槽的第五掩膜层；
以所述第二掩膜层为刻蚀截止层，采用含氧气体刻蚀所述第五掩膜层，暴露所述第二掩膜层；
以所述第一掩膜层为刻蚀截止层，采用含氟气体刻蚀所述第二掩膜层，使得暴露的所述第一掩膜层的顶面与所述第五掩膜层的顶面平齐。
可选的，形成所述第二刻蚀图形的具体步骤包括：
在所述第一掩膜结构上沉积第六掩膜层；
在所述第六掩膜层上依次沉积所述第三掩膜层和所述第四掩膜；
刻蚀所述第三掩膜层和所述第四掩膜层，形成沿第二方向延伸的第二沟槽；
形成覆盖于所述第二沟槽的侧壁表面的第二侧墙。
可选的，所述第三掩膜层为有机掩膜层，所述第四掩膜层为硬掩膜层，所述第六掩膜层为硬掩膜层。
可选的，形成覆盖于所述第二沟槽的侧壁表面的第二侧墙的具体步骤包括：
形成覆盖所述第二沟槽的侧壁和底壁表面、以及所述第四掩膜层的顶面的第二介质层；
去除所述第二沟槽底壁表面和所述第四掩膜层顶面的所述第二介质层，残留于所述第二沟槽侧壁的所述第二介质层作为所述第二侧墙。
可选的，所述第二介质层的材料为氧化物介质材料；去除所述第二沟槽底壁表面和所述第四掩膜层顶面的所述第二介质层的具体步骤包括：
采用含氟气体刻蚀所述第二沟槽底壁表面和所述第四掩膜层顶面的所述第二介质层。
可选的，形成第二掩膜结构的具体步骤包括：
采用与所述第三掩膜层相同的材料回填所述第二刻蚀图形中的第二沟槽，形成覆盖所述第四掩膜层表面并填充满所述第二沟槽的第七掩膜层；
回刻蚀所述第七掩膜层、并去除所述第四掩膜层，使得暴露的所述第三掩膜层顶面与残留的所述第七掩膜层顶面平齐。
可选的，形成多个孔径相同的电容孔的具体步骤包括：
以所述第一侧墙和所述第二侧墙为掩膜图形刻蚀所述电容掩膜层，形成图形化的电容掩膜层，图形化的所述电容掩膜层中具有若干深度相同的掩膜孔图形；
以图形化的所述电容掩膜层为掩膜刻蚀所述基底，于所述基底中形成多个孔径相同的电容孔。
可选的，所述基底包括衬底以及位于所述衬底表面的叠层，所述叠层包括沿垂直于所述衬底的方向交替排列的牺牲层和支撑层；以图形化的所述电容掩膜层为掩膜刻蚀所述基底的具体步骤包括：
以图形化的所述电容掩膜层为掩膜刻蚀所述叠层，形成多个贯穿所述叠层的电容孔。
本发明提供的半导体存储器的形成方法，通过在回填第一沟槽、第二沟槽之后、再刻蚀第二掩膜层和第四掩膜层，避免了在刻蚀所述第二掩膜层、第四掩膜层时对第一沟槽、第二沟槽底部的刻蚀，使得最终于基底内形成的电容孔的尺寸相同，提高了半导体存储器中电容孔孔径的均匀性，有效改善了半导体存储器的性能。
附图说明
附图1A、1B是现有技术中形成的半导体存储器内电容孔的示意图；
附图2是本发明具体实施方式中半导体存储器的形成方法流程图；
附图3A-3M是本发明具体实施方式中半导体存储器在形成过程中的主要工艺截面示意图；
附图4是本发明具体实施方式中半导体存储器内的电容孔的俯视结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体存储器的形成方法的具体实施方式做详细说明。
附图1A、1B是现有技术中形成的掩膜结构的示意图。当前，由于刻蚀选择性较小，在掩膜结构中形成的电容孔图形有深有浅，如图1A中，第一电容孔图形121的深度小于第二电容孔图形122的深度。当以该种掩膜结构刻蚀基底时，深度的不同会导致刻蚀过程中于基底中形成的电容孔的孔径大小不均，例如图1B中第一电容孔131的孔径小于第二电容孔132的孔径。所述基底中孔径不均匀的电容孔分布，会严重影响半导体存储器的性能。
为了提高基底中电容孔孔径的均匀性，本具体实施方式提供了一种半导体存储器的形成方法，附图2是本发明具体实施方式中半导体存储器的形成方法流程图，附图3A-3M是本发明具体实施方式中半导体存储器在形成过程中的主要工艺截面示意图。如图2、图3A-图3M所示，本具体实施方式提供的半导体存储器的形成方法，包括如下步骤：
步骤S21，提供一基底。
步骤S22，形成第一刻蚀图形于基底表面，所述第一刻蚀图形包括第一掩膜层31、位于所述第一掩膜层31表面的第二掩膜层32、以及沿第一方向延伸并贯穿所述第一掩膜层31和所述第二掩膜层32的第一沟槽36，如图3D所示。
可选的，所述基底表面具有电容掩膜层30，形成所述第一刻蚀图形于基底表面的具体步骤包括：
依次沉积所述第一掩膜层31和所述第二掩膜层32于所述电容掩膜层30表面，如图3A所示；
刻蚀所述第一掩膜层31和所述第二掩膜层32，形成沿第一方向延伸的第一沟槽36，如图3B所示；
形成覆盖于所述第一沟槽36的侧壁表面的第一侧墙38，如图3D所示。
具体来说，所述基底包括衬底和位于所述衬底表面的叠层，所述叠层包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层。如所述叠层从下到上依次包括：底层支撑层、第一牺牲层、中间支撑层、第二牺牲层和顶层支撑层(附图中并未将叠层标示出来)。所述电容掩膜层30位于所述叠层结构中顶层支撑层33表面。所述牺牲层的材料可以为多晶硅材料、硼磷硅玻璃(Boro Phospho Silicate Glass，BPSG)材料或者二氧化硅，所述支撑层的材料可以为氮化物材料(例如氮化硅)。所述电容掩膜层30可以包括位于所述顶层支撑层33表面的多晶硅掩膜层301和位于所述多晶硅掩膜层301表面的氧化硅掩膜层302。本领域技术人员还可以根据实际需要选择其他一层或者多层膜层形成的堆叠层作为电容掩膜层。
可选的，形成覆盖于所述第一沟槽36的侧壁表面的第一侧墙38的具体步骤包括：
形成覆盖所述第一沟槽36的侧壁和底壁表面、以及所述第二掩膜层32的顶面的第一介质层37，如图3C所示；
去除所述第一沟槽36底壁表面和所述第二掩膜层32顶面的所述第一介质层37，残留于所述第一沟槽36侧壁的所述第一介质层37作为所述第一侧墙38，如图3D所示。
可选的，所述第一掩膜层31为有机掩膜层，所述第二掩膜层32为硬掩膜层。
可选的，所述第一介质层37的材料为氧化物介质材料；去除所述第一沟槽36底壁表面和所述第二掩膜层32顶面的所述第一介质层37的具体步骤包括：
采用含氟气体刻蚀所述第一沟槽36底壁表面和所述第二掩膜层32顶面的所述第一介质层37。
具体来说，所述电容掩膜层30表面还具有第八掩膜层34和位于所述第八掩膜层34表面的第九掩膜层35。所述第八掩膜层34与所述第一掩膜层31的材料可以相同，例如均为有机掩膜层；所述第九掩膜层35的材料可以与所述第二掩膜层32的材料相同，例如均为硬掩膜层。所述有机掩膜层可以为无定型碳层、有机抗反射层等含碳有机材料层，所述硬掩膜层可以为氮氧化硅层、氮化硅层或者二氧化硅层。
沉积所述第八掩膜层34、所述第九掩膜层35、所述第一掩膜层31和所述第二掩膜层32于所述电容掩膜层30表面的具体方法，可以是化学气相沉积工艺、物理气相沉积工艺、等离子体沉积工艺、原子层沉积工艺或者旋涂工艺。为了便于后续形成所述第一刻蚀图形，所述第一掩膜层31和所述第二掩膜层32之间应该具有较高的刻蚀选择比。
以下以所述第一掩膜层31为含碳有机掩膜层、所述第二掩膜层32和所述第九掩膜层35为氮氧化硅掩膜层为例进行说明。在如图3A所示的结构表面涂布第一光阻层，所述第一光阻层中具有第一开口；然后，采用第一干法刻蚀工艺，以含氟气体作为刻蚀气体自所述第一开口对所述第二掩膜层32进行刻蚀，形成暴露所述第一掩膜层31的第一初始沟槽；接着，采用第二干法刻蚀工艺，以含氧气体作为刻蚀气体沿所述第一开口继续对所述第一掩膜层31进行刻蚀，形成暴露所述第九掩膜层35的第一沟槽36。由于含碳有机掩膜层材料与氮氧化硅掩膜层材料之间具有较高的刻蚀选择比，含氧气体不会刻蚀氮氧化硅材料，因此，第二次干法刻蚀会停止在所述第九掩膜层35表面，形成的多个所述第一沟槽36的深度均相同。本具体实施方式中所述的多个是指两个以上。
在形成如图3B所示的结构之后，可以采用原子层沉积工艺形成覆盖所述第一沟槽36的内表面和所述第二掩膜层32表面的第一介质层37，如图3C所示；之后，可以采用第三干法刻蚀工艺、以含氟气体作为刻蚀气体对所述第一介质层37进行刻蚀，通过控制刻蚀时间以及选择合适的刻蚀气体用量，去除所述第二掩膜层32顶面和所述第一沟槽36底面的所述第一介质层37，残留于所述第一沟槽36侧壁的所述第一介质层37作为所述第一侧墙38，如图3D所示。
步骤S23，回填所述第一沟槽36，如图3E所示。
步骤S24，去除所述第二掩膜层32，形成第一掩膜结构，如图3F所示。
可选的，形成所述第一掩膜结构的方法还包括如下步骤：
采用与所述第一掩膜层31相同的材料回填所述第一刻蚀图形中的所述第一沟槽36，形成覆盖所述第二掩膜层32表面并填充满所述第一沟槽36的第五掩膜层39；
以所述第二掩膜层32为刻蚀截止层，采用含氧气体刻蚀所述第五掩膜层39，暴露所述第二掩膜层32；
以所述第一掩膜层31为刻蚀截止层，采用含氟气体刻蚀所述第二掩膜层32，使得暴露的所述第一掩膜层31的顶面与所述第五掩膜层39的顶面平齐。
具体来说，所述第五掩膜层39的材料与所述第一掩膜层31的材料可以均为含碳有机掩膜层材料。以所述第五掩膜层39的材料为含碳有机掩膜层为例，在填充满所述第一沟槽36之后，采用第四干法刻蚀工艺、以含氧气体作为刻蚀气体对所述第五掩膜层39进行回刻蚀，暴露所述第二掩膜层32；接着，采用第五干法刻蚀工艺、以含氟气体作为刻蚀气体对所述第二掩膜层32进行刻蚀，去除所述第二掩膜层32。由于在所述第四干法刻蚀工艺中不会对氮氧化硅材料的所述第二掩膜层32进行刻蚀，通过调整所述第四干法刻蚀工艺的刻蚀气体用量以及刻蚀时间，可以使得在第五干法刻蚀工艺之后，残留的所述第一掩膜层31的顶面与残留的所述第五掩膜层39的顶面平齐，形成所述第一掩膜结构。
由于在刻蚀掉所述第二掩膜层32之前，对所述第一沟槽36进行了回填，避免了在刻蚀所述第二掩膜层32的过程中对所述第一沟槽36底部的刻蚀，从而确保了后续于所述基底中形成的所述电容孔孔径相同。
在如图3F所示的结构中，位于一所述第一侧墙38相对两侧的所述第一掩膜层31的宽度优选为与所述第五掩膜层39的宽度相同，从而进一步提高电容孔孔径的均匀性。
步骤S25，形成第二刻蚀图形于所述第一掩膜结构表面，所述第二刻蚀图形包括第三掩膜层41、位于所述第三掩膜层41表面的第四掩膜层42、以及沿第二方向延伸并贯穿所述第三掩膜层41和所述第四掩膜层42的第二沟槽43，所述第一方向与所述第二方向相交，可以为垂直相交或者倾斜相交，如图3H所示。
可选的，形成所述第二刻蚀图形的具体步骤包括：
在所述第一掩膜结构上沉积第六掩膜层40；
在所述第六掩膜层40上依次所述第三掩膜层41和所述第四掩膜层42，如图3G所示；
刻蚀所述第三掩膜层41和所述第四掩膜层42，形成沿第二方向延伸的第二沟槽43；
形成覆盖于所述第二沟槽43的侧壁表面的第二侧墙45，如图3J所示。
可选的，形成覆盖于所述第二沟槽43的侧壁表面的第二侧墙45的具体步骤包括：
形成覆盖所述第二沟槽43的侧壁和底壁表面、以及所述第四掩膜层42的顶面的第二介质层44；
去除所述第二沟槽43底壁表面和所述第四掩膜层42顶面的所述第二介质层44，残留于所述第二沟槽43侧壁的所述第二介质层44作为所述第二侧墙45。
可选的，所述第三掩膜层41为有机掩膜层，所述第四掩膜层42为硬掩膜层，所述第六掩膜层40为硬掩膜层。
可选的，所述第二介质层44的材料为氧化物介质材料；去除所述第二沟槽43底壁表面和所述第四掩膜层42顶面的所述第二介质层44的具体步骤包括：
采用含氟气体刻蚀所述第二沟槽43底壁表面和所述第四掩膜层42顶面的所述第二介质层44。
步骤S26，回填所述第二沟槽43，如图3K所示。
步骤S27，去除所述第四掩膜层42，形成第二掩膜结构。
可选的，形成所述第二掩膜结构的具体步骤包括：
采用与所述第三掩膜层41相同的材料回填所述第二刻蚀图形中的第二沟槽43，形成填充满所述第二沟槽43并覆盖所述第四掩膜层42表面的第七掩膜层46，如图3K所示；
回刻蚀所述第七掩膜层46、并去除所述第四掩膜层42，使得暴露的所述第三掩膜层41顶面与残留的所述第七掩膜层46顶面平齐。
具体来说，以所述第四掩膜层42作为刻蚀截止层，回刻蚀所述第七掩膜层46，之后去除所述第四掩膜层42，使得暴露的所述第三掩膜层41顶面与残留的所述第七掩膜层46顶面平齐，以形成所述第二掩膜结构。
步骤S28，以所述第一掩膜结构和所述第二掩膜结构共同作为掩膜图形刻蚀所述基底，形成多个孔径相同的电容孔。
可选的，形成多个孔径相同的电容孔的具体步骤包括：
以所述第一侧墙38和所述第二侧墙45为掩膜图形刻蚀所述电容掩膜层30，形成图形化的电容掩膜层30，图形化的所述电容掩膜层30中具有若干深度相同的掩膜孔图形；
以图形化的所述电容掩膜层为掩膜刻蚀所述基底，于所述基底中形成多个孔径相同的电容孔。
具体来说，暴露的所述第三掩膜层41顶面与残留的所述第七掩膜层46顶面平齐之后，还包括如下步骤：
刻蚀所述第三掩膜层41和所述第七掩膜层46，同时形成暴露所述第六掩膜层40的第一间隙471和第二间隙472，所述第二侧墙45分隔相邻的所述第一间隙471和所述第二间隙472，如图3L所示。
所述第六掩膜层40与所述第四掩膜层42的材料均可以为与所述第二掩膜层32相同的硬掩膜材料，例如均为氮氧化硅掩膜层材料；所述第三掩膜层41与所述第七掩膜层46的材料均可以为与所述第一掩膜层31相同的有机掩膜材料，例如均为含碳有机掩膜层材料，使得所述第三掩膜层41与所述第四掩膜层42之间具有较高的刻蚀选择比。这样，可以同时刻蚀掉所述第三掩膜层41和所述第七掩膜层46，同步形成所述第一间隙471和第二间隙472。
同时形成第一间隙471和第二间隙472之后，沿所述第一间隙471和所述第二间隙472、并以所述第一侧墙38为掩膜继续向下刻蚀所述电容掩膜层30，于所述电容掩膜层30中形成若干深度相同的掩膜孔图形，例如相邻的第一掩膜孔图形481和第二掩膜孔图形482，所述第一掩膜孔图形481和第二掩膜孔图形482的深度相同，如图3M所示。
可选的，所述电容掩膜层30形成在基底上，所述基底包括衬底以及位于所述衬底表面的叠层，所述叠层包括沿垂直于所述衬底的方向交替排列的牺牲层和支撑层；以所述电容掩膜层30为掩膜刻蚀所述基底，其具体步骤包括：
以图形化的所述电容掩膜层30为掩膜刻蚀所述叠层，形成多个贯穿所述叠层的电容孔。
不仅如此，本具体实施方式还提供了一种半导体存储器。附图4是本发明具体实施方式中半导体存储器内的电容孔的俯视结构示意图。所述半导体存储器包括：
多个电容孔51，所述电容孔51采用如上述任一项所述的半导体存储器的形成方法形成。
如图4所示，采用如上任一项所述的方法形成的半导体存储器中具有基底50以及位于所述基底50中的若干电容孔51，由于在形成掩膜图形的过程中，对沟槽进行了回填，因此，最终形成的若干电容孔51的孔径均相同。
本具体实施方式提供的半导体存储器的形成方法，通过在回填第一沟槽、第二沟槽之后、再刻蚀第二掩膜层和第四掩膜层，避免了在刻蚀所述第二掩膜层、第四掩膜层时对第一沟槽、第二沟槽底部的刻蚀，使得最终于基底内形成的电容孔的尺寸相同，提高了半导体存储器中电容孔孔径的均匀性，有效改善了半导体存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种半导体存储器的形成方法，其特征在于，包括如下步骤：
提供一基底；
形成第一刻蚀图形于基底表面，所述第一刻蚀图形包括第一掩膜层、位于所述第一掩膜层表面的第二掩膜层、以及沿第一方向延伸并贯穿所述第一掩膜层和所述第二掩膜层的第一沟槽；
回填所述第一沟槽；
去除所述第二掩膜层，形成第一掩膜结构；
形成第二刻蚀图形于所述第一掩膜结构表面，所述第二刻蚀图形包括第三掩膜层、位于所述第三掩膜层表面的第四掩膜层、以及沿第二方向延伸并贯穿所述第三掩膜层和所述第四掩膜层的第二沟槽，所述第一方向与所述第二方向相交；
回填所述第二沟槽；
去除所述第四掩膜层，形成第二掩膜结构；
以所述第一掩膜结构和所述第二掩膜结构共同作为掩膜图形刻蚀所述基底，形成多个孔径相同的电容孔。
2.根据权利要求1所述的半导体存储器的形成方法，其特征在于，所述基底表面具有电容掩膜层；形成所述第一刻蚀图形于基底表面的具体步骤包括：依次沉积所述第一掩膜层和所述第二掩膜层于所述电容掩膜层表面；
刻蚀所述第一掩膜层和所述第二掩膜层，形成沿第一方向延伸的第一沟槽；
形成覆盖于所述第一沟槽的侧壁表面的第一侧墙。
3.根据权利要求2所述的半导体存储器的形成方法，其特征在于，所述第一掩膜层为有机掩膜层，所述第二掩膜层为硬掩膜层。
4.根据权利要求2所述的半导体存储器的形成方法，其特征在于，形成覆盖于所述第一沟槽的侧壁表面的第一侧墙的具体步骤包括：
形成覆盖所述第一沟槽的侧壁和底壁表面、以及所述第二掩膜层的顶面的第一介质层；
去除所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层，残留于所述第一沟槽侧壁的所述第一介质层作为所述第一侧墙。
5.根据权利要求4所述的半导体存储器的形成方法，其特征在于，所述第一介质层的材料为氧化物介质材料；去除所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层的具体步骤包括：
采用含氟气体刻蚀所述第一沟槽底壁表面和所述第二掩膜层顶面的所述第一介质层。
6.根据权利要求2所述的半导体存储器的形成方法，其特征在于，形成所述第一掩膜结构的具体步骤包括：
采用与所述第一掩膜层相同的材料回填所述第一刻蚀图形中的第一沟槽，形成覆盖所述第二掩膜层表面并填充满所述第一沟槽的第五掩膜层；
以所述第二掩膜层为刻蚀截止层，采用含氧气体刻蚀所述第五掩膜层，暴露所述第二掩膜层；
以所述第一掩膜层为刻蚀截止层，采用含氟气体刻蚀所述第二掩膜层，使得暴露的所述第一掩膜层的顶面与所述第五掩膜层的顶面平齐。
7.根据权利要求2所述的半导体存储器的形成方法，其特征在于，形成所述第二刻蚀图形的具体步骤包括：
在所述第一掩膜结构上沉积第六掩膜层；
在所述第六掩膜层上依次沉积所述第三掩膜层和所述第四掩膜；
刻蚀所述第三掩膜层和所述第四掩膜层，形成沿第二方向延伸的第二沟槽；
形成覆盖于所述第二沟槽的侧壁表面的第二侧墙。
8.根据权利要求7所述的半导体存储器的形成方法，其特征在于，所述第三掩膜层为有机掩膜层，所述第四掩膜层为硬掩膜层，所述第六掩膜层为硬掩膜层。
9.根据权利要求7所述的半导体存储器的形成方法，其特征在于，形成覆盖于所述第二沟槽的侧壁表面的第二侧墙的具体步骤包括：
形成覆盖所述第二沟槽的侧壁和底壁表面、以及所述第四掩膜层的顶面的第二介质层；
去除所述第二沟槽底壁表面和所述第四掩膜层顶面的所述第二介质层，残留于所述第二沟槽侧壁的所述第二介质层作为所述第二侧墙。
10.根据权利要求9所述的半导体存储器的形成方法，其特征在于，所述第二介质层的材料为氧化物介质材料；去除所述第二沟槽底壁表面和所述第四掩膜层顶面的所述第二介质层的具体步骤包括：
采用含氟气体刻蚀所述第二沟槽底壁表面和所述第四掩膜层顶面的所述第二介质层。
11.根据权利要求7所述的半导体存储器的形成方法，其特征在于，形成所述第二掩膜结构的具体步骤包括：
采用与所述第三掩膜层相同的材料回填所述第二刻蚀图形中的第二沟槽，形成覆盖所述第四掩膜层表面并填充满所述第二沟槽的第七掩膜层；
回刻蚀所述第七掩膜层、并去除所述第四掩膜层，使得暴露的所述第三掩膜层顶面与残留的所述第七掩膜层顶面平齐。
12.根据权利要求7所述的半导体存储器的形成方法，其特征在于，形成多个孔径相同的电容孔的具体步骤包括：
以所述第一侧墙和所述第二侧墙为掩膜图形刻蚀所述电容掩膜层，形成图形化的电容掩膜层，图形化的所述电容掩膜层中具有若干深度相同的掩膜孔图形；
以图形化的所述电容掩膜层为掩膜刻蚀所述基底，于所述基底中形成多个孔径相同的电容孔。
13.根据权利要求12所述的半导体存储器的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底表面的叠层，所述叠层包括沿垂直于所述衬底的方向交替排列的牺牲层和支撑层；以图形化的所述电容掩膜层为掩膜刻蚀所述基底的具体步骤包括：
以图形化的所述电容掩膜层为掩膜刻蚀所述叠层，形成多个贯穿所述叠层的电容孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910814275.1A CN112447603B (zh) | 2019-08-30 | 2019-08-30 | 半导体存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910814275.1A CN112447603B (zh) | 2019-08-30 | 2019-08-30 | 半导体存储器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112447603A true CN112447603A (zh) | 2021-03-05 |
| CN112447603B CN112447603B (zh) | 2023-12-19 |
Family
ID=74733730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910814275.1A Active CN112447603B (zh) | 2019-08-30 | 2019-08-30 | 半导体存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447603B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594367A (zh) * | 2021-07-30 | 2021-11-02 | 长鑫存储技术有限公司 | 一种电容孔形成的方法 |
| WO2022205692A1 (zh) * | 2021-03-29 | 2022-10-06 | 长鑫存储技术有限公司 | 掩膜结构、半导体结构及制作方法 |
| CN115249658A (zh) * | 2021-04-28 | 2022-10-28 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN116364658A (zh) * | 2023-05-31 | 2023-06-30 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070026657A1 (en) * | 2005-07-06 | 2007-02-01 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices with contact holes self-aligned in two directions and devices so formed |
| CN103594337A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
| CN103594336A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种双重图形化方法 |
| WO2015169052A1 (zh) * | 2014-05-04 | 2015-11-12 | 中国科学院微电子研究所 | 一种finfet制造方法 |
| CN108573864A (zh) * | 2017-03-13 | 2018-09-25 | 格芯公司 | 基本无缺陷的多晶硅栅极阵列 |
| CN108666274A (zh) * | 2017-03-31 | 2018-10-16 | 联华电子股份有限公司 | 半导体存储装置的形成方法 |
| CN109065501A (zh) * | 2018-07-19 | 2018-12-21 | 长鑫存储技术有限公司 | 电容阵列结构及其制备方法 |
| US10170582B1 (en) * | 2017-09-13 | 2019-01-01 | International Business Machines Corporation | Uniform bottom spacer for vertical field effect transistor |
| CN208589410U (zh) * | 2018-06-01 | 2019-03-08 | 长鑫存储技术有限公司 | 电容孔的制备过程中的叠层结构层及电容孔结构 |
-
2019
- 2019-08-30 CN CN201910814275.1A patent/CN112447603B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070026657A1 (en) * | 2005-07-06 | 2007-02-01 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices with contact holes self-aligned in two directions and devices so formed |
| CN103594336A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种双重图形化方法 |
| CN103594337A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
| WO2015169052A1 (zh) * | 2014-05-04 | 2015-11-12 | 中国科学院微电子研究所 | 一种finfet制造方法 |
| CN108573864A (zh) * | 2017-03-13 | 2018-09-25 | 格芯公司 | 基本无缺陷的多晶硅栅极阵列 |
| CN108666274A (zh) * | 2017-03-31 | 2018-10-16 | 联华电子股份有限公司 | 半导体存储装置的形成方法 |
| US10170582B1 (en) * | 2017-09-13 | 2019-01-01 | International Business Machines Corporation | Uniform bottom spacer for vertical field effect transistor |
| CN208589410U (zh) * | 2018-06-01 | 2019-03-08 | 长鑫存储技术有限公司 | 电容孔的制备过程中的叠层结构层及电容孔结构 |
| CN109065501A (zh) * | 2018-07-19 | 2018-12-21 | 长鑫存储技术有限公司 | 电容阵列结构及其制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022205692A1 (zh) * | 2021-03-29 | 2022-10-06 | 长鑫存储技术有限公司 | 掩膜结构、半导体结构及制作方法 |
| CN115249658A (zh) * | 2021-04-28 | 2022-10-28 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113594367A (zh) * | 2021-07-30 | 2021-11-02 | 长鑫存储技术有限公司 | 一种电容孔形成的方法 |
| CN113594367B (zh) * | 2021-07-30 | 2023-09-26 | 长鑫存储技术有限公司 | 一种电容孔形成的方法 |
| CN116364658A (zh) * | 2023-05-31 | 2023-06-30 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN116364658B (zh) * | 2023-05-31 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112447603B (zh) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7118172B2 (ja) | マルチスタック３次元メモリデバイスおよびその作製方法 | |
| CN112447603B (zh) | 半导体存储器的形成方法 | |
| JP6987876B2 (ja) | メモリデバイスおよび方法 | |
| CN109524417B (zh) | 3d nand存储器及其形成方法 | |
| US11329061B2 (en) | Method for improving channel hole uniformity of a three-dimensional memory device | |
| KR101349989B1 (ko) | 반도체 구조체 | |
| CN113675146B (zh) | 半导体结构及其形成方法和存储器 | |
| CN208637425U (zh) | 半导体存储器电容孔的制备叠层结构 | |
| CN100452358C (zh) | 制造闪存器件的方法 | |
| CN113707660A (zh) | 动态随机存取存储器及其形成方法 | |
| CN112397509A (zh) | 电容阵列结构及其形成方法、半导体存储器 | |
| CN114121821A (zh) | 动态随机存取存储器的形成方法 | |
| CN113871343A (zh) | 半导体结构及其形成方法 | |
| US7109091B2 (en) | Method for processing a substrate to form a structure | |
| US11862513B2 (en) | Manufacturing method of semiconductor structure | |
| CN115377108A (zh) | 动态随机存取存储器及其形成方法 | |
| CN112420722B (zh) | 埋入式栅极结构及半导体存储器的形成方法 | |
| TWI530992B (zh) | 以免光罩方式定義位元線溝槽之半導體基底及其製造方法 | |
| CN115643745A (zh) | 电容阵列结构及其形成方法 | |
| KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| WO2023168778A1 (zh) | 存储器及其形成方法 | |
| CN113764580B (zh) | 双面电容结构及其形成方法 | |
| US20230056584A1 (en) | Manufacturing method of semiconductor structure | |
| US20220320099A1 (en) | Method for manufacturing a semiconductor structure and semiconductor structure | |
| CN118039473A (zh) | 半导体结构及其形成方法、存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |