CN113594367B - 一种电容孔形成的方法 - Google Patents

一种电容孔形成的方法 Download PDF

Info

Publication number
CN113594367B
CN113594367B CN202110874767.7A CN202110874767A CN113594367B CN 113594367 B CN113594367 B CN 113594367B CN 202110874767 A CN202110874767 A CN 202110874767A CN 113594367 B CN113594367 B CN 113594367B
Authority
CN
China
Prior art keywords
offset
etching
parameter
offset parameter
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110874767.7A
Other languages
English (en)
Other versions
CN113594367A (zh
Inventor
王春阳
李振兴
邵波
刘欣然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110874767.7A priority Critical patent/CN113594367B/zh
Priority to PCT/CN2021/111881 priority patent/WO2023004884A1/zh
Priority to US17/509,167 priority patent/US20230029832A1/en
Publication of CN113594367A publication Critical patent/CN113594367A/zh
Application granted granted Critical
Publication of CN113594367B publication Critical patent/CN113594367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种电容孔形成的方法,该方法包括:提供一待处理晶圆;待处理晶圆包括衬底以及依次形成于衬底表面的第一介质层和第一掩膜层;根据补偿后的第一刻蚀参数对第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层;在第一图形层表面依次形成第二介质层和第二掩膜层;根据补偿后的第二刻蚀参数对第二掩膜层和第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层;以第一图形层和第二图形层共同作为电容图形刻蚀第一介质层,形成电容孔。这样,通过对刻蚀参数进行补偿,在刻蚀形成电容孔时,可以有效改善电容孔的倾斜现象,提高电容倾斜的工艺窗口,从而提高了产品良率。

Description

一种电容孔形成的方法
技术领域
本申请涉及动态随机存储器制造领域,尤其涉及一种电容孔形成的方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)以电容器上的电荷的形式存储数据,电容高度越高,电容器存储电荷就越多。目前,由于电容密度增大,尺寸微缩,在高深宽比刻蚀制造过程中会产生很多问题。尤其是在加工晶圆形成电容孔的过程中,晶圆边缘的电容孔往往存在倾斜现象,进一步导致形成于电容孔内的电容无法与着陆盘(landing pad)对接,从而造成产品不良,甚至还存在电容倒塌造成电容短路的风险。
发明内容
本申请提供了一种电容孔形成的方法,能够有效改善电容孔的倾斜现象,提高电容倾斜的工艺窗口,从而提高产品良率。
本申请的技术方案是这样实现的:
本申请实施例提供了一种电容孔的形成方法,包括:
提供一待处理晶圆;所述待处理晶圆包括衬底以及依次形成于所述衬底表面的第一介质层和第一掩膜层;
根据补偿后的第一刻蚀参数对所述第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层;
在所述第一图形层表面依次形成第二介质层和第二掩膜层;
根据补偿后的第二刻蚀参数对所述第二掩膜层和所述第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层;
以所述第一图形层和所述第二图形层共同作为电容图形刻蚀所述第一介质层,形成电容孔。
在一些实施例中,所述衬底内设置有电容接触结构,且所述电容孔与所述电容接触结构对接。
在一些实施例中,该方法还包括:利用预设偏移量参数对所述待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数和所述补偿后的第二刻蚀参数。
在一些实施例中,所述根据补偿后的第一刻蚀参数对所述第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层,包括:
在所述第一掩膜层表面形成光阻层;
通过所述补偿后的第一刻蚀参数沿垂直方向刻蚀所述光阻层,形成沿第一方向延伸的图案化光阻层;
以所述图案化光阻层为掩膜,刻蚀所述第一掩膜层,形成所述第一图形层。
在一些实施例中,所述根据补偿后的第二刻蚀参数对所述第二掩膜层和所述第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层,包括:
通过所述补偿后的第二刻蚀参数沿垂直方向刻蚀所述第二掩膜层,并继续沿垂直方向刻蚀所述第二介质层,形成沿第二方向延伸的第二图形层。
在一些实施例中,该方法还包括:
获取射频RF末期的晶圆样品的边缘偏移量参数以及机台偏移量参数;
根据所述晶圆样品的边缘偏移量参数和所述机台偏移量参数,确定所述预设偏移量参数。
在一些实施例中,所述根据所述晶圆样品的边缘偏移量参数和所述机台偏移量参数,确定所述预设偏移量参数,包括:
根据RF周期和当前时间,确定偏移量调整值;
根据所述晶圆样品的边缘偏移量参数和所述机台偏移量参数,通过预设计算模型确定偏移量计算值;
利用所述偏移量调整值对所述偏移量计算值进行修正,得到所述预设偏移量参数。
在一些实施例中,所述待处理晶圆包括若干个边缘曝光单元,不同的边缘曝光单元对应不同的预设偏移量参数;
该方法还包括:
确定所述待处理晶圆的目标边缘曝光单元对应的目标偏移量参数,且所述目标偏移量参数包括第一目标偏移量参数和第二目标偏移量参数;
所述利用预设偏移量参数对所述待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数和所述补偿后的第二刻蚀参数,包括:
利用所述第一目标偏移量参数对所述目标边缘曝光单元的第一刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数;以及
利用所述第二目标偏移量参数对所述目标边缘曝光单元的第二刻蚀参数进行补偿,得到所述补偿后的第二刻蚀参数。
在一些实施例中,该方法还包括:
获取水平方向下RF末期的晶圆样品的目标边缘曝光单元对应的第一边缘偏移量参数以及第一机台偏移量参数;
根据所述第一边缘偏移量参数和所述第一机台偏移量参数,确定所述第一目标偏移量参数;以及
获取垂直方向下RF末期的晶圆样品的目标边缘曝光单元对应的第二边缘偏移量参数以及第二机台偏移量参数;
根据所述第二边缘偏移量参数和所述第二机台偏移量参数,确定所述第二目标偏移量参数。
在一些实施例中,该方法还包括:
从所述晶圆样品的目标边缘曝光单元中随机选取n个取样点;
确定水平方向下所述n个取样点各自对应的第一偏移量和垂直方向下所述n个取样点各自对应的第二偏移量;
根据水平方向下所述n个取样点各自对应的第一偏移量,确定所述晶圆样品的目标边缘曝光单元对应的所述第一边缘偏移量参数;以及
根据垂直方向下所述n个取样点各自对应的第二偏移量,确定所述晶圆样品的目标边缘曝光单元对应的所述第二边缘偏移量参数。
在一些实施例中,所述从所述晶圆样品的目标边缘曝光单元中随机选取n个取样点,包括:
对所述晶圆样品的目标边缘曝光单元进行切片处理,得到所述目标边缘曝光单元的切片;其中,所述切片包括所述n个取样点,所述取样点包括电容接触结构以及电容截面。
在一些实施例中,所述确定水平方向下所述n个取样点各自对应的第一偏移量,包括:
测量第一取样点中的电容接触结构与电容截面之间的第一正向距离以及第一负向距离;
根据所述第一取样点的所述第一正向距离与所述第一负向距离,计算所述第一取样点的第一偏移量;
所述确定垂直方向下所述n个取样点各自对应的第二偏移量,包括:
测量所述第一取样点中的电容接触结构与电容截面之间的第二正向距离以及第二负向距离;
根据所述第一取样点的所述第二正向距离与所述第二负向距离,计算所述第一取样点的第二偏移量;
其中,所述第一取样点表示所述n个取样点中的任一取样点。
在一些实施例中,在所述电容截面未偏离出所述电容接触结构的情况下,计算所述第一取样点的第一偏移量和所述第一取样点的第二偏移量,包括:
将所述第一取样点的所述第一正向距离与所述第一负向距离之差的二分之一确定为所述第一取样点的第一偏移量;
将所述第一取样点的所述第二正向距离与所述第二负向距离之差的二分之一确定为所述第一取样点的第二偏移量。
在一些实施例中,在所述电容截面偏离出所述电容接触结构的情况下,计算所述第一取样点的第一偏移量和所述第一取样点的第二偏移量,包括:
将所述第一取样点的所述第一正向距离与所述第一负向距离之和的二分之一确定为所述第一取样点的第一偏移量;
将所述第一取样点的所述第二正向距离与所述第二负向距离之和的二分之一确定为所述第一取样点的第二偏移量。
在一些实施例中,所述确定所述晶圆样品的目标边缘曝光单元对应的所述第一边缘偏移量参数和所述晶圆样品的目标边缘曝光单元对应的所述第二边缘偏移量参数,包括:
根据水平方向下所述n个取样点各自对应的第一偏移量,去除n个第一偏移量中的最大值和最小值,对剩余(n-2)个第一偏移量进行均值计算,得到所述第一边缘偏移量参数;
根据垂直方向下所述n个取样点各自对应的第二偏移量,去除n个第二偏移量中的最大值和最小值,对剩余(n-2)个第二偏移量进行均值计算,得到所述第二边缘偏移量参数。
在一些实施例中,所述待处理晶圆还包括若干个非边缘曝光单元;所述方法还包括:
确定所述待处理晶圆的非边缘曝光单元对应的目标偏移量参数,且所述目标偏移量参数包括第三目标偏移量参数和第四目标偏移量参数;
所述利用预设偏移量参数对所述待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数和所述补偿后的第二刻蚀参数,包括:
利用所述第三目标偏移量参数对所述待处理晶圆的非边缘曝光单元的第一刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数;以及
利用所述第四目标偏移量参数对所述待处理晶圆的非边缘曝光单元的第二刻蚀参数进行补偿,得到所述补偿后的第二刻蚀参数。
在一些实施例中,该方法还包括:
获取水平方向下的第一机台偏移量参数以及垂直方向下的第二机台偏移量参数;
将水平方向下的所述第一机台偏移量参数确定为所述第三目标偏移量参数;以及将垂直方向下的所述第二机台偏移量参数确定为所述第四目标偏移量参数。
本申请实施例所提供的一种电容孔形成的方法,通过提供一待处理晶圆;待处理晶圆包括衬底以及依次形成于衬底表面的第一介质层和第一掩膜层;根据补偿后的第一刻蚀参数对第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层;在第一图形层表面依次形成第二介质层和第二掩膜层;根据补偿后的第二刻蚀参数对第二掩膜层和第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层;以第一图形层和第二图形层共同作为电容图形刻蚀第一介质层,形成电容孔。这样,通过对刻蚀参数进行补偿,在刻蚀形成电容孔时,可以有效改善电容孔的倾斜现象,提高电容倾斜的工艺窗口,从而提高了产品良率。
附图说明
图1为本申请实施例提供的一种RF末期等离子体刻蚀方向示意图;
图2为本申请实施例提供的一种倾斜指数与RF周期关系的曲线示意图;
图3为本申请实施例提供的一种存在倾斜的电容孔的结构示意图;
图4为本申请实施例提供的一种电容孔的形成方法的流程示意图;
图5为本申请实施例提供的一种待处理晶圆的局部结构示意图;
图6为本申请实施例提供的一种待处理晶圆的曝光单元分布示意图;
图7为本申请实施例提供的一种目标边缘曝光单元的切片示意图;
图8为本申请实施例提供的一种电容未发生偏移时的电容截面与电容接触结构示意图;
图9为本申请实施例提供的一种电容发生偏移时的电容截面与电容接触结构示意图;
图10为本申请实施例提供的另一种电容发生偏移时的电容截面与电容接触结构示意图;
图11为本申请实施例提供的又一种电容发生偏移时的电容截面与电容接触结构示意图;
图12为本申请实施例提供的再一种电容发生偏移时的电容截面与电容接触结构示意图;
图13为本申请实施例提供的一种形成图案化光阻层之后的待处理晶圆的局部结构示意图;
图14为本申请实施例提供的一种形成第一图形层之后的待处理晶圆的局部结构示意图;
图15为本申请实施例提供的一种形成第一图形层之后的待处理晶圆的局部俯视结构示意图;
图16为本申请实施例提供的一种形成第二图形层之后的待处理晶圆的局部结构示意图;
图17为本申请实施例提供的一种形成第二图形层之后的待处理晶圆的局部俯视结构示意图;
图18为本申请实施例提供的一种形成电容孔之后的待处理晶圆的局部结构示意图;
图19为本申请实施例提供的一种电容孔的俯视结构示意图;
图20为本申请实施例提供的一种电容孔与相关技术形成电容孔之间的对比示意图;
图21本申请实施例提供的一种半导体结构的组成示意图;
图22本申请实施例提供的一种半导体存储器的组成示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅用于解释相关申请,而非对该申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关申请相关的部分。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的,不是旨在限制本申请。
在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
需要指出,本申请实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
在相关技术中,在对晶圆进行加工以形成电容孔时,由于在刻蚀高深宽比制程中,位于晶圆边缘位置的电容因为边缘环(edge Ring)的消耗,尤其是在射频(RadioFrequency,RF)末期离子鞘层发生变化,导致等离子体(plasma)会垂直鞘(sheath)的方向刻蚀,造成在晶圆边缘位置形成的电容孔发生倾斜,导致电容孔不能与着陆盘对接。进一步导致形成于电容孔内的电容无法与着陆盘对接,造成产品不良,同时,还存在电容倒塌造成电容短路的风险。
示例性地,参见图1,其示出了本申请实施例提供的一种RF末期等离子体刻蚀方向示意图。如图1所示,在RF末期,搭载晶圆的边缘环会被消耗,离子鞘层发生变化,等离子体会垂直鞘方向刻蚀,导致晶圆边缘的电容孔发生倾斜,在这样的电容孔中形成的电容不能与着陆盘对接,造成产品不良,而且还存在电容倒塌造成电容短路的风险。
参见图2,其示出了本申请实施例提供的一种倾斜指数与RF周期关系的曲线示意图。如图2所示,在RF末期,倾斜指数明显增大,此时电容倾斜最为严重。
参见图3,其示出了本申请实施例提供的一种存在倾斜的电容孔的结构示意图。如图3所示,该结构可以包括衬底2,位于衬底2中的着陆盘1、第一支撑层3、第一绝缘层4、第二支撑层5、第二绝缘层6、第三支撑层7和电容孔8。从图3中可以看出,由于刻蚀方向的偏差,电容孔8未能与着陆盘1成功对接。
基于此,为了改善晶圆(wafer)边缘的电容倾斜,迫切地需要一种改善电容倾斜的方法,通过采用套刻误差偏移来改善晶圆边缘的电容倾斜,从而形成与着陆盘成功对接的电容孔,可以提高电容倾斜的工艺窗口,有效避免了电容倒塌可能造成短路的风险,同时可以提高产品良率。
下面将结合附图对本申请各实施例进行详细说明。
本申请的一实施例中,参见图4,其示出了本申请实施例提供的一种电容孔的形成方法的流程示意图。如图4所示,该方法可以包括:
S101、提供一待处理晶圆;待处理晶圆包括衬底以及依次形成于衬底表面的第一介质层和第一掩膜层。
需要说明的是,图5示出了本申请实施例提供的一种待处理晶圆的局部结构示意图。如图5所示,待处理晶圆可以包括衬底100,以及依次形成于衬底100表面的第一介质层101和第一掩膜层102。
衬底100可以为硅衬底或硅、锗、硅锗化合物等其他合适的衬底材料,或者本领域公知的其他衬底。衬底100中还设置有电容接触结构1001(即着陆盘landing pad),用于在形成电容孔之后,与形成于电容孔内的电容结构电连接,从而控制电容结构的充电与放电。电容接触结构1001的材料可以是钨。电容接触结构1001的数量为多个,相邻两个电容接触结构1001通过其间的衬底100或第一介质层101相互隔绝。
第一介质层101具体可以包括第一支撑层1011,第一绝缘层1012、第二支撑层1013、第二绝缘层1014和第三支撑层1015。第一支撑层1011、第一绝缘层1012和第二支撑层1013的材料可以选自二氧化硅、氮硼化硅或氮化硅等材料。例如,第一支撑层1011选自氮化硅或氮硼化硅,第一绝缘层1012选自二氧化硅,第二支撑层1013选自氮化硅。第二绝缘层1014和第三支撑层1015的材料也可以选自二氧化硅、氮硼化硅或氮化硅等材料,例如,第二绝缘层1014选自二氧化硅,第三支撑层1015选自氮化硅。
其中,第一掩膜层102可以通过沉积的方式形成于第一介质层101的表面,第一掩膜层102覆盖第一介质层101。第一掩膜层102可以是单层掩膜层,也可以是经过多层沉积形成的多层掩膜层。第一掩膜层102的材料可以选自多晶硅、碳、硅及其化合物等其他合适材料,例如:二氧化硅、氮化硅、氮氧化硅、碳等中的一种或多种。
还需要说明的是,在半导体器件的制作过程中,光刻作为一个重要的工艺将掩膜板中的图形转移到光刻胶层(即光阻层)中,随着特征尺寸的不断减小,使得光刻的难度不断增加,在光刻胶层中定义图形时,由于光刻胶下方的半导体基底(包括金属层和介质层)具有较高的反射系数,使得曝光光源容易在半导体基底表面发生反射,造成光刻胶图形的变形或尺寸偏差,导致掩膜板图形的不正确转移,为了消除光源的反射现象,通常在半导体基底的表面形成一层介电抗反射涂层(Dielectric Anti-Reflective Coating,DARC),DARC材料一般为氮氧化硅等。如此,在本申请实施例中,第一掩膜层102也可以作为DRAC发挥作用。
S102、根据补偿后的第一刻蚀参数对第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层。
S103、在第一图形层表面依次形成第二介质层和第二掩膜层。
S104、根据补偿后的第二刻蚀参数对第二掩膜层和第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层。
需要说明的是,在半导体生产制造中,定期会对各个机台进行保养维护,因此,在本申请实施例中,RF周期可以是机台保养周期。由于在RF末期,电容倾斜情况最为严重,所以本申请实施例可以针对RF末期的第一刻蚀参数和第二刻蚀参数进行补偿,以改善RF末期的晶圆边缘的严重电容倾斜。但是,本申请实施例提供的技术方案也可以应用于任何时期存在电容倾斜的晶圆刻蚀过程,以对其进行补偿,在本申请实施例的后续描述中进行详细说明。
其中,补偿后的第一刻蚀参数是用于形成第一图形层的刻蚀参数,补偿后的第二刻蚀参数是用于形成第二图形层的刻蚀参数。第一图形层和第二图形层共同定义出电容孔的位置。
下面将对确定补偿后的第一刻蚀参数和补偿后的第二刻蚀参数的方法进行详细描述。
在一些实施例中,对于补偿后的第一刻蚀参数和补偿后的第二刻蚀参数而言,可以利用预设偏移量参数对待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到补偿后的第一刻蚀参数和补偿后的第二刻蚀参数。
需要说明的是,补偿后的第一刻蚀参数和补偿后的第二刻蚀参数是通过预设偏移量参数对初始的第一刻蚀参数和初始的第二刻蚀参数进行补偿后得到的。通过预设偏移量参数进行补偿实现分别在第一刻蚀方向和第二刻蚀方向上将电容孔的偏移向电容倾斜的反方向进行补偿,这样,虽然无法避免电容倾斜现象,但是由于对电容倾斜进行了补偿,使得倾斜之后的电容孔能够与电容接触结构成功对接。
还需要说明的是,对于预设偏移量参数而言,其可以是根据晶圆样品的边缘偏移量参数和机台偏移量参数来确定的。因此,在一些实施例中,该方法还可以包括:
获取RF末期的晶圆样品的边缘偏移量参数以及机台偏移量参数;
根据晶圆样品的边缘偏移量参数和机台偏移量参数,确定预设偏移量参数。
在本申请实施例中,由于存在电容倾斜最严重的情况是在RF末期的晶圆边缘位置的曝光单元,导致在确定预设偏移量参数时,不仅需要考虑由于RF末期边缘环的损耗导致的电容孔相对电容接触结构的偏移,即确定RF末期的晶圆样品的边缘偏移量参数;而且还需要考虑机台量测反馈的机台偏移量参数,然后通过这两者共同确定预设偏移量参数。其中,边缘偏移量参数表示针对晶圆样品的边缘位置的曝光单元所确定的偏移量参数。
在一些实施例中,根据晶圆样品的边缘偏移量参数和机台偏移量参数,确定预设偏移量参数,可以包括:
根据RF周期和当前时间,确定偏移量调整值;
根据晶圆样品的边缘偏移量参数和机台偏移量参数,通过计算模型确定偏移量计算值;
利用偏移量调整值对偏移量计算值进行修正,得到预设偏移量参数。
需要说明的是,由于晶圆样品的边缘偏移量参数是以RF末期偏移最严重的晶圆样品来确定的,而在实际生产中,在不同的RF周期均可以进行补偿来提高产品良率。因此,还通过RF周期和当前时间确定偏移量调整值,根据晶圆样品的边缘偏移量参数和机台偏移量参数确定偏移量计算值之后,通过偏移量调整值对偏移量计算值进行修正,得到预设偏移量参数。
可以通过下式确定偏移量调整值:
其中,k'表示当前时间对应的偏移量调整值;t表示当前时间,即RF开始之后所经过的时间;T表示RF周期;k表示RF末期对应的偏移量调整值,定义为0~1之间。
在一些实施例中,可以通过下式确定偏移量计算值:
其中,mi表示偏移量计算值;表示晶圆样品的边缘偏移量参数;movl表示机台偏移量参数。
当利用偏移量调整值对偏移量计算值进行修正时,只需要将式(2)中的k替换为k',就得到了预设偏移量参数。这样,针对不同的RF周期,均能够进行补偿,而且是结合当前时间进行补偿,避免了非RF末期的补偿过度。
还需要说明的是,在通过光刻加工晶圆以得到电容孔时,一次投影曝光单位的面积可称为shot,即曝光单元或者曝光场。本申请实施例在对刻蚀参数进行补偿时,是通过对每一个曝光单元的刻蚀参数分别进行补偿,以在每一次曝光时,对应的曝光单元都能达到最好的补偿效果。
还需要说明的是,由于在晶圆中,存在较严重电容倾斜的通常是晶圆边缘区域的曝光单元,因此本申请实施例主要针对待处理晶圆的边缘区域的曝光单元的刻蚀参数进行补偿。
参见图6,其示出了本申请实施例提供的一种待处理晶圆的曝光单元分布示意图。如图6所示,一个方格代表一个曝光单元。其中,被格纹形状填充的曝光单元位于待处理晶圆的边缘位置,称作边缘曝光单元,未填充形状的曝光单元位于待处理晶圆的非边缘位置,称作非边缘曝光单元。
在本申请实施例中,对于边缘曝光单元来说,待处理晶圆可以包括若干个边缘曝光单元,而且不同的边缘曝光单元对应不同的预设偏移量参数。在一些实施例中,该方法还可以包括:
确定待处理晶圆的目标边缘曝光单元对应的目标偏移量参数,且目标偏移量参数包括第一目标偏移量参数和第二目标偏移量参数;
所述利用预设偏移量参数对待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到补偿后的第一刻蚀参数和补偿后的第二刻蚀参数,可以包括:
利用第一目标偏移量参数对目标边缘曝光单元的第一刻蚀参数进行补偿,得到补偿后的第一刻蚀参数;以及
利用第二目标偏移量参数对目标边缘曝光单元的第二刻蚀参数进行补偿,得到补偿后的第二刻蚀参数。
需要说明的是,本申请实施例所述的待处理晶圆包括若干个边缘曝光单元,这若干个边缘曝光单元通常是指晶圆最外围一圈的曝光单元,而且每一个边缘曝光单元对应不同的预设偏移量参数。
由于光刻的一次曝光投影仅针对一个曝光单元,因此,可以将任意一个边缘曝光单元称作目标边缘曝光单元。针对目标边缘曝光单元,其对应的预设偏移量参数称作目标偏移量参数。另外,由于在加工晶圆时,可以是从两个方向(即第一刻蚀方向和第二刻蚀方向)定义出电容孔的位置,这时候,需要分别对两个方向的刻蚀参数进行补偿;因此,目标边缘曝光单元对应的目标偏移量参数可以包括第一目标偏移量参数和第二目标偏移量参数。
其中,第一目标偏移量参数用于对目标边缘曝光单元的第一刻蚀参数进行补偿,以得到补偿后的第一刻蚀参数;第二目标偏移量参数用于对目标边缘曝光单元的第二刻蚀参数进行补偿,以得到补偿后的第二刻蚀参数。
另外,在实际应用中,如果是从更多个方向定义出电容孔的位置,那么仍然可以按照本申请实施例所提供的方式在更多个方向上对更多个刻蚀参数进行补偿。
在一些实施例中,对于第一目标偏移量参数来说,该方法还可以包括:
获取水平方向下RF末期的晶圆样品的目标边缘曝光单元对应的第一边缘偏移量参数以及第一机台偏移量参数;
根据第一边缘偏移量参数和第一机台偏移量参数,确定第一目标偏移量参数。
在一些实施例中,对于第二目标偏移量参数来说,该方法还可以包括:
获取垂直方向下RF末期的晶圆样品的目标边缘曝光单元对应的第二边缘偏移量参数以及第二机台偏移量参数;
根据第二边缘偏移量参数和第二机台偏移量参数,确定第二目标偏移量参数。
需要说明的是,在本申请实施例中,可以通过已经形成电容且存在电容倾斜的晶圆样品来确定待处理晶圆的每一目标边缘曝光单元的目标偏移量参数。在本申请实施例中,作为优选地,晶圆样品选择RF末期的晶圆样品,因为RF末期的晶圆样品的电容倾斜现象最为严重。
还需要说明的是,从晶圆样品中直接确定的第一边缘偏移量参数和第二边缘偏移量参数代表了RF末期边缘环的损耗对电容倾斜的直接影响程度,在加工晶圆的过程中,机台还会通过量测反馈第一机台偏移量参数和第二机台偏移量参数。
这样,分别获取晶圆样品的目标边缘曝光单元(晶圆样品的目标边缘曝光单元与待处理晶圆的目标边缘曝光单元相对应)在水平方向下的第一边缘偏移量参数和第一机台偏移量参数,用于确定第一目标偏移量参数;以及其在垂直方向下的第二边缘偏移量参数和第二机台偏移量参数,用于确定第二目标偏移量参数。
还需要说明的是,对于同一晶圆的不同的曝光单元,通过晶圆样品所确定的边缘偏移量参数是不同的,而机台量测反馈的机台偏移量参数则都是相同的。
以第i个目标边缘曝光单元为例,第一目标偏移量参数和第二目标偏移量参数可以按照下式进行计算:
其中,xi表示第i个目标边缘曝光单元的第一目标偏移量参数,即用于补偿第一刻蚀参数的值;表示第i个目标边缘曝光单元的第一边缘偏移量参数;xovl表示第一机台偏移量参数。
yi表示第i个目标边缘曝光单元的第二目标偏移量参数,即用于补偿第二刻蚀参数的值;表示第i个目标边缘曝光单元的第二边缘偏移量参数;yovl表示第二机台偏移量参数;k'表示当前时间对应的偏移量调整值,是用于调整补偿程度的系数,通过前述式(1)确定。
可以看出,式(3)相当于式(2)在两个方向上的具体描述。
本申请实施例还对如何确定第一边缘偏移量参数和第二边缘偏移量参数进行了描述。具体来说,在一些实施例中,该方法还可以包括:
从晶圆样品的目标边缘曝光单元中随机选取n个取样点;
确定水平方向下n个取样点各自对应的第一偏移量和垂直方向下n个取样点各自对应的第二偏移量;
根据水平方向下n个取样点各自对应的第一偏移量,确定晶圆样品的目标边缘曝光单元对应的第一边缘偏移量参数;以及
根据垂直方向下n个取样点各自对应的第二偏移量,确定晶圆样品的目标边缘曝光单元对应的第二边缘偏移量参数。
在一些实施例中,所述从晶圆样品的目标边缘曝光单元中随机选取n个取样点,可以包括:
对晶圆样品的目标边缘曝光单元进行切片处理,得到目标边缘曝光单元的切片;其中,切片包括n个取样点,取样点包括电容接触结构以及电容截面。
需要说明的是,本申请实施例可以通过磨光(polish)切片的方式得到RF末期的晶圆样品的目标边缘曝光单元的切片,对每一个目标边缘曝光单元的切片进行量测以确定其对应的第一目标偏移量参数和第二目标偏移量参数。
在一些实施例中,从目标边缘曝光单元的切片中选取n个取样点,分别测量这n个取样点中的每个取样点各自在水平方向对应的第一偏移量以及在垂直方向对应的第二偏移量。其中,每个取样点都包括电容接触结构和电容截面,第一偏移量即表示电容截面在水平方向偏移电容接触结构的距离,第二偏移量即表示电容截面在垂直方向偏移电容接触结构的距离。
参见图7,其示出了本申请实施例提供的一种目标边缘曝光单元的切片示意图。如图7所示,其中,每一个*表示一个取样点。
在一些实施例中,所述确定水平方向下n个取样点各自对应的第一偏移量,可以包括:
测量第一取样点中的电容接触结构与电容截面之间的第一正向距离以及第一负向距离;
根据第一取样点的第一正向距离与第一负向距离,计算第一取样点的第一偏移量。
在另一些实施例中,所述确定垂直方向下n个取样点各自对应的第二偏移量,可以包括:
测量第一取样点中的电容接触结构与电容截面之间的第二正向距离以及第二负向距离;
根据第一取样点的第二正向距离与第二负向距离,计算第一取样点的第二偏移量。
在这里,第一取样点表示n个取样点中的任一取样点。
可以理解的是,当电容未发生偏移时,参见图8,其示出了本申请实施例提供的一种电容未发生偏移时的电容截面与电容接触结构示意图。如图8所示,其中,未填充颜色的椭圆形状所限定的区域表示电容接触结构,阴影填充的圆形区域表示电容截面,将电容接触结构中心点称作原点,由于在图8中,电容没有发生偏移,电容截面的中心点与电容接触结构的中心点重合。
其中,x方向表示水平方向,x+表示第一正向,从原点沿x+方向,电容截面的右边缘到电容接触结构的右边缘的距离称作第一正向距离;x-表示第一负向,从原点沿x-方向,电容截面的左边缘到电容接触结构的左边缘的距离称作第一负向距离。
y方向表示垂直方向,y+表示第二正向,从原点沿y+方向,电容截面的上边缘到电容接触结构的上边缘的距离称作第二正向距离;y-表示第二负向,从原点沿y-方向,电容截面的下边缘到电容接触结构的下边缘的距离称作第二负向距离。
在图8中,由于电容没有发生偏移,所以电容截面的边缘在x+,x-、y+以及y-四个方向到电容接触结构的边缘的第一正向距离、第一负向距离、第二正向距离和第二负向距离均为c。也就是说,电容相对于电容接触结构在水平方向和垂直方向的偏移量参数均为0。
当电容发生偏移时,电容截面的边缘在上述的四个方向到电容接触结构的边缘的距离就不一定为c。这时候,就需要根据电容截面的边缘在这四个方向到电容接触结构的边缘的距离来分别确定电容接触结构与电容截面之间的第一正向距离、第一负向距离、第二正向距离和第二负向距离。并根据第一正向距离与第一负向距离计算第一取样点的第一偏移量;根据第一取样点的第二正向距离与第二负向距离计算第一取样点的第二偏移量。其中,第一偏移量即表示电容相对电容接触结构在x方向的偏移量,第二偏移量即表示电容相对电容接触结构在y方向的偏移量。
还需要说明的是,当电容发生偏移时,在切片上面可以表现为电容截面未偏移出电容接触结构以及电容截面偏移出电容接触结构两种情况。
因此,在一种可能的实施方式中,在电容截面未偏离出电容接触结构的情况下,计算第一取样点的第一偏移量和第一取样点的第二偏移量,可以包括:
将第一取样点的第一正向距离与第一负向距离之差的二分之一确定为第一取样点的第一偏移量;
将第一取样点的第二正向距离与第二负向距离之差的二分之一确定为第一取样点的第二偏移量。
以图9为例,其示出了一种电容发生偏移时的电容截面与电容接触结构示意图。参见图9中的(a),电容在x方向上向x-方向偏移。其中,在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,以及在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离的计算方法可以如下式所示:
其中,Ax表示在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,即第一正向距离;Bx表示,在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离,即第一负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,x表示电容在x方向上的偏移量,即第一偏移量。
对式(4)进行求解得到,Ax-Bx=2x,则即第一偏移量为第一正向距离减去第一负向距离所得的差的二分之一。
参见图9中的(b),电容在x方向上向x+方向偏移。其中,在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,以及在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离的计算方式可以如下式所示:
其中,Ax表示在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,即第一正向距离;Bx表示在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离,即第一负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,x表示电容在x方向上的偏移量,即第一偏移量。
对式(5)进行求解得到,Bx-Ax=2x,则即第一偏移量为第一负向距离减去第一正向距离所得的差的二分之一。
也就是说,在电容截面未偏离出电容接触结构的情况下,第一偏移量相当于第一正向距离与第一负向距离之差的绝对值的二分之一。
参见图9中的(c),电容在y方向上向y-方向偏移。其中,在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离,以及在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离的计算方式可以如下式所示:
其中,Ay表示在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离,即第二正向距离;By表示,在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离,即第二负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,y表示电容在y方向上的偏移量,即第二偏移量。
对式(6)进行求解得到,Ay-By=2y,则即第二偏移量为第二正向距离减去第二负向距离所得的差的二分之一。
参见图9中的(d),电容在y方向上向y+方向偏移。其中,在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离,以及在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离的计算方式可以如下式所示:
其中,Ay表示在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离,即第二正向距离;By表示,在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离,即第二负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,y表示电容在y方向上的偏移量,即第二偏移量。
对式(7)进行求解得到,By-Ay=2y,则即第二偏移量为第二负向距离减去第二正向距离所得的差的二分之一。
也就是说,在电容截面未偏离出电容接触结构的情况下,第二偏移量相当于第二正向距离与第二负向距离之差的绝对值的二分之一。
示例性地,图10示出了本申请实施例提供的另一种电容发生偏移时的电容截面与电容接触结构示意图。如图10中的(a)所示,其中,黑色圆点代表电容接触结构的中心点,也就是原点;根据图10中的(a)可以看出,电容截面向x-和y-方向偏离。将电容截面的偏移量在x方向和y方向进行分解,分别如图10中的(b)和(c)所示,这时候按照前述方法分别确定其在x方向和y方向的第一偏移量和第二偏移量。
在另一种可能的实施方式中,在电容截面偏离出电容接触结构的情况下,计算第一取样点的第一偏移量和第一取样点的第二偏移量,可以包括:
将第一取样点的第一正向距离与第一负向距离之和的二分之一确定为第一取样点的第一偏移量;
将第一取样点的第二正向距离与第二负向距离之和的二分之一确定为第一取样点的第二偏移量。
需要说明的是,以图11为例,其示出了又一种电容发生偏移时的电容截面与电容接触结构示意图。参见图11中的(a),电容截面在x方向上向x-方向偏移。其中,在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,以及在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离的计算方式可以如下式所示:
其中,Ax表示在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,即第一正向距离;Bx表示,在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离,即第一负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,x表示电容在x方向上的偏移量,即第一偏移量。
对式(8)进行求解得到,Ax+Bx=2x,则即第一偏移量为第一正向距离与第一负向距离之和的二分之一。
参见图11中的(b),电容在x方向上向x+方向偏移。其中,在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,以及在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离的计算方式可以如下式所示:
其中,Ax表示在x+方向上,电容截面的右边缘到电容接触结构的右边缘的距离,即第一正向距离;Bx表示,在x-方向上,电容截面的左边缘到电容接触结构的左边缘的距离,即第一负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,y表示电容在y方向上的偏移量,即第二偏移量。
对式(9)进行求解得到,Ax+Bx=2x,则即第一偏移量为第一正向距离与第一负向距离之和的二分之一。
参见图11中的(c),电容在y方向上向y-方向偏移。其中,在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离,以及在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离的计算方式可以如下式所示:
其中,Ay表示在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离,即第二正向距离;By表示,在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离,即第二负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,y表示电容在y方向上的偏移量,即第二偏移量。
对式(10)进行求解得到,Ay+By=2y,则即第二偏移量为第二正向距离加上第二负向距离所得的和的二分之一。
参见图11中的(d),电容在y方向上向y+方向偏移。其中,在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离以及,以及在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离的计算方式可以如下式所示:
其中,Ay表示在y+方向上,电容截面的上边缘到电容接触结构的上边缘的距离,即第二正向距离;By表示,在y-方向上,电容截面的下边缘到电容接触结构的下边缘的距离,即第二负向距离;c表示在未发生偏离的情况下,电容截面边缘到电容接触结构的边缘的距离,y表示电容在y方向上的偏移量,即第二偏移量。
对式(11)进行求解得到,By+Ay=2y,则即第二偏移量为第二负向距离与第二正向距离之和的二分之一。
也就是说,在电容截面偏离出电容接触结构的情况下,第二偏移量相当于第二正向距离与第二负向距离之和的二分之一。
示例性地,图12示出了本申请实施例提供的再一种电容发生偏移时的电容截面与电容接触结构示意图。如图12中的(a)所示,其中,黑色圆点代表电容接触结构的中心点,也就是原点;根据图12中的(a)可以看出,电容截面向x+和y-方向偏离。将电容截面的偏移量在x方向和y方向进行分解,分别如图11中的(b)和(c)所示,这时候按照前述方法分别确定其在x方向和y方向的第一偏移量和第二偏移量。
如此,根据上述的实施方式,不管电容截面往哪个方向偏移,均可以计算出其在水平方向和垂直方向上的第一偏移量和第二偏移量。
在一些实施例中,对于任意一个切片,可以计算出其中的n个取样点中每一个取样点在x方向上的第一偏移量和在y方向上的第二偏移量,然后根据n个取样点的第一偏移量和第二偏移量计算得到切片对应的目标边缘曝光单元的第一边缘偏移量参数和第二边缘偏移量参数。
除此之外,本申请实施例还可以丢弃n个取样点中的最大值和最小值,然后再进一步确定第一边缘偏移量参数和第二边缘偏移量参数。
在一些实施例中,对于第一边缘偏移量参数的确定,所述根据水平方向下n个取样点各自对应的第一偏移量,确定晶圆样品的目标边缘曝光单元对应的第一边缘偏移量参数,还可以包括:去除n个取样点对应的第一偏移量中的最大值和最小值,对剩余(n-2)个第一偏移量进行均值计算,得到第一边缘偏移量参数。
在一些实施例中,对于第二边缘偏移量参数的确定,所述根据垂直方向下n个取样点各自对应的第二偏移量,确定晶圆样品的目标边缘曝光单元对应的第二边缘偏移量参数,还可以包括:去除n个取样点对应的第二偏移量中的最大值和最小值,对剩余(n-2)个第二偏移量进行均值计算,得到第二边缘偏移量参数。
在本申请实施例中,可以根据下式确定目标曝光单元对应的第一边缘偏移量参数和第二边缘偏移量参数:
其中,xshot表示目标曝光单元对应的第一边缘偏移量参数;xi表示目标曝光单元中任一曝光单元对应的第一偏移量;xmax表示n个第一偏移量中的最大值;xmin表示n个第一偏移量中的最小值。
yshot表示目标曝光单元对应的第二边缘偏移量参数;yi表示目标曝光单元中任一曝光单元对应的第二偏移量;ymax表示n个第二偏移量中的最大值;ymin表示n个第二偏移量中的最小值。
如此,根据式(12),也可以计算出目标边缘曝光单元的的第一边缘偏移量参数和第二边缘偏移量参数;然后结合机台偏移量参数确定出目标边缘曝光单元对应的目标偏移量参数,以对刻蚀参数进行补偿。另外,由于在计算平均值时,排除了最大值和最小值,还可以避免由于特殊的过大或过小数据导致的量测结果不准确。
在一些实施例中,待处理晶圆还可以包括若干个非边缘曝光单元,本申请实施例还可以针对非边缘曝光场的刻蚀参数进行补偿。在一些实施例中,该方法还可以包括:
确定待处理晶圆的非边缘曝光单元对应的目标偏移量参数,且目标偏移量参数包括第三目标偏移量参数和第四目标偏移量参数;
利用第三目标偏移量参数对待处理晶圆的非边缘曝光单元的第一刻蚀参数进行补偿,得到补偿后的第一刻蚀参数;以及
利用第四目标偏移量参数对待处理晶圆的非边缘曝光单元的第二刻蚀参数进行补偿,得到补偿后的第二刻蚀参数。
在一种具体的实施例中,对于第三目标偏移量参数和第四目标偏移量参数来说,该方法还可以包括:获取水平方向下的第一机台偏移量参数以及垂直方向下的第二机台偏移量参数;将水平方向下的第一机台偏移量参数确定为第三目标偏移量参数;以及将垂直方向下的第二机台偏移量参数确定为第四目标偏移量参数。
需要说明的是,对于非边缘曝光单元,用于补偿第一刻蚀参数的第三目标偏移量参数即是水平方向下的第一机台偏移量参数;用于补偿第二刻蚀参数的第四目标偏移量参数即是垂直方向下的第二机台偏移量参数。
根据前述实施例所描述的方法,可以得到待处理晶圆样品的每一个曝光单元对应的补偿后的第一刻蚀参数和补偿后的第二刻蚀参数。还需要补充说明的是,对于边缘曝光单元,由于不同位置边缘环的损耗程度不相同等原因,每个边缘曝光单元对应的补偿后的第一刻蚀参数和补偿后的第二刻蚀参数通常是不同的;而对于非边缘曝光单元,由于均采用机台偏移量参数进行补偿,所以每一个非边缘曝光单元对应的补偿后的第一刻蚀参数和补偿后的第二刻蚀参数是相同的。
这样,在进行图案化时,对每一个曝光单元根据预设偏移量参数向其电容倾斜的反方向进行补偿(即对于边缘曝光单元,利用第一目标偏移量参数反方向补偿第一刻蚀参数,利用第二目标偏移量参数反方向补偿第二刻蚀参数;而对于非边缘曝光单元,利用第三目标偏移量参数反方向补偿第一刻蚀参数,利用第三目标偏移量参数反方向补偿第二刻蚀参数)。
在一些实施例中,所述根据补偿后的第一刻蚀参数对第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层,可以包括:
在第一掩膜层表面形成光阻层;
通过补偿后的第一刻蚀参数对光阻层进行刻蚀处理,形成沿第一方向延伸的图案化光阻层;
以图案化光阻层为掩膜,对第一掩膜层进行刻蚀处理,形成第一图形层。
以图13为例,其示出了本申请实施例提供的一种形成图案化光阻层之后的待处理晶圆的局部结构示意图。如图13所示,在第一掩膜层102的表面形成光阻层之后,通过补偿后的第一刻蚀参数对光阻层进行刻蚀处理,形成沿第一方向延伸的图案化光阻层1021,图案化光阻层1021之间具有多个开口。
在形成第一图形层之后,以图14为例,其示出了本申请实施例提供的一种形成第一图形层之后的待处理晶圆的局部结构示意图,如图14所示,以图案化光阻层1021为掩膜对第一掩膜层102进行刻蚀,从而将图案化光阻层1021的图案转移下来,形成第一图形层,刻蚀后的第一掩膜层102a界定出多个第一开口。在形成第一图形层之后,可以将图案化光阻层1021去除,例如通过刻蚀的方法去除。
另外,在图13和图14中,还标记有多个虚线框,这些虚线框分别表示在未对第一刻蚀参数进行补偿的情况下,图案化光阻层以及形成的第一刻蚀图形的位置。在这种情况下,第一刻蚀图形界定的开口与衬底中的电容接触结构正对,如果不存在电容倾斜,在这个位置向下进行刻蚀得到的电容孔可以与电容接触结构对接,但是由于存在电容倾斜,最终得到的电容孔会如图3所示,电容孔不能与电容接触结构成功对接,导致产品不良。
在形成第一图形层之后,以图15为例,其示出了本申请实施例提供的一种形成第一图形层之后的待处理晶圆的局部俯视结构示意图。图14是图15在第一刻蚀方向的剖面图。如图15所示,第一图形层包括刻蚀后的第一掩膜层102a以及刻蚀后的第一掩膜层102a界定出的第一开口,刻蚀后的第一掩膜层102a和第一开口均沿第一刻蚀方向延伸。另外,还需要说明的是,在第一刻蚀方向上,针对第一刻蚀参数的补偿是根据预设偏移量参数从x方向进行补偿的,也就是说,如果电容向x+方向偏移,就对第一刻蚀参数进行补偿,使得形成的第一图形层是向x-方向偏移预设偏移量参数的距离。
在一些实施例中,根据补偿后的第二刻蚀参数对第二掩膜层和第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层,可以包括:
通过补偿后的第二刻蚀参数沿垂直方向刻蚀第二掩膜层,并继续沿垂直方向刻蚀第二介质层,形成沿第二方向延伸的第二图形层。
以图16为例,其示出了本申请实施例提供的一种形成第二图形层之后的待处理晶圆的局部结构示意图,在第一图形层表面形成第二介质层1031和第二掩膜层1032,然后根据补偿后的第二刻蚀参数对第二掩膜层1032和第二介质层1031进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层。
其中,第二掩膜层1032可以为光刻胶层,第二介质层1031的材料可以选择旋涂碳。根据补偿后的第二刻蚀参数对第二掩膜层1032进行刻蚀并继续向下刻蚀第二介质层1031,最终得到沿第二刻蚀方向延伸的第二图形层。
如图16所示,其中还标记有多个虚线框,这些虚线框分别表示在未对第二刻蚀参数进行补偿的情况下,形成的第二刻蚀图形的位置。在这种情况下,第二刻蚀图形界定的开口与衬底中的电容接触结构正对,如果不存在电容倾斜,在这个位置向下进行刻蚀形成的电容孔可以与电容接触结构对接,但是由于存在电容倾斜,最终形成的电容孔会如图3所示,电容孔不能与电容接触结构成功对接,从而导致产品不良。
在形成第二图形层之后,以图17为例,其示出了本申请实施例提供的一种形成第二图形层之后的待处理晶圆的局部俯视结构示意图。图16是图17在第一刻蚀方向的剖面图。如图17所示,刻蚀后形成的第二图形层沿第二刻蚀方向延伸。另外,还需要说明的是,在第二刻蚀方向上,针对第二刻蚀参数的补偿是根据预设偏移量参数从y方向进行补偿的,也就是说,如果电容向y-方向偏移,就对第二刻蚀参数进行补偿,使得形成的第二图形层是向y+方向偏移预设偏移量参数的距离。
需要说明的是,第一刻蚀方向与第二刻蚀方向相交,其夹角不作限定,可以是60°、90°等任何合适的角度。在一种具体的示例中,以图17为例,第一刻蚀方向和第二刻蚀方向的夹角为60°。
S105、以第一图形层和第二图形层共同作为电容图形刻蚀第一介质层,形成电容孔。
在本申请实施例中,第一图形层和第二图形层的投影交叠的区域作为电容图形,两者相交的开口限定出电容孔的位置,在刻蚀第一介质层使图案下移的过程中,可修正开口形状,最终形成圆柱状的电容孔。
参见图18,其示出了本申请实施例提供的一种形成电容孔之后的待处理晶圆的局部结构示意图。如图18所示,以第一图形层和第二图形层共同作为电容图形刻蚀第一介质层,形成电容孔。可以看出,虽然电容孔依旧是倾斜状态,但是由于预先向电容倾斜的反方向进行了补偿,使得最终得到的电容孔与电容接触结构成功对接。
还需要说明的是,在形成电容孔之后,或者在形成电容孔的过程中,还可以将第二掩膜层1032,第二介质层1031,第一掩膜层102a进行去除,可以在任意合适的时间以本领域技术任意所熟知的方法进行去除,本申请实施例对此不作具体限定。
参见图19,其示出了本申请实施例提供的一种电容孔的俯视结构示意图。其中,SP1即第一刻蚀方向,SP2即第二刻蚀方向,圆形代表电容孔。
参见图20,其示出了本申请实施例提供的一种电容孔与相关技术形成电容孔之间的对比示意图。其中,如图20中的(a)所示,其示出了在相关技术中,在没有对刻蚀参数进行补偿的情况下,晶圆边缘所形成的电容孔的示意图,可以看出,由于电容倾斜,电容孔均未与电容接触结构成功对接;如图20中的(b)所示,其为根据本申请实施例所提供的方法对刻蚀参数进行补偿之后,晶圆边缘所形成的电容孔的示意图,可以看出,电容倾斜依然存在,但是由于向电容倾斜的相反方向进行了补偿,使得最终得到的电容孔与电容接触结构成功对接。
简言之,本申请实施例提供了一种电容孔形成的方法,选取RF末期的反应腔室(chamber)内的晶圆,挑选晶圆边缘最外一圈shot做磨光切片(shot指的就是一次投影曝光单位面积);每个shot挑选n点的位置做磨光切片,磨到电容底部;然后分别量测并计算选取的每个点(即本申请实施例中的取样点)在水平与垂直方向的第一偏移量和第二偏移量分别为x1,x2…xn以及y1,y2…yn;并去除n个点中最大值和最小值,对剩下的值取平均计算出每个shot的x,y方向的第一边缘偏移量参数和第二边缘偏移量参数分别为xshot和yshot并采样同样的方法可以计算出每一个shot的第一边缘偏移量参数和第二边缘偏移量参数。
对晶圆边缘一圈shot进行补偿,SP1方向的图案(patterning)即第一图形层,沿着x-或x+的方向的补偿;SP2方向的图案即第二图案层沿着y-或y+的方向的补偿,均向偏移量的反方向补偿。由于不同产品晶圆最外一圈的shot数量不一,将最外圈shot总数量定义为N,第一个shot对应的x和y方向第一边缘偏移量和第二边缘偏移量分别为xshot1,yshot1,第N个shot对应的x和y方向第一边缘偏移量和第二边缘偏移量分别为xshotN,yshotN,套刻(Overlay,OVL)补偿分为两个部分,一个是通过磨切片量出的第一边缘偏移量和第二边缘偏移量,还有一部分是OVL机台量测反馈的x和y方向第一机台偏移量和第二机台偏移量x(ovl)和y(ovl);那么,对于任意一个边缘shot,其在x和y方向的第一目标偏移量参数和第二目标偏移量参数分别为:其中,k为系数,定义为0~1;RF周期为0~T,k值与RF呈线性关系,在某个时间t,对应的/>这时候用k'替换前式中的k就可以得到,在时间t下的边缘曝光单元的第一目标偏移量参数和第二目标偏移量参数,而且根据RF长短可以适当地调整偏移量第一目标偏移量参数和第二目标偏移量参数。
这样,在晶圆边缘形成电容孔的图案化过程中,SP1方向的第一图形层转移,向偏移的反方向补偿,曝光后的图形会向偏移量方向偏移;再将图形转移到下层掩膜(mask)即第一掩膜层;SP2方向的第二图形层转移,再向偏移的反方向补偿,曝光后的图形会向偏移量方向偏移;对SP1/SP2两个方向通过OVL偏移补偿的图形进一步刻蚀,将图形往下转移;当图形转移到电容接触结构时,与之成功对接。而如果没有上层图形在不同方向的补偿,电容转移下来与电容接触结构对接容易失败,并有电容倒塌造成电容短路的风险。
也就是说,本申请实施例在样品晶圆中,通过磨到电容底部,通过计算得出晶圆边缘不同位置的电容截面相对于电容接触结构的偏移量;利用OVL对晶圆边缘一圈的shot,向电容偏移两个方向补偿偏移;继而由图案转移下来,电容底部由于反向补偿,可以有效地改善晶圆边缘电容倾斜的问题;同时本申请实施例还可以提高电容倾斜的工艺窗口。
本申请实施例公开了一种电容孔形成的方法,该方法包括:提供一待处理晶圆;待处理晶圆包括衬底以及依次形成于衬底表面的第一介质层和第一掩膜层;根据补偿后的第一刻蚀参数对第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层;在第一图形层表面依次形成第二介质层和第二掩膜层;根据补偿后的第二刻蚀参数对第二掩膜层和第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层;以第一图形层和第二图形层共同作为电容图形刻蚀第一介质层,形成电容孔。这样,通过对刻蚀参数进行补偿,在刻蚀形成电容孔时,可以有效改善电容孔的倾斜现象,提高电容倾斜的工艺窗口,从而提高了产品良率。
本申请的另一实施例中,参见图21,其示出了本申请实施例提供的一种半导体结构21的组成示意图。如图21所示,该半导体结构21可以包括:
衬底100,且衬底100内设置有电容接触结构1001;
第一介质层101,且第一介质层101内包括贯穿第一介质层101且与电容接触结构1001对接的电容结构200;
其中,电容结构200形成于根据前述实施例任一项所述的方法形成的电容孔中。
具体来说,在通过前述实施例任一项所述的方法形成电容孔之后,还可以在电容孔内依次叠设下电极板、电容介质层和上电极板,构成电容结构200。对于该半导体结构21而言,由于其用于形成电容结构200的电容孔是根据前述实施例所述的方法形成的,从而电容结构200与电容接触结构1001成功对接,避免了电容倒塌造成电容短路的风险。
本申请的又一实施例中,参见图22,其示出了本申请实施例提供的一种半导体存储器22的组成示意图。如图22所示,该半导体存储器22可以包括前述实施例所述的半导体结构21。
在一些实施例中,半导体存储器22可以为动态随机存取存储器DRAM。
在本申请实施例中,对于半导体存储器22而言,由于其所包括的半导体结构21中的电容结构与电容接触结构成功对接,从而避免了电容倒塌造成电容短路的风险。
以上所述,仅为本申请的较佳实施例而已,并非用于限定本申请的保护范围。
需要说明的是,在本申请中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或设备实施例。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种电容孔形成的方法,其特征在于,包括:
提供一待处理晶圆;所述待处理晶圆包括衬底以及依次形成于所述衬底表面的第一介质层和第一掩膜层;
利用预设偏移量参数对所述待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到补偿后的第一刻蚀参数和补偿后的第二刻蚀参数;
根据所述补偿后的第一刻蚀参数对所述第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层;
在所述第一图形层表面依次形成第二介质层和第二掩膜层;
根据所述补偿后的第二刻蚀参数对所述第二掩膜层和所述第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层;
以所述第一图形层和所述第二图形层共同作为电容图形刻蚀所述第一介质层,形成电容孔;
其中,所述方法还包括:
获取射频RF末期的晶圆样品的边缘偏移量参数以及机台偏移量参数;
根据所述晶圆样品的边缘偏移量参数和所述机台偏移量参数,确定所述预设偏移量参数。
2.根据权利要求1所述的方法,其特征在于,所述衬底内设置有电容接触结构,且所述电容孔与所述电容接触结构对接。
3.根据权利要求1所述的方法,其特征在于,根据所述补偿后的第一刻蚀参数对所述第一掩膜层进行刻蚀,形成沿第一刻蚀方向延伸的第一图形层,包括:
在所述第一掩膜层表面形成光阻层;
通过所述补偿后的第一刻蚀参数沿垂直方向刻蚀所述光阻层,形成沿第一方向延伸的图案化光阻层;
以所述图案化光阻层为掩膜,刻蚀所述第一掩膜层,形成所述第一图形层。
4.根据权利要求1所述的方法,其特征在于,根据所述补偿后的第二刻蚀参数对所述第二掩膜层和所述第二介质层进行刻蚀,形成沿第二刻蚀方向延伸的第二图形层,包括:
通过所述补偿后的第二刻蚀参数沿垂直方向刻蚀所述第二掩膜层,并继续沿垂直方向刻蚀所述第二介质层,形成沿第二方向延伸的第二图形层。
5.根据权利要求1所述的方法,其特征在于,所述根据所述晶圆样品的边缘偏移量参数和所述机台偏移量参数,确定所述预设偏移量参数,包括:
根据RF周期和当前时间,确定偏移量调整值;
根据所述晶圆样品的边缘偏移量参数和所述机台偏移量参数,通过预设计算模型确定偏移量计算值;
利用所述偏移量调整值对所述偏移量计算值进行修正,得到所述预设偏移量参数。
6.根据权利要求1所述的方法,其特征在于,所述待处理晶圆包括若干个边缘曝光单元,不同的边缘曝光单元对应不同的预设偏移量参数;
所述方法还包括:
确定所述待处理晶圆的目标边缘曝光单元对应的目标偏移量参数,且所述目标偏移量参数包括第一目标偏移量参数和第二目标偏移量参数;
所述利用预设偏移量参数对所述待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数和所述补偿后的第二刻蚀参数,包括:
利用所述第一目标偏移量参数对所述目标边缘曝光单元的第一刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数;以及
利用所述第二目标偏移量参数对所述目标边缘曝光单元的第二刻蚀参数进行补偿,得到所述补偿后的第二刻蚀参数。
7.根据权利要求6所述的方法,其特征在于,所述方法还包括:
获取水平方向下RF末期的晶圆样品的目标边缘曝光单元对应的第一边缘偏移量参数以及第一机台偏移量参数;
根据所述第一边缘偏移量参数和所述第一机台偏移量参数,确定所述第一目标偏移量参数;以及
获取垂直方向下RF末期的晶圆样品的目标边缘曝光单元对应的第二边缘偏移量参数以及第二机台偏移量参数;
根据所述第二边缘偏移量参数和所述第二机台偏移量参数,确定所述第二目标偏移量参数。
8.根据权利要求7所述的方法,其特征在于,所述方法还包括:
从所述晶圆样品的目标边缘曝光单元中随机选取n个取样点;
确定水平方向下所述n个取样点各自对应的第一偏移量和垂直方向下所述n个取样点各自对应的第二偏移量;
根据水平方向下所述n个取样点各自对应的第一偏移量,确定所述晶圆样品的目标边缘曝光单元对应的所述第一边缘偏移量参数;以及
根据垂直方向下所述n个取样点各自对应的第二偏移量,确定所述晶圆样品的目标边缘曝光单元对应的所述第二边缘偏移量参数。
9.根据权利要求8所述的方法,其特征在于,所述从所述晶圆样品的目标边缘曝光单元中随机选取n个取样点,包括:
对所述晶圆样品的目标边缘曝光单元进行切片处理,得到所述目标边缘曝光单元的切片;其中,所述切片包括所述n个取样点,所述取样点包括电容接触结构以及电容截面。
10.根据权利要求9所述的方法,其特征在于,所述确定水平方向下所述n个取样点各自对应的第一偏移量,包括:
测量第一取样点中的电容接触结构与电容截面之间的第一正向距离以及第一负向距离;
根据所述第一取样点的所述第一正向距离与所述第一负向距离,计算所述第一取样点的第一偏移量;
确定垂直方向下所述n个取样点各自对应的第二偏移量,包括:
测量所述第一取样点中的电容接触结构与电容截面之间的第二正向距离以及第二负向距离;
根据所述第一取样点的所述第二正向距离与所述第二负向距离,计算所述第一取样点的第二偏移量;
其中,所述第一取样点表示所述n个取样点中的任一取样点。
11.根据权利要求10所述的方法,其特征在于,在所述电容截面未偏离出所述电容接触结构的情况下,计算所述第一取样点的第一偏移量和所述第一取样点的第二偏移量,包括:
将所述第一取样点的所述第一正向距离与所述第一负向距离之差的二分之一确定为所述第一取样点的第一偏移量;
将所述第一取样点的所述第二正向距离与所述第二负向距离之差的二分之一确定为所述第一取样点的第二偏移量。
12.根据权利要求10所述的方法,其特征在于,在所述电容截面偏离出所述电容接触结构的情况下,计算所述第一取样点的第一偏移量和所述第一取样点的第二偏移量,包括:
将所述第一取样点的所述第一正向距离与所述第一负向距离之和的二分之一确定为所述第一取样点的第一偏移量;
将所述第一取样点的所述第二正向距离与所述第二负向距离之和的二分之一确定为所述第一取样点的第二偏移量。
13.根据权利要求8所述的方法,其特征在于,所述确定所述晶圆样品的目标边缘曝光单元对应的所述第一边缘偏移量参数和所述晶圆样品的目标边缘曝光单元对应的所述第二边缘偏移量参数,包括:
根据水平方向下所述n个取样点各自对应的第一偏移量,去除n个第一偏移量中的最大值和最小值,对剩余(n-2)个第一偏移量进行均值计算,得到所述第一边缘偏移量参数;
根据垂直方向下所述n个取样点各自对应的第二偏移量,去除n个第二偏移量中的最大值和最小值,对剩余(n-2)个第二偏移量进行均值计算,得到所述第二边缘偏移量参数。
14.根据权利要求6所述的方法,其特征在于,所述待处理晶圆还包括若干个非边缘曝光单元;所述方法还包括:
确定所述待处理晶圆的非边缘曝光单元对应的目标偏移量参数,且所述目标偏移量参数包括第三目标偏移量参数和第四目标偏移量参数;
所述利用预设偏移量参数对所述待处理晶圆的第一刻蚀参数和第二刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数和所述补偿后的第二刻蚀参数,包括:
利用所述第三目标偏移量参数对所述待处理晶圆的非边缘曝光单元的第一刻蚀参数进行补偿,得到所述补偿后的第一刻蚀参数;以及
利用所述第四目标偏移量参数对所述待处理晶圆的非边缘曝光单元的第二刻蚀参数进行补偿,得到所述补偿后的第二刻蚀参数。
15.根据权利要求14所述的方法,其特征在于,所述方法还包括:
获取水平方向下的第一机台偏移量参数以及垂直方向下的第二机台偏移量参数;
将水平方向下的所述第一机台偏移量参数确定为所述第三目标偏移量参数;以及将垂直方向下的所述第二机台偏移量参数确定为所述第四目标偏移量参数。
CN202110874767.7A 2021-07-30 2021-07-30 一种电容孔形成的方法 Active CN113594367B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110874767.7A CN113594367B (zh) 2021-07-30 2021-07-30 一种电容孔形成的方法
PCT/CN2021/111881 WO2023004884A1 (zh) 2021-07-30 2021-08-10 一种电容孔形成的方法
US17/509,167 US20230029832A1 (en) 2021-07-30 2021-10-25 Method for forming capacitor via

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110874767.7A CN113594367B (zh) 2021-07-30 2021-07-30 一种电容孔形成的方法

Publications (2)

Publication Number Publication Date
CN113594367A CN113594367A (zh) 2021-11-02
CN113594367B true CN113594367B (zh) 2023-09-26

Family

ID=78252951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110874767.7A Active CN113594367B (zh) 2021-07-30 2021-07-30 一种电容孔形成的方法

Country Status (2)

Country Link
CN (1) CN113594367B (zh)
WO (1) WO2023004884A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116546877B (zh) * 2023-07-07 2023-12-05 长鑫存储技术有限公司 半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885211A (zh) * 2013-01-23 2015-09-02 英特尔公司 金属-绝缘体-金属电容器形成技术
JP2016021463A (ja) * 2014-07-14 2016-02-04 マイクロン テクノロジー, インク. 半導体装置の製造方法
CN110634733A (zh) * 2018-06-22 2019-12-31 长鑫存储技术有限公司 半导体存储器电容孔的制备方法
CN112447603A (zh) * 2019-08-30 2021-03-05 长鑫存储技术有限公司 半导体存储器的形成方法
CN112967941A (zh) * 2019-12-12 2021-06-15 长鑫存储技术有限公司 电容孔倾斜检测与反馈的方法、系统及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470170B2 (ja) * 2004-11-30 2010-06-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7799486B2 (en) * 2006-11-21 2010-09-21 Infineon Technologies Ag Lithography masks and methods of manufacture thereof
CN107403723A (zh) * 2017-06-20 2017-11-28 上海华力微电子有限公司 一种改善刻蚀关键尺寸稳定性的方法
CN111276416B (zh) * 2020-02-20 2021-05-07 长江存储科技有限责任公司 半导体结构套刻对准的检测方法及3d存储器件制造方法
CN112908881B (zh) * 2021-01-25 2022-06-24 长鑫存储技术有限公司 半导体结构参数获取、检测标准的获取及检测方法
CN113097141A (zh) * 2021-03-29 2021-07-09 长鑫存储技术有限公司 掩膜结构、半导体结构及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885211A (zh) * 2013-01-23 2015-09-02 英特尔公司 金属-绝缘体-金属电容器形成技术
JP2016021463A (ja) * 2014-07-14 2016-02-04 マイクロン テクノロジー, インク. 半導体装置の製造方法
CN110634733A (zh) * 2018-06-22 2019-12-31 长鑫存储技术有限公司 半导体存储器电容孔的制备方法
CN112447603A (zh) * 2019-08-30 2021-03-05 长鑫存储技术有限公司 半导体存储器的形成方法
CN112967941A (zh) * 2019-12-12 2021-06-15 长鑫存储技术有限公司 电容孔倾斜检测与反馈的方法、系统及存储介质

Also Published As

Publication number Publication date
CN113594367A (zh) 2021-11-02
WO2023004884A1 (zh) 2023-02-02

Similar Documents

Publication Publication Date Title
US8002946B2 (en) Mask etch plasma reactor with cathode providing a uniform distribution of etch rate
CN111354733B (zh) 三维存储组件形成过程中阶梯的蚀刻控制方法
US7976671B2 (en) Mask etch plasma reactor with variable process gas distribution
US9218944B2 (en) Mask etch plasma reactor having an array of optical sensors viewing the workpiece backside and a tunable element controlled in response to the optical sensors
US20210382401A1 (en) Overlay alignment mark, method for measuring overlay error, and method for overlay alignment
US20050242448A1 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
US8017029B2 (en) Plasma mask etch method of controlling a reactor tunable element in accordance with the output of an array of optical sensors viewing the mask backside
US11934109B2 (en) Overlay alignment mark and method for measuring overlay error
CN113594367B (zh) 一种电容孔形成的方法
US7967930B2 (en) Plasma reactor for processing a workpiece and having a tunable cathode
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
US8012366B2 (en) Process for etching a transparent workpiece including backside endpoint detection steps
JP2005268745A (ja) リソグラフ処理の修正方法及び重ね合わせマークの形成方法
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
US20080157074A1 (en) Method to measure ion beam angle
KR102070086B1 (ko) 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
US20080099437A1 (en) Plasma reactor for processing a transparent workpiece with backside process endpoint detection
US8305097B2 (en) Method for calibrating an inspection tool
CN112313787A (zh) 改善双重图案化工艺的方位关键尺寸不均匀性
US20230029832A1 (en) Method for forming capacitor via
US20090156011A1 (en) Method of controlling CD bias and CD microloading by changing the ceiling-to-wafer gap in a plasma reactor
US6881592B2 (en) Method and device for minimizing multi-layer microscopic and macroscopic alignment errors
EP4361727A1 (en) Method of tilt metrology and associated apparatuses
CN114005765A (zh) 先进图形薄膜制程工艺中遮挡环安装位置的监测方法
CN112713101A (zh) 电容打开层的套刻误差回补方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant