CN112447136B - 扫描驱动器和显示装置 - Google Patents

扫描驱动器和显示装置 Download PDF

Info

Publication number
CN112447136B
CN112447136B CN202010893556.3A CN202010893556A CN112447136B CN 112447136 B CN112447136 B CN 112447136B CN 202010893556 A CN202010893556 A CN 202010893556A CN 112447136 B CN112447136 B CN 112447136B
Authority
CN
China
Prior art keywords
node
clock signal
electrically connected
level
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010893556.3A
Other languages
English (en)
Other versions
CN112447136A (zh
Inventor
金玄俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112447136A publication Critical patent/CN112447136A/zh
Application granted granted Critical
Publication of CN112447136B publication Critical patent/CN112447136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Control Of El Displays (AREA)

Abstract

公开了一种扫描驱动器和显示装置。该扫描驱动器包括级，级中的每个接收具有第一低电平作为有效电平的第一时钟信号和第二时钟信号以及具有高电平作为有效电平的第三时钟信号。级中的每个包括：逻辑电路，基于输入信号和第一时钟信号将第一节点的电压改变为第一低电平，并且基于第二时钟信号将第一节点的电压改变为比第一低电平低的第二低电平；第一输出缓冲器，响应于第一节点的电压输出第二时钟信号作为低电平有效扫描信号；以及第二输出缓冲器，响应于第一节点的电压输出第三时钟信号作为高电平有效扫描信号。

Description

扫描驱动器和显示装置
技术领域
实施例涉及一种可以输出低电平有效扫描信号和高电平有效扫描信号的扫描驱动器以及包括该扫描驱动器的显示装置。
背景技术
在诸如智能手机、平板计算机等的便携式装置中采用的显示装置中，可以期望功耗的降低。近来，为了降低显示装置的功耗，已经开发了低频驱动技术。低频驱动技术以比输入图像数据的输入帧频率低的频率驱动或刷新显示面板。
然而，在低频驱动技术可以应用到其的显示装置中，每个像素可以包括不同类型的晶体管。例如，显示装置的每个像素不仅可以包括低温多晶硅(LTPS)PMOS晶体管，而且可以包括氧化物NMOS晶体管。显示装置的扫描驱动器不仅应当包括可以产生用于PMOS晶体管的低电平有效扫描信号的P型级，而且应当包括可以产生用于NMOS晶体管的高电平有效扫描信号的N型级。因此，为了产生用于不同类型的晶体管的扫描信号，会增加扫描驱动器的尺寸和功耗。
将理解的是，技术部分的该背景部分地旨在为理解技术提供有用的背景。然而，技术部分的该背景也可以包括不是在本文所公开的主题的相应有效提交日之前由相关领域的技术人员已知或理解的内容的一部分的思想、构思或认知。
发明内容
实施例可以提供一种能够具有减小的尺寸和降低的功耗的扫描驱动器。
实施例可以提供一种包括扫描驱动器的显示装置。
根据实施例，可以提供一种包括多个级的扫描驱动器，多个级接收具有第一低电平作为有效电平的第一时钟信号和第二时钟信号以及具有高电平作为有效电平的第三时钟信号。多个级中的每个可以包括逻辑电路，逻辑电路基于输入信号和第一时钟信号将第一节点的电压改变为第一低电平，并且基于第二时钟信号将第一节点的电压改变为第二低电平。第二低电平的电压电平可以比第一低电平的电压电平低。多个级中的每个可以包括：第一输出缓冲器，响应于第一节点的电压输出第二时钟信号作为低电平有效扫描信号；以及第二输出缓冲器，响应于第一节点的电压输出第三时钟信号作为高电平有效扫描信号。
在实施例中，第三时钟信号的从第三时钟信号的上升沿到第三时钟信号的下降沿的有效时段可以与第二时钟信号的从第二时钟信号的下降沿到第二时钟信号的上升沿的有效时段重叠。
在实施例中，第三时钟信号的有效时段可以与第二时钟信号的有效时段部分地重叠。
在实施例中，第三时钟信号的上升沿可以滞后于第一时钟信号的下降沿。第三时钟信号的下降沿可以滞后于第二时钟信号的下降沿，并且可以领先于第二时钟信号的上升沿。
在实施例中，逻辑电路可以包括：输入部，响应于第一时钟信号将输入信号传输到第三节点；应力松弛部，设置在第一节点与第三节点之间，应力松弛部将输入信号从第三节点传输到第一节点，使得第一节点的电压可以改变为第一低电平；自举部，通过响应于第二时钟信号使第一节点自举将第一节点的电压改变为第二低电平；保持部，将第二节点和第四节点保持为高电平，同时低电平有效扫描信号和高电平有效扫描信号可以被输出；以及稳定器部，在低电平有效扫描信号和高电平有效扫描信号被输出之后，响应于第四节点的电压将高栅极电压施加到第三节点，并且将第二节点的电压改变为第二低电平。
在实施例中，输入部可以包括第一晶体管，第一晶体管包括接收第一时钟信号的栅极、接收输入信号的第一端子和电连接到第三节点的第二端子。
在实施例中，自举部可以包括第一电容器，第一电容器包括电连接到第一输出节点的第一电极和电连接到第一节点的第二电极，在第一输出节点处可以输出低电平有效扫描信号。
在实施例中，稳定器部可以包括：第二晶体管，包括电连接到第四节点的栅极、接收高栅极电压的第一端子和电连接到第三节点的第二端子；第二电容器，包括电连接到第四节点的第一电极和电连接到第二节点的第二电极；第三晶体管，包括电连接到第二节点的栅极、电连接到第四节点的第一端子和接收第二时钟信号的第二端子；以及第五晶体管，包括接收第一时钟信号的栅极、电连接到第二节点的第一端子和接收低栅极电压的第二端子。
在实施例中，多个级中的每个可以接收第四时钟信号，第四时钟信号具有高电平作为有效电平且具有与第三时钟信号的相位不同的相位。稳定器部可以包括：第二晶体管，包括电连接到第四节点的栅极、接收高栅极电压的第一端子和电连接到第三节点的第二端子；第二电容器，包括电连接到第四节点的第一电极和电连接到第二节点的第二电极；第三晶体管，包括电连接到第二节点的栅极、电连接到第四节点的第一端子和接收第四时钟信号的第二端子；以及第五晶体管，包括接收第一时钟信号的栅极、电连接到第二节点的第一端子和接收低栅极电压的第二端子。
在实施例中，保持部可以包括：第四晶体管，包括电连接到第三节点的栅极、电连接到第二节点的第一端子和接收第一时钟信号的第二端子；以及第六晶体管，包括电连接到第三节点的栅极、接收高栅极电压的第一端子和电连接到第四节点的第二端子。
在实施例中，应力松弛部可以包括第七晶体管，第七晶体管包括接收低栅极电压的栅极、电连接到第三节点的第一端子和电连接到第一节点的第二端子。
在实施例中，第一输出缓冲器可以包括：第八晶体管，包括电连接到第一节点的栅极、电连接到第一输出节点的第一端子和接收第二时钟信号的第二端子，在第一输出节点处可以输出低电平有效扫描信号；以及第九晶体管，包括电连接到第二节点的栅极、接收高栅极电压的第一端子和电连接到第一输出节点的第二端子。
在实施例中，第二输出缓冲器可以包括：第十晶体管，包括电连接到第一节点的栅极、电连接到第二输出节点的第一端子和接收第三时钟信号的第二端子，在第二输出节点处可以输出高电平有效扫描信号；以及第十一晶体管，包括电连接到第二节点的栅极、接收低栅极电压的第一端子和电连接到第二输出节点的第二端子。
根据实施例，可以提供一种包括多个级的扫描驱动器。多个级中的每个可以包括：第一晶体管，包括接收第一时钟信号的栅极、接收输入信号的第一端子和电连接到第三节点的第二端子；第二晶体管，包括电连接到第四节点的栅极、接收高栅极电压的第一端子和电连接到第三节点的第二端子；第三晶体管，包括电连接到第二节点的栅极、第二端子和电连接到第四节点的第一端子；第四晶体管，包括电连接到第三节点的栅极、电连接到第二节点的第一端子和接收第一时钟信号的第二端子；第五晶体管，包括接收第一时钟信号的栅极、电连接到第二节点的第一端子和接收低栅极电压的第二端子；第六晶体管，包括电连接到第三节点的栅极、接收高栅极电压的第一端子和电连接到第四节点的第二端子；第七晶体管，包括接收低栅极电压的栅极、电连接到第三节点的第一端子和电连接到第一节点的第二端子；第一电容器，包括电连接到第一输出节点的第一电极和电连接到第一节点的第二电极；第二电容器，包括电连接到第四节点的第一电极和电连接到第二节点的第二电极；第八晶体管，包括电连接到第一节点的栅极、电连接到第一输出节点的第一端子和接收第二时钟信号的第二端子；第九晶体管，包括电连接到第二节点的栅极、接收高栅极电压的第一端子和电连接到第一输出节点的第二端子；第十晶体管，包括电连接到第一节点的栅极、电连接到第二输出节点的第一端子和接收第三时钟信号的第二端子；以及第十一晶体管，包括电连接到第二节点的栅极、接收低栅极电压的第一端子和电连接到第二输出节点的第二端子。
在实施例中，第一时钟信号和第二时钟信号可以具有低电平作为有效电平且可以具有不同的相位。第三时钟信号可以具有高电平作为有效电平。
在实施例中，第三时钟信号的从第三时钟信号的上升沿到第三时钟信号的下降沿的有效时段可以与第二时钟信号的从第二时钟信号的下降沿到第二时钟信号的上升沿的有效时段重叠。
在实施例中，第三时钟信号的有效时段可以与第二时钟信号的有效时段部分地重叠。
在实施例中，第三时钟信号的上升沿可以滞后于第一时钟信号的下降沿。第三时钟信号的下降沿可以滞后于第二时钟信号的下降沿，并且可以领先于第二时钟信号的上升沿。
在实施例中，第三晶体管的第二端子可以接收第二时钟信号，或者可以接收具有高电平作为有效电平且具有与第三时钟信号的相位不同的相位的第四时钟信号。
根据实施例，可以提供一种显示装置，显示装置可以包括：显示面板，包括多个像素；数据驱动器，将数据信号提供到多个像素；扫描驱动器，将低电平有效扫描信号和高电平有效扫描信号提供到多个像素；以及控制器，控制数据驱动器和扫描驱动器。扫描驱动器可以包括多个级，多个级接收具有第一低电平作为有效电平的第一时钟信号和第二时钟信号以及具有高电平作为有效电平的第三时钟信号。多个级中的每个可以包括逻辑电路，逻辑电路基于输入信号和第一时钟信号将第一节点的电压改变为第一低电平，并且基于第二时钟信号将第一节点的电压改变为第二低电平。第二低电平的电压电平可以比第一低电平的电压电平低。多个级中的每个可以包括：第一输出缓冲器，响应于第一节点的电压输出第二时钟信号作为用于多个级中的下一级的输入信号；以及第二输出缓冲器，响应于第一节点的电压输出第三时钟信号作为高电平有效扫描信号中的对应的一个。
在实施例中，由第一输出缓冲器输出的第二时钟信号可以作为低电平有效扫描信号中的对应的一个提供到多个像素之中的对应的像素行。多个级可以将低电平有效扫描信号和高电平有效扫描信号顺序地提供到多个像素。
在实施例中，扫描驱动器还可以包括多个P型级，多个P型级可以将低电平有效扫描信号顺序地提供到多个像素，并且多个级可以将高电平有效扫描信号顺序地提供到多个像素。
如上所述，在根据实施例的扫描驱动器和显示装置中，每个级可以包括可以输出低电平有效扫描信号的第一输出缓冲器和可以输出高电平有效扫描信号的第二输出缓冲器。因此，与包括分别输出低电平有效扫描信号和高电平有效扫描信号的单独级的常规扫描驱动器相比，根据实施例的扫描驱动器的尺寸和功耗可以减小。
附图说明
通过以下结合附图的详细描述，将更清楚地理解说明性的、非限制性的实施例。
图1是示出了根据实施例的包括在扫描驱动器中的级的示意性电路图。
图2是用于描述图1的级的操作的示例的示意性时序图。
图3至图9是用于描述图1的级的操作的示例的示意性电路图。
图10是示出了根据实施例的包括在扫描驱动器中的级的示意性电路图。
图11是示出了根据实施例的包括扫描驱动器的显示装置的示意性框图。
图12是示出了根据实施例的包括在显示装置中的像素的示例的示意性电路图。
图13是示出了根据实施例的包括在图11的显示装置中的扫描驱动器的示意性框图。
图14是根据实施例的用于描述扫描驱动器的操作的示例的示意性时序图。
图15是示出了根据实施例的包括扫描驱动器的显示装置的示意性框图。
图16是示出了根据实施例的包括在图15的显示装置中的扫描驱动器的示意性框图。
图17是示出了包括在图16的扫描驱动器中的P型级的示意性电路图。
图18是根据实施例的用于描述扫描驱动器的操作的示例的示意性时序图。
图19是示出了根据实施例的包括显示装置的电子装置的示意性框图。
具体实施方式
在下文中，将参照附图详细说明实施例。
术语“一”、“一个(种/者)”和“该(所述)”可以指一个元件或多于一个元件。同样地，可以描述或示出元件的特定数量，同时元件的实际数量可以不同。
术语“叠置”或“被叠置”意味着第一目标可以在第二目标的上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括分层堆放、堆叠、面对或其变型、遍及延伸、覆盖或部分地覆盖或者本领域普通技术人员将领会和理解的任何其它合适的术语。术语“面对”和其变型意味着第一元件可以直接或间接地与第二元件相对。
出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于由……组成的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意味着“A、B或者A和B”。术语“和”和“或”可以在结合或分离的意义上使用，并且可以被理解为等同于“和/或”。
如在此所使用的术语“包括”、“包含”及其变型和/或“具有”及其变型指定存在所陈述的特征或组件，但是不排除存在或附加一个或更多个其它特征或组件。将理解的是，当特征或组件相对于另一特征或组件被称为“在……上”、“在……之上”、“在……下方”等时，所述特征或组件可以直接或间接地在所述另一特征或组件上。即，例如，可以存在中间特征或组件。
除非另外限定，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常所理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的术语)应被解释为具有与它们在相关领域的上下文中的含义相一致的含义，并且将不以理想化或过于正式的意义来进行解释，除非在说明书中被明确地限定。
图1是示出了根据实施例的包括在扫描驱动器中的级的示意性电路图。
参照图1，根据实施例的包括在扫描驱动器中的每个级100可以接收扫描起始信号FLM或从前一级输出的前一低电平有效扫描信号PRE_PSS作为输入信号SIN，可以接收具有第一低电平L(见图2)作为有效电平的第一时钟信号CLK1和第二时钟信号CLK2，并且可以接收具有高电平H(见图2)作为有效电平的第三时钟信号CLK3。在实施例中，在包括在扫描驱动器中的多个级之中，奇数的级可以接收用于PMOS晶体管的第一P型时钟信号PCLK1和第二P型时钟信号PCLK2作为第一时钟信号CLK1和第二时钟信号CLK2，用于PMOS晶体管的第一P型时钟信号PCLK1和第二P型时钟信号PCLK2可以具有不同的相位(例如，相反的相位)，并且可以具有第一低电平L作为有效电平。偶数的级可以分别接收第二P型时钟信号PCLK2和第一P型时钟信号PCLK1作为第一时钟信号CLK1和第二时钟信号CLK2。此外，奇数的级可以接收用于NMOS晶体管的第一N型时钟信号NCLK1和第二N型时钟信号NCLK2中的第二N型时钟信号NCLK2作为第三时钟信号CLK3，用于NMOS晶体管的第一N型时钟信号NCLK1和第二N型时钟信号NCLK2可以具有不同的相位(例如，相反的相位)，并且可以具有高电平H作为有效电平。偶数的级可以接收第一N型时钟信号NCLK1和第二N型时钟信号NCLK2中的第一N型时钟信号NCLK1作为第三时钟信号CLK3。
根据实施例的包括在扫描驱动器中的每个级100可以包括逻辑电路110，逻辑电路110可以基于输入信号SIN和第一时钟信号CLK1将第一节点NQ的电压V_NQ(见图2)改变为第一低电平L，并且可以基于第二时钟信号CLK2将第一节点NQ的电压V_NQ改变为第二低电平2L(见图2)。第二低电平2L的电压电平可以比第一低电平L的电压电平低。每个级100可以包括第一输出缓冲器120和第二输出缓冲器130，第一输出缓冲器120可以响应于第一节点NQ的电压V_NQ输出第二时钟信号CLK2作为低电平有效扫描信号PSS，第二输出缓冲器130可以响应于第一节点NQ的电压V_NQ输出第三时钟信号CLK3作为高电平有效扫描信号NSS。
如图1中示出的，逻辑电路110可以包括输入部140、应力松弛部150、自举部160、保持部170和稳定器部180。
输入部140可以响应于第一时钟信号CLK1将输入信号SIN传输到第三节点NQ'。在实施例中，应力松弛部150可以设置在节点Q处，节点Q可以被应力松弛部150划分为第一节点NQ和第三节点NQ'，输入部140可以电连接(或结合)到第三节点NQ'。在实施例中，输入部140可以包括第一晶体管T1，第一晶体管T1包括接收第一时钟信号CLK1的栅极、接收输入信号SIN的第一端子和电连接到第三节点NQ'的第二端子。
应力松弛部150可以设置在第一节点NQ与第三节点NQ'之间，并且可以将输入信号SIN从第三节点NQ'传输到第一节点NQ。通过传输到第一节点NQ的输入信号SIN，第一节点NQ的电压V_NQ可以改变为第一低电平L。在实施例中，应力松弛部150可以包括第七晶体管T7，第七晶体管T7包括接收低栅极电压VGL的栅极、电连接到第三节点NQ'的第一端子和电连接到第一节点NQ的第二端子。
自举部160可以通过响应于第二时钟信号CLK2使第一节点NQ自举将第一节点NQ的电压V_NQ从第一低电平L改变为比第一低电平L低的第二低电平2L。在实施例中，第一低电平L与第二低电平2L之间的电压电平差可以但不限于与高电平H与第一低电平L之间的电压电平差对应。此外，在实施例中，自举部160可以包括第一电容器C1，第一电容器C1包括电连接到第一输出节点NO_PSS的第一电极和电连接到第一节点NQ的第二电极，在第一输出节点NO_PSS处可以输出低电平有效扫描信号PSS。
保持部170可以将第二节点NQB和第四节点NQB'保持为高电平H，同时可以输出低电平有效扫描信号PSS和高电平有效扫描信号NSS。在此，第二电容器C2可以设置在节点QB处，因此节点QB可以被划分为第二节点NQB和第四节点NQB'。保持部170可以电连接到第二节点NQB和第四节点NQB'。在实施例中，保持部170可以包括第四晶体管T4和第六晶体管T6，第四晶体管T4包括电连接到第三节点NQ'的栅极、电连接到第二节点NQB的第一端子和接收第一时钟信号CLK1的第二端子，第六晶体管T6包括电连接到第三节点NQ'的栅极、接收高栅极电压VGH的第一端子和电连接到第四节点NQB'的第二端子。如图1中示出的，第四晶体管T4可以用但不限于两个串联地连接的晶体管实现。
在可以输出低电平有效扫描信号PSS和高电平有效扫描信号NSS之后，稳定器部180可以响应于第四节点NQB'的电压V_NQB'(见图2)将高栅极电压VGH施加(或周期性地施加)到第三节点NQ'，并且可以将第二节点NQB的电压V_NQB(见图2)改变(或周期性地改变)为第二低电平2L。例如，稳定器部180可以将高栅极电压VGH周期性地施加到第三节点NQ'，施加到第三节点NQ'的高栅极电压VGH可以由第七晶体管T7传输到第一节点NQ，因此高栅极电压VGH也可以周期性地施加到第一节点NQ。在另一示例中，稳定器部180可以将高栅极电压VGH周期性地施加到第一节点NQ。此外，稳定器部180可以将第二节点NQB的电压V_NQB周期性地改变为第二低电平2L，因此低电平有效扫描信号PSS和高电平有效扫描信号NSS可以基于第二节点NQB的具有第二低电平2L的电压V_NQB分别稳定为高电平H和低电平(或第一低电平L)。在实施例中，稳定器部180可以包括第二晶体管T2、第二电容器C2、第三晶体管T3和第五晶体管T5，第二晶体管T2包括电连接到第四节点NQB'的栅极、接收高栅极电压VGH的第一端子和电连接到第三节点NQ'的第二端子，第二电容器C2包括电连接到第四节点NQB'的第一电极和电连接到第二节点NQB的第二电极，第三晶体管T3包括电连接到第二节点NQB的栅极、电连接到第四节点NQB'的第一端子和接收第二时钟信号CLK2的第二端子，第五晶体管T5包括接收第一时钟信号CLK1的栅极、电连接到第二节点NQB的第一端子和接收低栅极电压VGL的第二端子。如图1中示出的，第三晶体管T3可以用但不限于两个串联地连接的晶体管实现。
第一输出缓冲器120可以由第一节点NQ的电压V_NQ和/或第二节点NQB的电压V_NQB控制，并且可以输出用于包括在像素中的PMOS晶体管的低电平有效扫描信号PSS。低电平有效扫描信号PSS可以具有低电平(或第一低电平L)作为有效电平。在实施例中，第一输出缓冲器120可以包括第八晶体管T8和第九晶体管T9，第八晶体管T8包括电连接到第一节点NQ的栅极、电连接到第一输出节点NO_PSS的第一端子和接收第二时钟信号CLK2的第二端子，在第一输出节点NO_PSS处可以输出低电平有效扫描信号PSS，第九晶体管T9包括电连接到第二节点NQB的栅极、接收高栅极电压VGH的第一端子和电连接到第一输出节点NO_PSS的第二端子。
与第一输出缓冲器120类似，第二输出缓冲器130可以由第一节点NQ的电压V_NQ和/或第二节点NQB的电压V_NQB控制。此外，第二输出缓冲器130可以输出用于包括在像素中的NMOS晶体管的高电平有效扫描信号NSS。高电平有效扫描信号NSS可以具有高电平H作为有效电平。在实施例中，第二输出缓冲器130可以包括第十晶体管T10和第十一晶体管T11，第十晶体管T10包括电连接到第一节点NQ的栅极、电连接到第二输出节点NO_NSS的第一端子和接收第三时钟信号CLK3的第二端子，在第二输出节点NO_NSS处可以输出高电平有效扫描信号NSS，第十一晶体管T11包括电连接到第二节点NQB的栅极、接收低栅极电压VGL的第一端子和电连接到第二输出节点NO_NSS的第二端子。
如图1中示出的，包括在每个级100中的第一晶体管T1至第十一晶体管T11可以是相同类型的晶体管，例如，MOS晶体管T1至T11。因此，在根据实施例的扫描驱动器中，仅包括PMOS晶体管T1至T11的级100不仅可以产生用于像素的PMOS晶体管的低电平有效扫描信号PSS，而且可以产生用于像素的NMOS晶体管的高电平有效扫描信号NSS。
如上所述，在根据实施例的扫描驱动器中，每个级100可以包括逻辑电路110、第一输出缓冲器120和第二输出缓冲器130，逻辑电路110可以控制第一节点NQ的电压V_NQ和第二节点NQB的电压V_NQB，第一输出缓冲器120可以基于第一节点NQ的电压V_NQ和第二节点NQB的电压V_NQB输出低电平有效扫描信号PSS，第二输出缓冲器130可以基于第一节点NQ的电压V_NQ和第二节点NQB的电压V_NQB输出高电平有效扫描信号NSS。因此，由于低电平有效扫描信号PSS和高电平有效扫描信号NSS可以由单个级100输出，因此与包括分别输出低电平有效扫描信号PSS和高电平有效扫描信号NSS的单独级的常规扫描驱动器相比，根据实施例的扫描驱动器的尺寸和功耗可以减小。
在下文中，下面将参照图1至图9描述级100的操作的示例。
图2是用于描述图1的级的操作的示例的示意性时序图，图3至图9是用于描述图1的级的操作的示例的示意性电路图。
参照图1和图2，每个级100可以接收输入信号SIN和第一时钟信号至第三时钟信号CLK1、CLK2和CLK3。输入信号SIN可以是相对于包括在扫描驱动器中的多个级中的第一级的扫描起始信号FLM，并且可以是相对于剩余的多个级的前一低电平有效扫描信号PRE_PSS。此外，第一时钟信号CLK1和第二时钟信号CLK2可以具有不同的相位(例如，相反的相位)，并且可以具有第一低电平L作为有效电平。第三时钟信号CLK3可以具有高电平H作为有效电平。在实施例中，如图2中示出的，相对于第一时钟信号至第三时钟信号CLK1、CK2和CLK3中的每个，有效时段(或ON时段)可以比非有效时段(或OFF时段)短。例如，第一时钟信号至第三时钟信号CLK1、CLK2和CLK3中的每个的占空比可以是但不限于约40％。在另一示例中，第一时钟信号至第三时钟信号CLK1、CLK2和CLK3中的每个的有效时段可以长于或等于非有效时段。
在从第一时间点TP1到第二时间点TP2的时段中，可以施加具有第一低电平L的输入信号SIN，并且可以施加具有第一低电平L的第一时钟信号CLK1。如图3中示出的，第一晶体管T1可以响应于具有第一低电平L的第一时钟信号CLK1导通，第七晶体管T7可以响应于具有第一低电平L的低栅极电压VGL导通。输入信号SIN可以由导通的第一晶体管T1传输到第三节点NQ'，因此第三节点NQ'的电压V_NQ'可以从高电平H改变为第一低电平L。此外，第三节点NQ'处的输入信号SIN可以由导通的第七晶体管T7传输到第一节点NQ，因此第一节点NQ的电压V_NQ可以从高电平H改变为第一低电平L。
第一时钟信号CLK1可以在第二时间点TP2处从第一低电平L改变为高电平H，并且可以在从第二时间点TP2到第三时间点TP3的时段中施加具有高电平H的第一时钟信号CLK1。如图4中示出的，第四晶体管T4和第六晶体管T6可以响应于第三节点NQ'的具有第一低电平L的电压V_NQ'导通。具有高电平H的第一时钟信号CLK1可以由导通的第四晶体管T4传输到第二节点NQB，第二节点NQB的电压V_NQB可以从第一低电平L改变为高电平H。此外，导通的第六晶体管T6可以将高栅极电压VGH施加到第四节点NQB'或第二电容器C2的第一电极，导通的第四晶体管T4可以将具有高电平H的第一时钟信号CLK1施加到第二节点NQB或第二电容器C2的第二电极。因此，第二电容器C2可以被初始化或放电。
第三时钟信号CLK3可以在第三时间点TP3处从第一低电平L改变为高电平H，并且可以在从第三时间点TP3到第四时间点TP4的时段中施加具有高电平H的第三时钟信号CLK3。如图5中示出的，第十晶体管T10可以响应于第一节点NQ的具有第一低电平L的电压V_NQ导通，具有高电平H的第三时钟信号CLK3可以在第二输出节点NO_NSS处由导通的第十晶体管T10输出为具有高电平H的高电平有效扫描信号NSS。
第二时钟信号CLK2可以在第四时间点TP4处从高电平H改变为第一低电平L，并且可以在从第四时间点TP4到第五时间点TP5的时段中施加具有第一低电平L的第二时钟信号CLK2。如图6中示出的，第八晶体管T8可以响应于第一节点NQ的电压V_NQ导通，具有第一低电平L的第二时钟信号CLK2可以在第一输出节点NO_PSS处由导通的第八晶体管T8输出为具有第一低电平L的低电平有效扫描信号PSS。如果具有第一低电平L的第二时钟信号CLK2通过导通的第八晶体管T8施加到第一输出节点NO_PSS，则第一输出节点NO_PSS的电压或第一电容器C1的第一电极的电压可以从高电平H改变为第一低电平L。如果第一电容器C1的第一电极的电压从高电平H改变为第一低电平L，则第一电容器C1的第二电极的电压或第一节点NQ的电压V_NQ可以从第一低电平L改变为比第一低电平L低的第二低电平2L。在实施例中，第一低电平L与第二低电平2L之间的电压电平差可以但不限于与高电平H与第一低电平L之间的电压电平差对应。在此，第一节点NQ的电压V_NQ从第一低电平L改变为第二低电平2L的操作可以被称为自举操作，第一电容器C1可以被称为自举电容器。
在级100可以不包括第七晶体管T7的情况下，或者在第一节点NQ和第三节点NQ'可以是相同的节点的情况下，如果第一节点NQ的电压V_NQ从第一低电平L改变为第二低电平2L，则第一节点NQ的具有高绝对值的电压V_NQ可以被施加到电连接(例如，直接电连接)到第三节点NQ'的晶体管T1、T2、T4和T6。具体地，由于具有高电平H的电压可以被施加到晶体管T1、T2、T4和T6的第一端子，并且具有第二低电平2L的电压可以被施加到晶体管T1、T2、T4和T6的第二端子或栅极，因此高电压应力可以被施加到晶体管T1、T2、T4和T6。然而，在根据实施例的扫描驱动器的级100中，尽管第一节点NQ的电压V_NQ可以具有第二低电平2L，但是具有比第二低电平2L高的第一低电平L的低栅极电压VGL可以被施加到第七晶体管T7的栅极，因此第一节点NQ的电压V_NQ可以不被传输到第三节点NQ'。因此，可以减小施加到电连接(例如，直接电连接)到第三节点NQ'的晶体管T1、T2、T4和T6的电压应力。因此，第七晶体管T7可以被称为应力松弛(或释放)晶体管。
此外，在可以输出低电平有效扫描信号PSS和高电平有效扫描信号NSS的同时，通过具有接收第三节点NQ'的电压V_NQ'的栅极的第四晶体管T4和第六晶体管T6，第二节点NQB的电压V_NQB和第四节点NQB'的电压V_NQB'可以被保持或维持为高电平H。因此，在可以输出低电平有效扫描信号PSS和高电平有效扫描信号NSS的同时，第九晶体管T9和第十一晶体管T11可以不基于第二节点NQB的具有高电平H的电压V_NQB导通。
第三时钟信号CLK3可以在第五时间点TP5处从高电平H改变为第一低电平L，并且可以在从第五时间点TP5到第六时间点TP6的时段中施加具有第一低电平L的第三时钟信号CLK3。如图7中示出的，第十晶体管T10的导通的状态可以响应于第一节点NQ的具有第二低电平2L的电压V_NQ维持，第二输出节点NO_NSS处的高电平有效扫描信号NSS可以通过导通的第十晶体管T10从可以是有效电平(或ON电平)的高电平H改变为可以是非有效电平(或OFF电平)的第一低电平L。尽管施加到第十晶体管T10的第二端子的第三时钟信号CLK3可以具有第一低电平L，但是为了维持第十晶体管T10的导通的状态，具有比第一低电平L低的电压电平的电压应被施加到第十晶体管T10的栅极。在根据实施例的级100中，由于在第一节点NQ的施加到第十晶体管T10的栅极的电压V_NQ可以具有比第一低电平L低的第二低电平2L的情况下，第三时钟信号CLK3可以改变为第一低电平L，因此可以维持第十晶体管T10的导通的状态，高电平有效扫描信号NSS可以改变为可以是非有效电平(或OFF电平)的第一低电平L。
在实施例中，为了将第三时钟信号CLK3改变为第一低电平L同时第一节点NQ的电压V_NQ可以具有第二低电平2L，第三时钟信号CLK3的上升沿(例如，第三时间点TP3)可以滞后于第一时钟信号CLK1的下降沿(例如，第一时间点TP1)，第三时钟信号CLK3的下降沿(例如，第五时间点TP5)可以领先于第二时钟信号CLK2的上升沿(例如，第六时间点TP6)。此外，如图2中示出的，第三时钟信号CLK3的从第三时钟信号CLK3的上升沿(例如，第三时间点TP3)到第三时钟信号CLK3的下降沿(例如，第五时间点TP5)的有效时段AP1可以与第二时钟信号CLK2的从第二时钟信号CLK2的下降沿(例如，第四时间点TP4)到第二时钟信号CLK2的上升沿(例如，第六时间点TP6)的有效时段AP2不相同，第三时钟信号CLK3的有效时段AP1可以与第二时钟信号CLK2的有效时段AP2重叠(例如，部分地重叠)。例如，第三时钟信号CLK3的下降沿(例如，第五时间点TP5)可以滞后于第二时钟信号CLK2的下降沿(例如，第四时间点TP4)，并且可以领先于第二时钟信号CLK2的上升沿(例如，第六时间点TP6)。因此，具有高电平H的高电平有效扫描信号NSS可以在第三时钟信号CLK3的上升沿(例如，第三时间点TP3)处输出，高电平有效扫描信号NSS可以在第三时钟信号CLK3的下降沿(例如，第五时间点TP5)处改变为可以是非有效电平(或OFF电平)的第一低电平L。
如果第二时钟信号CLK2在第六时间点TP6处改变为高电平H，则第一输出节点NO_PSS处的低电平有效扫描信号PSS可以改变为可以是非有效电平(或OFF电平)的高电平H。如果第一输出节点NO_PSS的电压或第一电容器C1的第一电极的电压从第一低电平L改变为高电平H，则第一电容器C1的第二电极的电压或第一节点NQ的电压V_NQ可以从第二低电平2L改变为第一低电平L。
第一时钟信号CLK1可以在第七时间点TP7处从高电平H改变为第一低电平L，并且可以在从第七时间点TP7到第八时间点TP8的时段中施加具有第一低电平L的第一时钟信号CLK1。如图8中示出的，第一晶体管T1和第五晶体管T5可以响应于具有第一低电平L的第一时钟信号CLK1导通，第七晶体管T7可以响应于具有第一低电平L的低栅极电压VGL导通。第三节点NQ'的电压V_NQ'可以由导通的第一晶体管T1从第一低电平L改变为高电平H，第一节点NQ的电压V_NQ可以由导通的第七晶体管T7从第一低电平L改变为高电平H。此外，第二节点NQB的电压V_NQB可以由导通的第五晶体管T5从高电平H改变为第一低电平L。第三晶体管T3和第九晶体管T9可以响应于第二节点NQB的具有第一低电平L的电压V_NQB导通。具有高电平H的第二时钟信号CLK2可以由导通的第三晶体管T3传输到第四节点NQB'。因此，第二电容器C2的第一电极可以具有具备高电平H的电压，第二电容器C2的第二电极可以具有具备第一低电平L的电压。此外，第一输出节点NO_PSS处的低电平有效扫描信号PSS可以被稳定为可以是非有效电平(或OFF电平)的高电平H。
第二时钟信号CLK2可以在第九时间点TP9处从高电平H改变为第一低电平L，并且可以在从第九时间点TP9到第十时间点TP10的时段中施加具有第一低电平L的第二时钟信号CLK2。如图9中示出的，具有第一低电平L的第二时钟信号CLK2可以通过导通的第三晶体管T3施加到第四节点NQB'，第四节点NQB'的电压V_NQB'或第二电容器C2的第一电极的电压可以从高电平H改变为第一低电平L。如果第二电容器C2的第一电极的电压从高电平H改变为第一低电平L，则第二电容器C2的第二电极的电压或第二节点NQB的电压V_NQB可以从第一低电平L改变为第二低电平2L。在此，第二节点NQB的电压V_NQB从第一低电平L改变为第二低电平2L的操作可以被称为自举操作，第二电容器C2也可以被称为自举电容器。如果第二节点NQB的电压V_NQB可以具有第二低电平2L，则第九晶体管T9和第十一晶体管T11可以完全地导通，第一输出节点NO_PSS处的低电平有效扫描信号PSS和第二输出节点NO_NSS处的高电平有效扫描信号NSS可以通过导通的第九晶体管T9和第十一晶体管T11分别稳定为可以是非有效电平(或OFF电平)的高电平H和第一低电平L。此外，第二晶体管T2可以响应于第四节点NQB'的具有第一低电平L的电压V_NQB'导通，第七晶体管T7可以响应于具有第一低电平L的低栅极电压VGL导通。高栅极电压VGH可以由导通的第二晶体管T2施加到第三节点NQ'，第三节点NQ'的电压V_NQ'可以稳定为高电平H。此外，第一节点NQ的电压V_NQ可以通过导通的第七晶体管T7稳定为高电平H。如上所述，第二晶体管T2可以响应于第四节点NQB'的电压V_NQB'周期性地(或者每当第二时钟信号CLK2可以具有第一低电平L时)将高栅极电压VGH施加到第三节点NQ'，第五晶体管T5、第二电容器C2和第三晶体管T3可以将第二节点NQB的电压V_NQB周期性地(或每当第二时钟信号CLK2可以具有第一低电平L时)改变为第二低电平2L。因此，在可以输出具有有效电平(或ON电平)的低电平有效扫描信号PSS和高电平有效扫描信号NSS之后，低电平有效扫描信号PSS和高电平有效扫描信号NSS可以分别稳定为可以是非有效电平(或OFF电平)的高电平H和第一低电平L。
如上所述，在根据实施例的扫描驱动器中，每个级100不仅可以输出具有第一低电平L作为有效电平的低电平有效扫描信号PSS，而且可以输出具有高电平H作为有效电平的高电平有效扫描信号NSS。因此，根据实施例的扫描驱动器的尺寸和功耗可以减小。
图10是示出了根据实施例的包括在扫描驱动器中的级的示意性电路图。
参照图10，根据实施例的包括在扫描驱动器中的每个级200可以包括逻辑电路210、可以输出低电平有效扫描信号PSS的第一输出缓冲器120以及可以输出高电平有效扫描信号NSS的第二输出缓冲器130。在实施例中，逻辑电路210可以包括输入部140、应力松弛部150、自举部160、保持部170和稳定器部280。除了逻辑电路210的稳定器部280可以接收第四时钟信号CLK4而不是第二时钟信号CLK2之外，图10的级200可以具有与图1的级100类似的构造和类似的操作。
级200可以接收具有第一低电平L作为有效电平的第一时钟信号CLK1和第二时钟信号CLK2以及具有高电平H作为有效电平的第三时钟信号CLK3，并且还可以接收具有高电平H作为有效电平且具有与第三时钟信号CLK3的相位不同的相位的第四时钟信号CLK4。在实施例中，第一时钟信号CLK1和第二时钟信号CLK2可以是用于PMOS晶体管的第一P型时钟信号PCLK1和第二P型时钟信号PCLK2，用于PMOS晶体管的第一P型时钟信号PCLK1和第二P型时钟信号PCLK2具有不同的相位(例如，相反的相位)，并且可以具有第一低电平L作为有效电平，第三时钟信号CLK3和第四时钟信号CLK4可以是用于NMOS晶体管的第二N型时钟信号NCLK2和第一N型时钟信号NCLK1，用于NMOS晶体管的第二N型时钟信号NCLK2和第一N型时钟信号NCLK1可以具有不同的相位(例如，相反的相位)，并且可以具有高电平H作为有效电平。此外，在实施例中，第一时钟信号至第四时钟信号CLK1、CLK2、CLK3和CLK4中的每个可以具有小于或等于约50％的占空比。例如，第一时钟信号至第四时钟信号CLK1、CLK2、CLK3和CLK4中的每个的占空比可以是但不限于约40％。可以是N型时钟信号的第四时钟信号CLK4的非有效时段或第四时钟信号CLK4的低电平时段可以比可以是P型时钟信号的第二时钟信号CLK2的有效时段或第二时钟信号CLK2的低电平时段长。
如图10中示出的，逻辑电路210的稳定器部280可以包括第二晶体管T2、第二电容器C2、第三晶体管T3'和第五晶体管T5，第二晶体管T2包括电连接到第四节点NQB'的栅极、接收高栅极电压VGH的第一端子和电连接到第三节点NQ'的第二端子，第二电容器C2包括电连接到第四节点NQB'的第一电极和电连接到第二节点NQB的第二电极，第三晶体管T3'包括电连接到第二节点NQB的栅极、电连接到第四节点NQB'的第一端子和接收第四时钟信号CLK4的第二端子，第五晶体管T5包括接收第一时钟信号CLK1的栅极、电连接到第二节点NQB的第一端子和接收低栅极电压VGL的第二端子。在第四时钟信号CLK4的低电平时段期间，包括第二晶体管T2、第二电容器C2、第三晶体管T3'和第五晶体管T5的稳定器部280可以将第二节点NQB的电压V_NQB改变为比第一低电平L低的第二低电平2L。如果第二节点NQB的电压V_NQB改变为第二低电平2L，则低电平有效扫描信号PSS和高电平有效扫描信号NSS可以通过第九晶体管T9和第十一晶体管T11分别稳定为可以是非有效电平的高电平H和第一低电平L。第四时钟信号CLK4的低电平时段可以比第二时钟信号CLK2的低电平时段长，因此与图1的级100相比，低电平有效扫描信号PSS和高电平有效扫描信号NSS可以在图10的级200中进一步稳定。
图11是示出了根据实施例的包括扫描驱动器的显示装置的示意性框图，图12是示出了根据实施例的包括在显示装置中的像素的示例的示意性电路图，图13是示出了根据实施例的包括在图11的显示装置中的扫描驱动器的示意性框图，图14是根据实施例的用于描述扫描驱动器的操作的示例的示意性时序图。
参照图11，根据实施例的显示装置300可以包括显示面板310、数据驱动器320、扫描驱动器330和控制器350，显示面板310可以包括像素PX，数据驱动器320可以将数据信号DS提供到像素PX，扫描驱动器330可以将低电平有效扫描信号PSS1、PSS2…和高电平有效扫描信号NSS1、NSS2…提供到像素PX，控制器350可以控制数据驱动器320和扫描驱动器330。在实施例中，显示装置300还可以包括可以将发射信号SEM提供到像素PX的发射驱动器340。
显示面板310可以包括数据信号线、低电平有效扫描信号线、高电平有效扫描信号线、发射信号线和电连接到其的像素PX。在实施例中，每个像素PX可以包括至少一个电容器、至少两个晶体管和有机发光二极管(OLED)，显示面板310可以是OLED显示面板。此外，在实施例中，每个像素PX可以包括适合于能够降低功耗的低频驱动的不同类型的晶体管。例如，每个像素PX可以包括至少一个低温多晶硅(LTPS)PMOS晶体管和至少一个氧化物NMOS晶体管。
例如，如图12中示出的，每个像素PX可以包括驱动晶体管PXT1、开关晶体管PXT2、补偿晶体管PXT3、存储电容器CST、第一初始化晶体管PXT4、第一发射晶体管PXT5、第二发射晶体管PXT6、第二初始化晶体管(或旁路晶体管)PXT7和有机发光二极管EL，驱动晶体管PXT1可以产生驱动电流，开关晶体管PXT2可以响应于来自扫描驱动器330的低电平有效扫描信号PSS将来自数据驱动器320的数据信号DS传输到驱动晶体管PXT1的第一端子，补偿晶体管PXT3可以响应于来自扫描驱动器330的高电平有效扫描信号NSS使驱动晶体管PXT1二极管连接，存储电容器CST可以存储通过开关晶体管PXT2和二极管连接的驱动晶体管PXT1传输的数据信号DS，第一初始化晶体管PXT4可以响应于来自扫描驱动器330的初始化信号SI(或用于前一像素行中的像素PX的高电平有效扫描信号PRE_NSS)将初始化电压VINIT提供到存储电容器CST和驱动晶体管PXT1的栅极，第一发射晶体管PXT5可以响应于来自发射驱动器340的发射信号SEM将高电源电压ELVDD的线连接到驱动晶体管PXT1的第一端子，第二发射晶体管PXT6可以响应于来自发射驱动器340的发射信号SEM将驱动晶体管PXT1的第二端子连接到有机发光二极管EL，第二初始化晶体管(或旁路晶体管)PXT7可以响应于来自扫描驱动器330的旁路信号SB(或用于另一(例如，下一)像素行中的像素PX的低电平有效扫描信号NEXT_PSS)将初始化电压VINIT提供到有机发光二极管EL，有机发光二极管EL基于从高电源电压ELVDD的线到低电源电压ELVSS的线的驱动电流发光。
驱动晶体管PXT1、开关晶体管PXT2、补偿晶体管PXT3、第一初始化晶体管PXT4、第一发射晶体管PXT5、第二发射晶体管PXT6和第二初始化晶体管PXT7中的至少一个可以用PMOS晶体管实现，驱动晶体管PXT1、开关晶体管PXT2、补偿晶体管PXT3、第一初始化晶体管PXT4、第一发射晶体管PXT5、第二发射晶体管PXT6和第二初始化晶体管PXT7中的至少一个可以用NMOS晶体管实现。例如，如图12中示出的，补偿晶体管PXT3和第一初始化晶体管PXT4可以用NMOS晶体管实现，其它晶体管PXT1、PXT2、PXT5、PXT6和PXT7可以用PMOS晶体管实现。高电平有效信号NSS和PRE_NSS可以施加到补偿晶体管PXT3和第一初始化晶体管PXT4。由于电连接(例如，直接电连接)到存储电容器CST的晶体管PXT3和PXT4可以用NMOS晶体管实现，因此可以减小来自存储电容器CST的泄漏电流，因此像素PX可以适合于低频驱动。虽然图12示出了补偿晶体管PXT3和第一初始化晶体管PXT4可以用NMOS晶体管实现的示例，但是每个像素PX的构造可以不限于图12的示例。在另一示例中，显示面板310可以是液晶显示(LCD)面板等。
数据驱动器320可以基于从控制器350接收的输出图像数据ODAT和数据控制信号DCTRL产生数据信号DS，并且可以通过数据信号线将数据信号DS提供到像素PX。在示例中，数据控制信号DCTRL可以包括但不限于输出数据使能信号、水平起始信号和负载信号。在实施例中，数据驱动器320和控制器350可以用单个集成电路实现，单个集成电路可以被称为时序控制器嵌入式数据驱动器(TED)。在另一实施例中，数据驱动器320和控制器350可以用单独的集成电路实现。
扫描驱动器330可以基于可以从控制器350接收的扫描控制信号产生低电平有效扫描信号PSS1、PSS2…和高电平有效扫描信号NSS1、NSS2…，并且可以通过低电平有效扫描信号线和高电平有效扫描信号线将低电平有效扫描信号PSS1、PSS2…和高电平有效扫描信号NSS1、NSS2…提供到像素PX。在实施例中，扫描控制信号可以包括但不限于扫描起始信号FLM、第一P型时钟信号PCLK1和第二P型时钟信号PCLK2以及第一N型时钟信号NCLK1和第二N型时钟信号NCLK2。在实施例中，扫描驱动器330可以集成或形成在显示面板310的外围部分中。在另一示例中，扫描驱动器330可以用一个或更多个集成电路实现。
如图13中示出的，扫描驱动器330可以包括多个级331、332、333、334…，多个级331、332、333、334…可以输出低电平有效扫描信号PSS1、PSS2…和高电平有效扫描信号NSS1、NSS2…。在实施例中，每个级(例如，331)可以输出用于P型晶体管(例如，PMOS晶体管)的低电平有效扫描信号(例如，PSS1)和用于N型晶体管(例如，NMOS晶体管)的高电平有效扫描信号(例如，NSS1)，因此可以被称为NP集成级。
多个级331、332、333、334…可以接收扫描起始信号FLM，可以接收具有低电平作为有效电平且具有不同的相位(例如，相反的相位)的第一P型时钟信号PCLK1和第二P型时钟信号PCLK2，并且还可以接收具有高电平作为有效电平且具有不同的相位(例如，相反的相位)的第一N型时钟信号NCLK1和第二N型时钟信号NCLK2。多个级331、332、333、334…中的第一级331可以接收扫描起始信号FLM作为输入信号SIN，剩余的多个级332、333、334…可以接收来自前一级的低电平有效扫描信号PSS1、PSS2、PSS3、PSS4…作为输入信号SIN。在实施例中，奇数的级331、333…可以分别接收第一P型时钟信号PCLK1、第二P型时钟信号PCLK2和第二N型时钟信号NCLK2作为第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3。偶数的级332、334…可以分别接收第二P型时钟信号PCLK2、第一P型时钟信号PCLK1和第一N型时钟信号NCLK1作为第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3。
根据实施例，多个级331、332、333、334…中的每个可以具有与图1的级100的构造、图10的级200的构造等类似的构造。例如，多个级331、332、333、334…中的每个可以包括逻辑电路110或210、第一输出缓冲器120和第二输出缓冲器130，逻辑电路110或210可以基于输入信号SIN和第一时钟信号CLK1将第一节点NQ的电压V_NQ改变为第一低电平L，并且可以基于第二时钟信号CLK2将第一节点NQ的电压V_NQ改变为比第一低电平L低的第二低电平2L，第一输出缓冲器120可以响应于第一节点NQ的电压V_NQ输出第二时钟信号CLK2作为用于另一(例如，下一)级的输入信号SIN(即，进位信号)和/或低电平有效扫描信号PSS1、PSS2、PSS3、PSS4…中的对应的一个，第二输出缓冲器130可以响应于第一节点NQ的电压V_NQ输出第三时钟信号CLK3作为高电平有效扫描信号NSS1、NSS2、NSS3、NSS4…中的对应的一个。
如图13和图14中示出的，第一级331可以与第二N型时钟信号NCLK2同步地将第一高电平有效扫描信号NSS1输出到第一像素行，并且可以与第二P型时钟信号PCLK2同步地将第一低电平有效扫描信号PSS1输出到第一像素行。此外，第二级332可以与第一N型时钟信号NCLK1同步地将第二高电平有效扫描信号NSS2输出到第二像素行，并且可以与第一P型时钟信号PCLK1同步地将第二低电平有效扫描信号PSS2输出到第二像素行。此外，第三级333可以与第二N型时钟信号NCLK2同步地将第三高电平有效扫描信号NSS3输出到第三像素行，并且可以与第二P型时钟信号PCLK2同步地将第三低电平有效扫描信号PSS3输出到第三像素行。此外，第四级334可以与第一N型时钟信号NCLK1同步地将第四高电平有效扫描信号NSS4输出到第四像素行，并且可以与第一P型时钟信号PCLK1同步地将第四低电平有效扫描信号PSS4输出到第四像素行。以这种方式，多个级331、332、333、334…可以在像素行的基础上将低电平有效扫描信号PSS1、PSS2、PSS3、PSS4…顺序地输出到像素PX，并且可以在像素行的基础上将高电平有效扫描信号NSS1、NSS2、NSS3、NSS4…顺序地输出到像素PX。
发射驱动器340可以基于从控制器350接收的发射控制信号EMCTRL产生发射信号SEM，并且可以通过发射信号线将发射信号SEM提供到像素PX。在实施例中，发射信号SEM可以在像素行的基础上顺序地提供到像素PX。在另一示例中，发射信号SEM可以是可以基本上同时地提供到像素PX的全局信号。在实施例中，发射驱动器340可以集成或形成在显示面板310的外围部分中。在另一示例中，发射驱动器340可以用一个或更多个集成电路实现。
控制器(例如，时序控制器(TCON))350可以从外部主机(例如，图形处理单元(GPU)或图形卡)接收输入图像数据IDAT和控制信号CTRL。在实施例中，控制信号CTRL可以包括但不限于垂直同步信号、水平同步信号、输入数据使能信号、主时钟信号等。控制器350可以基于输入图像数据IDAT和控制信号CTRL产生输出图像数据ODAT、数据控制信号DCTRL、扫描控制信号和发射控制信号EMCTRL。控制器350可以通过将输出图像数据ODAT和数据控制信号DCTRL提供到数据驱动器320来控制数据驱动器320的操作，可以通过将扫描控制信号提供到扫描驱动器330来控制扫描驱动器330的操作，并且可以通过将发射控制信号EMCTRL提供到发射驱动器340来控制发射驱动器340的操作。
如上所述，在根据实施例的显示装置300中，扫描驱动器330的每个级(例如，331)可以输出低电平有效扫描信号(例如，PSS1)和高电平有效扫描信号(例如，NSS1)。因此，与包括分别输出低电平有效扫描信号和高电平有效扫描信号的单独级的常规扫描驱动器相比，根据实施例的显示装置300的扫描驱动器330的尺寸和功耗可以减小。
图15是示出了根据实施例的包括扫描驱动器的显示装置的示意性框图，图16是示出了根据实施例的包括在图15的显示装置中的扫描驱动器的示意性框图，图17是示出了包括在图16的扫描驱动器中的P型级的示意性电路图，图18是根据实施例的用于描述扫描驱动器的操作的示例的示意性时序图。
参照图15，根据实施例的显示装置400可以包括显示面板410、数据驱动器420、扫描驱动器430和控制器450。在实施例中，显示装置400还可以包括可以将发射信号SEM提供到像素PX的发射驱动器440。除了扫描驱动器430不仅可以包括多个级431、432…(或多个NP集成级)，而且可以包括多个P型级461、462…之外，图15的显示装置400可以具有与图11的显示装置300类似的构造和类似的操作。与图11中示出的将低电平有效扫描信号PSS1、PSS2…和高电平有效扫描信号NSS1、NSS2…提供到像素PX的多个级331、332…不同，多个级431、432…可以在像素行的基础上仅将高电平有效扫描信号NSS1、NSS2…顺序地提供到像素PX。多个P型级461、462…可以在像素行的基础上将低电平有效扫描信号PSS1、PSS2…顺序地提供到像素PX。
根据实施例，多个级431、432…中的每个可以具有与图1的级100的构造、图10的级200的构造等类似的构造。如图16中示出的，多个级431、432、433、434…可以接收第一扫描起始信号FLM1、第一P型时钟信号PCLK1和第二P型时钟信号PCLK2以及第一N型时钟信号NCLK1和第二N型时钟信号NCLK2，并且可以在像素行的基础上将高电平有效扫描信号NSS1、NSS2、NSS3、NSS4…顺序地提供到像素PX。由多个级431、432、433、434…中的每个产生的低电平有效扫描信号可以不被提供到像素PX，并且可以被用作用于另一(例如，下一)级的输入信号或进位信号CR1、CR2、CR3、CR4…。
如图16中示出的，多个P型级461、462、463、464…可以接收第二扫描起始信号FLM2以及第三P型时钟信号PCLK3和第四P型时钟信号PCLK4。在实施例中，多个P型级461、462、463、464…中的每个可以被实现为图17中示出的P型级PSTAGE。例如，如图17中示出的，每个P型级PSTAGE可以包括第一晶体管M1至第七晶体管M7以及第一电容器PC1和第二电容器PC2。在每个P型级PSTAGE中，第一晶体管M1可以响应于第三P型时钟信号PCLK3(或第四P型时钟信号PCLK4)将第二扫描起始信号FLM2或前一低电平有效扫描信号PRE_PSS传输到第一节点N1，第二晶体管M2可以响应于第二节点N2的电压将高栅极电压VGH传输到第三节点N3，第三晶体管M3可以响应于第四P型时钟信号PCLK4(或第三P型时钟信号PCLK3)将第三节点N3的电压传输到第一节点N1，第四晶体管M4可以响应于第一节点N1的电压将第三P型时钟信号PCLK3(或第四P型时钟信号PCLK4)传输到第二节点N2，第五晶体管M5可以响应于第三P型时钟信号PCLK3(或第四P型时钟信号PCLK4)将低栅极电压VGL传输到第二节点N2，第六晶体管M6可以响应于第二节点N2的电压将高栅极电压VGH作为低电平有效扫描信号PSS输出到输出节点NO，第七晶体管M7可以响应于第一节点N1的电压将第四P型时钟信号PCLK4(或第三P型时钟信号PCLK3)作为低电平有效扫描信号PSS输出到输出节点NO。此外，第一电容器PC1可以电连接在高栅极电压VGH的线与第二节点N2之间，第二电容器PC2可以电连接在第一节点N1与输出节点NO之间。如图17中示出的，每个P型级PSTAGE的第一晶体管M1至第七晶体管M7中的所有可以是PMOS晶体管。然而，扫描驱动器430的多个P型级461、462、463、464…中的每个的构造可以不限于图17的构造。
如图16和图18中示出的，第一P型级461可以与第四P型时钟信号PCLK4同步地将第一低电平有效扫描信号PSS1输出到第一像素行，第一级431可以与第二N型时钟信号NCLK2同步地将第一高电平有效扫描信号NSS1输出到第一像素行。此外，第二P型级462可以与第三P型时钟信号PCLK3同步地将第二低电平有效扫描信号PSS2输出到第二像素行，第二级432可以与第一N型时钟信号NCLK1同步地将第二高电平有效扫描信号NSS2输出到第二像素行。此外，第三P型级463可以与第四P型时钟信号PCLK4同步地将第三低电平有效扫描信号PSS3输出到第三像素行，第三级433可以与第二N型时钟信号NCLK2同步地将第三高电平有效扫描信号NSS3输出到第三像素行。此外，第四P型级464可以与第三P型时钟信号PCLK3同步地将第四低电平有效扫描信号PSS4输出到第四像素行，第四级434可以与第一N型时钟信号NCLK1同步地将第四高电平有效扫描信号NSS4输出到第四像素行。以这种方式，多个P型级461、462、463、464…可以在像素行的基础上将低电平有效扫描信号PSS1、PSS2、PSS3、PSS4…顺序地提供到像素PX，多个级431、432、433、434…可以在像素行的基础上将高电平有效扫描信号NSS1、NSS2、NSS3、NSS4…顺序地提供到像素PX。如图18中示出的，第三P型时钟信号PCLK3的有效时段可以与第一N型时钟信号NCLK1的有效时段基本上相同(或基本上完全地重叠)，第四P型时钟信号PCLK4的有效时段可以与第二N型时钟信号NCLK2的有效时段基本上相同(或基本上完全地重叠)。每个低电平有效扫描信号(例如，PSS1)的有效时段可以与对应的高电平有效扫描信号(例如，NSS1)的有效时段基本上相同(或基本上完全地重叠)。
图19是示出了根据实施例的包括显示装置的电子装置的示意性框图。
参照图19，电子装置1100可以包括处理器1110、存储器装置1120、存储装置1130、输入/输出(I/O)装置1140、电源1150和显示装置1160。电子装置1100还可以包括用于与视频卡、声卡、存储器卡、通用串行总线(USB)装置、其它电子装置等通信的端口。
处理器1110可以执行各种计算功能或任务。处理器1110可以是应用处理器(AP)、微处理器、中央处理单元(CPU)等。处理器1110可以经由地址总线、控制总线、数据总线等电连接到其它组件。此外，在实施例中，处理器1110还可以电连接到诸如外围组件互连(PCI)总线的扩展总线。
存储器装置1120可以存储用于电子装置1100的操作的数据。例如，存储器装置1120可以包括诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等的至少一种非易失性存储器装置和/或诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动动态随机存取存储器(移动DRAM)装置等的至少一种易失性存储器装置。
存储装置1130可以是固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。I/O装置1140可以是诸如键盘、小键盘、鼠标、触摸屏等的输入装置以及诸如打印机、扬声器等的输出装置。电源1150可以为电子装置1100的操作供应电力。显示装置1160可以通过总线或其它通信链路电连接到其它组件。
在显示装置1160中，扫描驱动器的每个级可以包括可以输出低电平有效扫描信号的第一输出缓冲器和可以输出高电平有效扫描信号的第二输出缓冲器。因此，与包括分别输出低电平有效扫描信号和高电平有效扫描信号的单独级的常规扫描驱动器相比，根据实施例的显示装置1160的扫描驱动器的尺寸和功耗可以减小。
本公开的构思可以应用于任何显示装置1160以及包括显示装置1160的任何电子装置1100。例如，构思可以应用于移动电话、智能电话、可穿戴电子装置、平板计算机、电视(TV)、数字TV、3D TV、个人计算机(PC)、家用电器、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏控制台、导航装置等。
前述是示例实施例的说明，并且将不被解释为对其的限制。尽管已经描述了几个实施例，但是本领域技术人员将容易地理解的是，在实质上不脱离公开的新颖教导和优点的情况下，实施例中的许多修改是可能的。因此，所有这样的修改旨在被包括在如权利要求和任何等同物中限定的公开的范围内。

Claims (20)

1.一种扫描驱动器，所述扫描驱动器包括：
多个级，接收具有第一低电平作为有效电平的第一时钟信号和第二时钟信号以及具有高电平作为所述有效电平的第三时钟信号，所述多个级中的每个包括：逻辑电路，基于输入信号和所述第一时钟信号将第一节点的电压改变为所述第一低电平，并且基于所述第二时钟信号将所述第一节点的所述电压改变为第二低电平，所述第二低电平的电压电平比所述第一低电平的电压电平低；第一输出缓冲器，响应于所述第一节点的所述电压输出所述第二时钟信号作为低电平有效扫描信号；以及第二输出缓冲器，响应于所述第一节点的所述电压输出所述第三时钟信号作为高电平有效扫描信号，
其中，所述逻辑电路包括：输入部，响应于所述第一时钟信号将所述输入信号传输到第三节点；应力松弛部，设置在所述第一节点与所述第三节点之间，所述应力松弛部将所述输入信号从所述第三节点传输到所述第一节点，使得所述第一节点的所述电压改变为所述第一低电平；自举部，通过响应于所述第二时钟信号使所述第一节点自举将所述第一节点的所述电压改变为所述第二低电平；保持部，将第二节点和第四节点保持为所述高电平，同时所述低电平有效扫描信号和所述高电平有效扫描信号被输出；以及稳定器部，在所述低电平有效扫描信号和所述高电平有效扫描信号被输出之后，响应于所述第四节点的电压将高栅极电压施加到所述第三节点，并且将所述第二节点的电压改变为所述第二低电平，并且
其中，所述稳定器部包括：第二晶体管，包括电连接到所述第四节点的栅极、接收所述高栅极电压的第一端子和电连接到所述第三节点的第二端子；第二电容器，包括电连接到所述第四节点的第一电极和电连接到所述第二节点的第二电极；第三晶体管，包括第二端子、电连接到所述第二节点的栅极、电连接到所述第四节点的第一端子；以及第五晶体管，包括接收所述第一时钟信号的栅极、电连接到所述第二节点的第一端子和接收低栅极电压的第二端子。
2.根据权利要求1所述的扫描驱动器，其中，所述第三时钟信号的从所述第三时钟信号的上升沿到所述第三时钟信号的下降沿的有效时段与所述第二时钟信号的从所述第二时钟信号的下降沿到所述第二时钟信号的上升沿的有效时段重叠。
3.根据权利要求2所述的扫描驱动器，其中，所述第三时钟信号的所述有效时段与所述第二时钟信号的所述有效时段部分地重叠。
4.根据权利要求1所述的扫描驱动器，其中，
所述第三时钟信号的上升沿滞后于所述第一时钟信号的下降沿，并且
所述第三时钟信号的下降沿滞后于所述第二时钟信号的下降沿，并且领先于所述第二时钟信号的上升沿。
5.根据权利要求1所述的扫描驱动器，其中，所述输入部包括：
第一晶体管，包括接收所述第一时钟信号的栅极、接收所述输入信号的第一端子和电连接到所述第三节点的第二端子。
6.根据权利要求1所述的扫描驱动器，其中，所述自举部包括：
第一电容器，包括电连接到第一输出节点的第一电极和电连接到所述第一节点的第二电极，在所述第一输出节点处输出所述低电平有效扫描信号。
7.根据权利要求1所述的扫描驱动器，其中，
所述多个级中的每个接收第四时钟信号，所述第四时钟信号具有所述高电平作为所述有效电平且具有与所述第三时钟信号的相位不同的相位，并且所述第三晶体管的所述第二端子接收所述第二时钟信号，或者接收所述第四时钟信号。
8.根据权利要求1所述的扫描驱动器，其中，所述保持部包括：
第四晶体管，包括电连接到所述第三节点的栅极、电连接到所述第二节点的第一端子和接收所述第一时钟信号的第二端子；以及
第六晶体管，包括电连接到所述第三节点的栅极、接收所述高栅极电压的第一端子和电连接到所述第四节点的第二端子。
9.根据权利要求1所述的扫描驱动器，其中，所述应力松弛部包括：
第七晶体管，包括接收低栅极电压的栅极、电连接到所述第三节点的第一端子和电连接到所述第一节点的第二端子。
10.根据权利要求1所述的扫描驱动器，其中，所述第一输出缓冲器包括：
第八晶体管，包括电连接到所述第一节点的栅极、电连接到第一输出节点的第一端子和接收所述第二时钟信号的第二端子，在所述第一输出节点处输出所述低电平有效扫描信号；以及
第九晶体管，包括电连接到第二节点的栅极、接收高栅极电压的第一端子和电连接到所述第一输出节点的第二端子。
11.根据权利要求1所述的扫描驱动器，其中，所述第二输出缓冲器包括：
第十晶体管，包括电连接到所述第一节点的栅极、电连接到第二输出节点的第一端子和接收所述第三时钟信号的第二端子，在所述第二输出节点处输出所述高电平有效扫描信号；以及
第十一晶体管，包括电连接到第二节点的栅极、接收低栅极电压的第一端子和电连接到所述第二输出节点的第二端子。
12.一种包括多个级的扫描驱动器，所述多个级中的每个包括：
第一晶体管，包括接收第一时钟信号的栅极、接收输入信号的第一端子和电连接到第三节点的第二端子；
第二晶体管，包括电连接到第四节点的栅极、接收高栅极电压的第一端子和电连接到所述第三节点的第二端子；
第三晶体管，包括电连接到第二节点的栅极、第二端子和电连接到所述第四节点的第一端子；
第四晶体管，包括电连接到所述第三节点的栅极、电连接到所述第二节点的第一端子和接收所述第一时钟信号的第二端子；
第五晶体管，包括接收所述第一时钟信号的栅极、电连接到所述第二节点的第一端子和接收低栅极电压的第二端子；
第六晶体管，包括电连接到所述第三节点的栅极、接收所述高栅极电压的第一端子和电连接到所述第四节点的第二端子；
第七晶体管，包括接收所述低栅极电压的栅极、电连接到所述第三节点的第一端子和电连接到第一节点的第二端子；
第一电容器，包括电连接到第一输出节点的第一电极和电连接到所述第一节点的第二电极；
第二电容器，包括电连接到所述第四节点的第一电极和电连接到所述第二节点的第二电极；
第八晶体管，包括电连接到所述第一节点的栅极、电连接到所述第一输出节点的第一端子和接收第二时钟信号的第二端子；
第九晶体管，包括电连接到所述第二节点的栅极、接收所述高栅极电压的第一端子和电连接到所述第一输出节点的第二端子；
第十晶体管，包括电连接到所述第一节点的栅极、电连接到第二输出节点的第一端子和接收第三时钟信号的第二端子；以及
第十一晶体管，包括电连接到所述第二节点的栅极、接收所述低栅极电压的第一端子和电连接到所述第二输出节点的第二端子。
13.根据权利要求12所述的扫描驱动器，其中，
所述第一时钟信号和所述第二时钟信号具有低电平作为有效电平且具有不同的相位，并且
所述第三时钟信号具有高电平作为所述有效电平。
14.根据权利要求13所述的扫描驱动器，其中，所述第三时钟信号的从所述第三时钟信号的上升沿到所述第三时钟信号的下降沿的有效时段与所述第二时钟信号的从所述第二时钟信号的下降沿到所述第二时钟信号的上升沿的有效时段重叠。
15.根据权利要求14所述的扫描驱动器，其中，所述第三时钟信号的所述有效时段与所述第二时钟信号的所述有效时段部分地重叠。
16.根据权利要求13所述的扫描驱动器，其中，
所述第三时钟信号的上升沿滞后于所述第一时钟信号的下降沿，并且
所述第三时钟信号的下降沿滞后于所述第二时钟信号的下降沿，并且领先于所述第二时钟信号的上升沿。
17.根据权利要求12所述的扫描驱动器，其中，所述第三晶体管的所述第二端子接收所述第二时钟信号，或者接收具有高电平作为有效电平且具有与所述第三时钟信号的相位不同的相位的第四时钟信号。
18.一种显示装置，所述显示装置包括：
显示面板，包括多个像素；
数据驱动器，将数据信号提供到所述多个像素；
扫描驱动器，将低电平有效扫描信号和高电平有效扫描信号提供到所述多个像素；以及
控制器，控制所述数据驱动器和所述扫描驱动器，
其中，所述扫描驱动器包括多个级，所述多个级接收具有第一低电平作为有效电平的第一时钟信号和第二时钟信号以及具有高电平作为所述有效电平的第三时钟信号，所述多个级中的每个包括：逻辑电路，基于输入信号和所述第一时钟信号将第一节点的电压改变为所述第一低电平，并且基于所述第二时钟信号将所述第一节点的所述电压改变为第二低电平，所述第二低电平的电压电平比所述第一低电平的电压电平低；第一输出缓冲器，响应于所述第一节点的所述电压输出所述第二时钟信号作为用于所述多个级中的下一级的所述输入信号；以及第二输出缓冲器，响应于所述第一节点的所述电压输出所述第三时钟信号作为所述高电平有效扫描信号中的对应的高电平有效扫描信号，
其中，所述逻辑电路包括：输入部，响应于所述第一时钟信号将所述输入信号传输到第三节点；应力松弛部，设置在所述第一节点与所述第三节点之间，所述应力松弛部将所述输入信号从所述第三节点传输到所述第一节点，使得所述第一节点的所述电压改变为所述第一低电平；自举部，通过响应于所述第二时钟信号使所述第一节点自举将所述第一节点的所述电压改变为所述第二低电平；保持部，将第二节点和第四节点保持为所述高电平，同时所述低电平有效扫描信号和所述高电平有效扫描信号被输出；以及稳定器部，在所述低电平有效扫描信号和所述高电平有效扫描信号被输出之后，响应于所述第四节点的电压将高栅极电压施加到所述第三节点，并且将所述第二节点的电压改变为所述第二低电平，
其中，所述稳定器部包括：第二晶体管，包括电连接到所述第四节点的栅极、接收所述高栅极电压的第一端子和电连接到所述第三节点的第二端子；第二电容器，包括电连接到所述第四节点的第一电极和电连接到所述第二节点的第二电极；第三晶体管，包括第二端子、电连接到所述第二节点的栅极、电连接到所述第四节点的第一端子；以及第五晶体管，包括接收所述第一时钟信号的栅极、电连接到所述第二节点的第一端子和接收低栅极电压的第二端子。
19.根据权利要求18所述的显示装置，其中，
由所述第一输出缓冲器输出的所述第二时钟信号作为所述低电平有效扫描信号中的对应的低电平有效扫描信号提供到所述多个像素之中的对应的像素行，并且
所述多个级将所述低电平有效扫描信号和所述高电平有效扫描信号顺序地提供到所述多个像素。
20.根据权利要求18所述的显示装置，其中，
所述扫描驱动器还包括多个P型级，所述多个P型级将所述低电平有效扫描信号顺序地提供到所述多个像素，并且
所述多个级将所述高电平有效扫描信号顺序地提供到所述多个像素。
CN202010893556.3A 2019-09-04 2020-08-31 扫描驱动器和显示装置 Active CN112447136B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0109401 2019-09-04
KR1020190109401A KR20210028774A (ko) 2019-09-04 2019-09-04 스캔 드라이버 및 표시 장치

Publications (2)

Publication Number Publication Date
CN112447136A CN112447136A (zh) 2021-03-05
CN112447136B true CN112447136B (zh) 2024-07-16

Family

ID=72086685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010893556.3A Active CN112447136B (zh) 2019-09-04 2020-08-31 扫描驱动器和显示装置

Country Status (5)

Country Link
US (2) US11222596B2 (zh)
EP (1) EP3789994B1 (zh)
JP (1) JP7565167B2 (zh)
KR (1) KR20210028774A (zh)
CN (1) CN112447136B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028774A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
KR20220016350A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
CN112435630A (zh) * 2020-11-25 2021-03-02 京东方科技集团股份有限公司 一种像素驱动电路、驱动方法及显示面板
CN112634811B (zh) * 2021-01-05 2024-07-23 厦门天马微电子有限公司 移位寄存器及驱动方法、扫描驱动电路、显示面板和装置
CN113299217B (zh) * 2021-05-31 2022-08-02 武汉天马微电子有限公司 显示面板和显示装置
CN113516949B (zh) * 2021-07-27 2022-04-26 武汉华星光电半导体显示技术有限公司 像素控制电路及显示面板
CN113506541B (zh) * 2021-07-27 2022-04-26 武汉华星光电半导体显示技术有限公司 像素控制电路
CN115762408B (zh) * 2021-09-03 2024-05-10 乐金显示有限公司 具有发光控制驱动器的显示面板和显示装置
KR20230128209A (ko) 2022-02-25 2023-09-04 삼성디스플레이 주식회사 주사 구동부
KR20230155064A (ko) 2022-05-02 2023-11-10 삼성디스플레이 주식회사 스캔구동부

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308864A (zh) * 2017-07-28 2019-02-05 乐金显示有限公司 栅极驱动电路及包括其的显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962909B1 (ko) 2008-08-14 2010-06-10 삼성모바일디스플레이주식회사 주사구동부 및 그를 이용한 유기전계발광표시장치
KR101839953B1 (ko) * 2011-01-21 2018-03-20 삼성디스플레이 주식회사 구동 장치 및 이를 이용한 표시 장치
JPWO2013160941A1 (ja) * 2012-04-25 2015-12-21 株式会社Ｊｏｌｅｄ シフトレジスタ及び表示装置
KR102187771B1 (ko) * 2014-03-13 2020-12-08 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
KR102315888B1 (ko) * 2014-06-09 2021-10-21 삼성디스플레이 주식회사 게이트 회로 및 이를 이용한 표시 장치
KR102266207B1 (ko) * 2014-10-22 2021-06-17 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN104392704A (zh) * 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104766580B (zh) * 2015-04-23 2017-08-01 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN105139795B (zh) * 2015-09-22 2018-07-17 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
KR102448227B1 (ko) 2015-12-29 2022-09-29 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN105609136A (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
KR102526724B1 (ko) 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
KR102531111B1 (ko) 2016-07-07 2023-05-11 삼성디스플레이 주식회사 통합 구동부 및 이를 포함하는 표시 장치
CN107134246B (zh) * 2017-05-18 2023-09-26 华南理工大学 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法
KR102404766B1 (ko) 2017-06-13 2022-06-03 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
US10699659B2 (en) * 2017-09-27 2020-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driver on array circuit and liquid crystal display with the same
CN108648705B (zh) * 2018-03-30 2020-03-27 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN108682398B (zh) * 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11348530B2 (en) * 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR20200137072A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20210002282A (ko) * 2019-06-28 2021-01-07 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
KR102676647B1 (ko) * 2019-08-22 2024-06-21 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
KR20210028774A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308864A (zh) * 2017-07-28 2019-02-05 乐金显示有限公司 栅极驱动电路及包括其的显示装置

Also Published As

Publication number Publication date
US11222596B2 (en) 2022-01-11
KR20210028774A (ko) 2021-03-15
EP3789994B1 (en) 2024-05-01
US20220130337A1 (en) 2022-04-28
JP7565167B2 (ja) 2024-10-10
US20210065632A1 (en) 2021-03-04
JP2021039330A (ja) 2021-03-11
EP3789994A1 (en) 2021-03-10
US11694627B2 (en) 2023-07-04
CN112447136A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
CN112447136B (zh) 扫描驱动器和显示装置
US10453386B2 (en) Emission control driver and display device having the same
CN108399892B (zh) 像素以及具有像素的显示设备
US9558705B2 (en) Flat panel display device controlling initialization of data lines supplied to a pixel unit
US11380265B2 (en) Scan driver and display device including the same
KR102477012B1 (ko) 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치
US10497317B2 (en) Integration driver and a display device having the same
US11244629B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
CN111179856A (zh) 显示装置
CN111383595A (zh) 支持部分驱动模式的有机发光二极管显示装置
CN113643666A (zh) 发射控制驱动器
US11551604B2 (en) Scan driver and display device
US10140926B2 (en) Display device and electronic device having the same
US20130342114A1 (en) Power unit and organic light emitting display device having the same
CN221782922U (zh) 扫描驱动器和包括该扫描驱动器的显示装置
US20240346997A1 (en) Emission driver and display device
US20230186824A1 (en) Scan driver and display device
US20220383821A1 (en) Scan driver and display device
KR20240153427A (ko) 발광 드라이버 및 표시 장치
CN116246579A (zh) 发射驱动器和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant