CN116246579A - 发射驱动器和显示装置 - Google Patents

Abstract

本公开涉及一种发射驱动器和一种显示装置。所述发射驱动器包括多个级。所述多个级中的每一个包括：输入块，将输入信号传送到控制节点；控制块，控制反转控制节点并且响应于所述控制节点的电压将第三低门电压施加到所述反转控制节点；发射信号输出块，响应于所述控制节点的所述电压输出高门电压作为发射信号，并且响应于所述反转控制节点的电压输出第一低门电压作为所述发射信号；进位信号输出块，响应于所述控制节点的所述电压输出所述高门电压作为进位信号，并且响应于所述反转控制节点的所述电压输出不同于所述第一低门电压的第二低门电压作为所述进位信号。所述第三低门电压不同于所述第一低门电压和所述第二低门电压。

Description

发射驱动器和显示装置

技术领域

本发明构思的实施例涉及一种显示装置，并且更具体地，涉及发射驱动器和包括发射驱动器的显示装置。

背景技术

诸如有机发光二极管(OLED)显示装置的显示装置可以包括具有多个像素的显示面板、将数据信号提供到多个像素的数据驱动器、将扫描信号提供到多个像素的扫描驱动器、将发射信号提供到多个像素的发射驱动器以及控制数据驱动器、扫描驱动器和发射驱动器的控制器。

最近，正在开发其中每个像素包括氧化物晶体管或N型金属氧化物半导体(NMOS)晶体管的OLED显示装置。因此，需要适合于包括氧化物晶体管或NMOS晶体管的像素的发射驱动器。

发明内容

一些实施例提供一种具有改善的操作可靠性的发射驱动器。

一些实施例提供一种包括具有改善的操作可靠性的发射驱动器的显示装置。

根据实施例，提供一种包括多个级的发射驱动器。所述多个级中的每一个包括：输入块，将输入信号传送到控制节点；控制块，控制反转控制节点并且响应于所述控制节点的电压将第三低门电压施加到所述反转控制节点；发射信号输出块，响应于所述控制节点的所述电压输出高门电压作为发射信号，并且响应于所述反转控制节点的电压输出第一低门电压作为所述发射信号；以及进位信号输出块，响应于所述控制节点的所述电压输出所述高门电压作为进位信号，并且响应于所述反转控制节点的所述电压输出不同于所述第一低门电压的第二低门电压作为所述进位信号。所述第三低门电压不同于所述第一低门电压和所述第二低门电压。

在实施例中，所述第二低门电压可以低于所述第一低门电压。

在实施例中，包括在所述多个级中的每一个中的全部晶体管可以是N型金属氧化物半导体(NMOS)晶体管。

在实施例中，所述控制块可以包括：第一晶体管，包括耦接到所述控制节点的栅极、耦接到所述反转控制节点的第一端子以及接收所述第三低门电压的第二端子。

在实施例中，所述控制节点可以包括：第一控制节点，设置在第一应力消除晶体管和所述输入块之间；以及第二控制节点，设置在所述第一应力消除晶体管和所述发射信号输出块之间。所述第一晶体管的所述栅极可以耦接到所述第一控制节点。

在实施例中，所述第一应力消除晶体管可以包括接收所述高门电压的栅极、耦接到所述第一控制节点的第一端子以及耦接到所述第二控制节点的第二端子。

在实施例中，所述发射信号输出块可以包括：第二晶体管，包括耦接到所述反转控制节点的栅极、耦接到发射信号输出节点的第一端子以及接收所述第一低门电压的第二端子，所述发射信号通过所述发射信号输出节点输出。所述进位信号输出块可以包括：第三晶体管，包括耦接到所述反转控制节点的栅极、耦接到进位信号输出节点的第一端子以及接收所述第二低门电压的第二端子，所述进位信号通过所述进位信号输出节点输出。

在实施例中，所述第三低门电压可以比所述第一低门电压低所述第二晶体管的阈值电压或更多，并且所述第三低门电压可以低于所述第二低门电压。

在实施例中，所述发射信号输出块还可以包括：第四晶体管，包括耦接到所述控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述发射信号输出节点的第二端子；以及第一电容器，包括耦接到所述反转控制节点的第一电极和接收所述第一低门电压的第二电极。所述进位信号输出块还可以包括：第五晶体管，包括耦接到所述控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述进位信号输出节点的第二端子；以及第二电容器，包括接收所述高门电压的第一电极和耦接到所述进位信号输出节点的第二电极。

在实施例中，所述第二电容器的电容可以大于所述第一电容器的电容。

在实施例中，所述输入块可以包括：第六晶体管，包括接收第一时钟信号的栅极、接收所述输入信号的第一端子以及耦接到所述控制节点的第二端子。

在实施例中，所述多个级中的每一个还可以包括：升压块，对所述控制节点的所述电压进行升压。

在实施例中，所述升压块可以包括：第七晶体管，包括耦接到所述控制节点的栅极、接收第二时钟信号的第一端子、以及第二端子；第三电容器，包括耦接到所述控制节点的第一电极和耦接到所述第七晶体管的所述第二端子的第二电极；以及第八晶体管，包括耦接到所述反转控制节点的栅极、耦接到所述第三电容器的所述第二电极的第一端子以及接收所述第一低门电压的第二端子。

在实施例中，所述反转控制节点可以包括：第一反转控制节点，设置在所述升压块和第四电容器之间；第二反转控制节点，设置在所述第四电容器和第十二晶体管之间；以及第三反转控制节点，设置在所述第十二晶体管和所述发射信号输出块之间，并且所述控制块可以包括：第九晶体管，包括耦接到所述控制节点的栅极、接收第一时钟信号的第一端子以及耦接到所述第一反转控制节点的第二端子；第十晶体管，包括接收所述第一时钟信号的栅极、接收所述高门电压的第一端子以及耦接到所述第一反转控制节点的第二端子；第十一晶体管，包括耦接到所述第一反转控制节点的栅极、接收第二时钟信号的第一端子以及耦接到所述第二反转控制节点的第二端子；所述第四电容器，包括耦接到所述第一反转控制节点的第一电极和耦接到所述第二反转控制节点的第二电极；所述第十二晶体管，包括接收所述第二时钟信号的栅极、耦接到所述第二反转控制节点的第一端子和耦接到所述第三反转控制节点的第二端子；以及第一晶体管，包括耦接到所述控制节点的栅极、耦接到所述第三反转控制节点的第一端子以及接收所述第三低门电压的第二端子。

在实施例中，所述控制块还可以包括：第二应力消除晶体管，连接在所述升压块和所述第四电容器之间，并且包括接收所述高门电压的栅极。

在实施例中，所述多个级中的每一个还可以包括：复位晶体管，响应于全局复位信号使所述控制节点复位。

在实施例中，所述复位晶体管可以包括接收所述全局复位信号的栅极、耦接到所述控制节点的第一端子和接收所述第一低门电压的第二端子。

根据实施例，提供一种包括多个级的发射驱动器。所述多个级中的每一个包括：第一晶体管，包括耦接到第一控制节点的栅极、耦接到第三反转控制节点的第一端子以及接收第三低门电压的第二端子；第一应力消除晶体管，包括接收高门电压的栅极、耦接到所述第一控制节点的第一端子以及耦接到第二控制节点的第二端子；第二晶体管，包括耦接到所述第三反转控制节点的栅极、耦接到发射信号输出节点的第一端子和接收第一低门电压的第二端子，发射信号通过所述发射信号输出节点输出；第三晶体管，包括耦接到所述第三反转控制节点的栅极、耦接到进位信号输出节点的第一端子以及接收第二低门电压的第二端子，进位信号通过所述进位信号输出节点输出；第四晶体管，包括耦接到所述第二控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述发射信号输出节点的第二端子；第一电容器，包括耦接到所述第三反转控制节点的第一电极和接收所述第一低门电压的第二电极；第五晶体管，包括耦接到所述第二控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述进位信号输出节点的第二端子；第二电容器，包括接收所述高门电压的第一电极和耦接到所述进位信号输出节点的第二电极；第六晶体管，包括接收第一时钟信号的栅极、接收输入信号的第一端子以及耦接到所述第一控制节点的第二端子；第七晶体管，包括耦接到所述第二控制节点的栅极、接收第二时钟信号的第一端子、以及第二端子；第三电容器，包括耦接到所述第二控制节点的第一电极和耦接到所述第七晶体管的所述第二端子的第二电极；第八晶体管，包括耦接到第一反转控制节点的栅极、耦接到所述第三电容器的所述第二电极的第一端子和接收所述第一低门电压的第二端子；第九晶体管，包括耦接到所述第一控制节点的栅极、接收所述第一时钟信号的第一端子以及耦接到所述第一反转控制节点的第二端子；第十晶体管，包括接收所述第一时钟信号的栅极、接收所述高门电压的第一端子以及耦接到所述第一反转控制节点的第二端子；第十一晶体管，包括耦接到所述第一反转控制节点的栅极、接收所述第二时钟信号的第一端子以及耦接到第二反转控制节点的第二端子；第四电容器，包括耦接到所述第一反转控制节点的第一电极和耦接到所述第二反转控制节点的第二电极；第十二晶体管，包括接收所述第二时钟信号的栅极、耦接到所述第二反转控制节点的第一端子以及耦接到所述第三反转控制节点的第二端子；第二应力消除晶体管，包括接收所述高门电压的栅极、耦接到所述第一反转控制节点的第一端子以及耦接到所述第四电容器的所述第一电极的第二端子；以及复位晶体管，包括接收全局复位信号的栅极、耦接到所述第一控制节点的第一端子以及接收所述第一低门电压的第二端子。

在实施例中，所述第三低门电压可以比所述第一低门电压低所述第二晶体管的阈值电压或更多，并且所述第三低门电压可以低于所述第二低门电压。

根据实施例，提供一种显示装置，包括：显示面板，包括多个像素；数据驱动器，将数据信号提供到所述多个像素；扫描驱动器，将扫描信号提供到所述多个像素；发射驱动器，包括将发射信号提供到所述多个像素的多个级；以及控制器，控制所述数据驱动器、所述扫描驱动器和所述发射驱动器。所述多个级中的每一个包括：输入块，将输入信号传送到控制节点；控制块，控制反转控制节点并且响应于所述控制节点的电压将第三低门电压施加到所述反转控制节点；发射信号输出块，响应于所述控制节点的所述电压输出高门电压作为所述发射信号，并且响应于所述反转控制节点的电压输出第一低门电压作为发射信号；以及进位信号输出块，响应于所述控制节点的所述电压输出所述高门电压作为进位信号，并且响应于所述反转控制节点的所述电压输出不同于所述第一低门电压的第二低门电压作为所述进位信号。所述第三低门电压不同于所述第一低门电压和所述第二低门电压。

如上所述，在根据实施例的发射驱动器和显示装置中，施加到多个级中的每一个的反转控制节点的第三低门电压可以不同于用作发射信号的低电压的第一低门电压和用作进位信号的低电压的第二低门电压。因此，可以防止或减少发射驱动器的多个级中的每一个中的漏电流，并且可以改善发射驱动器的操作可靠性。

附图说明

根据以下结合附图进行的详细描述，将更清楚地理解示例性的、非限制性的实施例。

图1是示出根据实施例的包括在发射驱动器中的每个级的电路图。

图2是用于描述图1的级的操作的示例的时序图。

图3是用于描述图1的级在第一时间点处的操作的示例的电路图。

图4是用于描述图1的级在第二时间点处的操作的示例的电路图。

图5是用于描述图1的级在第三时间点处的操作的示例的电路图。

图6是用于描述图1的级在第四时间点处的操作的示例的电路图。

图7是示出根据实施例的包括发射驱动器的显示装置的框图。

图8是示出包括在图7的显示装置中的像素的示例的电路图。

图9是用于描述图8的像素的操作的示例的时序图。

图10是示出根据实施例的发射驱动器的框图。

图11是用于描述图10的发射驱动器的操作的示例的时序图。

图12示出了根据实施例的包括显示装置的电子装置。

具体实施方式

在下文中，将参照附图详细说明本发明构思的实施例。

图1是示出根据实施例的包括在发射驱动器中的每个级的电路图。

参照图1，根据实施例的发射驱动器可以包括多个级。每个级100可以包括将输入信号SIN传送到控制节点NQ1和NQ2的输入块110、控制反转(inverted)控制节点NQB1、NQB2和NQB3的控制块120、基于控制节点NQ1和NQ2的电压以及反转控制节点NQB1、NQB2和NQB3的电压输出发射信号EM的发射信号输出块130以及基于控制节点NQ1和NQ2的电压以及反转控制节点NQB1、NQB2和NQB3的电压输出进位信号CR的进位信号输出块140。在一些实施例中，每个级100还可以包括对控制节点NQ1和NQ2的电压进行升压的升压块150。

在一些实施例中，每个级100还可以包括耦接在控制节点NQ1和NQ2之间的第一应力消除晶体管T13。在这种情况下，控制节点NQ1和NQ2可以被第一应力消除晶体管T13划分为第一控制节点NQ1和第二控制节点NQ2。在一些实施例中，反转控制节点NQB1、NQB2和NQB3可以被划分为第一反转控制节点NQB1、第二反转控制节点NQB2和第三反转控制节点NQB3，并且每个级100或控制块120可以包括耦接到第一反转控制节点NQB1的第二应力消除晶体管T14。在一些实施例中，每个级100还可以包括响应于全局复位信号SGR使控制节点NQ1和NQ2(例如，第一控制节点NQ1)复位的复位晶体管T15。

输入块110可以响应于第一时钟信号CLK1将输入信号SIN传送到第一控制节点NQ1。第一控制节点NQ1处的输入信号SIN可以经由第一应力消除晶体管T13传送到第二控制节点NQ2。在一些实施例中，多个级中的第一级的输入块110可以接收发射起始信号FLM(参见图10)作为输入信号SIN，并且多个级中的其余级中的每一个可以接收前一级的进位信号CR作为输入信号SIN。在一些实施例中，如图1中所示，输入块110可以包括第六晶体管T6，第六晶体管T6包含接收第一时钟信号CLK1的栅极、接收输入信号SIN的第一端子以及耦接到第一控制节点NQ1的第二端子。

控制块120可以控制第一反转控制节点NQB1、第二反转控制节点NQB2和第三反转控制节点NQB3，并且可以响应于第一控制节点NQ1的电压将第三低门(gate)电压VGL3施加到第三反转控制节点NQB3。在一些实施例中，控制块120可以包括第九晶体管T9、第十晶体管T10、第二应力消除晶体管T14、第十一晶体管T11、第四电容器C4、第十二晶体管T12和第一晶体管T1。

第九晶体管T9可以响应于第一控制节点NQ1的电压将第一时钟信号CLK1传送到第一反转控制节点NQB1。在一些实施例中，如图1中所示，第九晶体管T9可以包括耦接到第一控制节点NQ1的栅极、接收第一时钟信号CLK1的第一端子以及耦接到第一反转控制节点NQB1的第二端子。

第十晶体管T10可以响应于第一时钟信号CLK1将高门电压VGH传送到第一反转控制节点NQB1。在一些实施例中，如图1中所示，第十晶体管T10可以包括接收第一时钟信号CLK1的栅极、接收高门电压VGH的第一端子以及耦接到第一反转控制节点NQB1的第二端子。

第二应力消除晶体管T14可以耦接到第一反转控制节点NQB1。第二应力消除晶体管T14可以防止或减少第四电容器C4的第一电极处的升压电压被传送到第八晶体管T8、第九晶体管T9和第十晶体管T10，并且因此可以消除或减轻对第八晶体管T8、第九晶体管T9和第十晶体管T10的应力。在一些实施例中，如图1中所示，第二应力消除晶体管T14可以包括接收高门电压VGH的栅极、耦接到第一反转控制节点NQB1或第九晶体管T9和第十晶体管T10的第二端子的第一端子以及耦接到第四电容器C4的第一电极的第二端子。

第十一晶体管T11可以响应于第一反转控制节点NQB1的电压或第四电容器C4的第一电极的电压将第二时钟信号CLK2传送到第二反转控制节点NQB2。在一些实施例中，如图1中所示，第十一晶体管T11可以包括经由第二应力消除晶体管T14耦接到第一反转控制节点NQB1或耦接到第四电容器C4的第一电极的栅极、接收第二时钟信号CLK2的第一端子以及耦接到第二反转控制节点NQB2的第二端子。

第四电容器C4可以对第一反转控制节点NQB1的电压或第十一晶体管T11的栅极的电压进行升压。第十一晶体管T11的栅极的电压可以通过第四电容器C4进行升压，并且因此第十一晶体管T11可以将具有高电平(例如，高门电压VGH的电压电平)的第二时钟信号CLK2容易地传送到第二反转控制节点NQB2。在一些实施例中，如图1中所示，第四电容器C4可以包括耦接到第十一晶体管T11的栅极并经由第二应力消除晶体管T14耦接到第一反转控制节点NQB1或耦接到第二应力消除晶体管T14的第二端子的第一电极以及耦接到第二反转控制节点NQB2的第二电极。

第十二晶体管T12可以响应于第二时钟信号CLK2将第二反转控制节点NQB2耦接到第三反转控制节点NQB3。在一些实施例中，如图1中所示，第十二晶体管T12可以包括接收第二时钟信号CLK2的栅极、耦接到第二反转控制节点NQB2的第一端子以及耦接到第三反转控制节点NQB3的第二端子。

第一晶体管T1可以响应于第一控制节点NQ1的电压将第三低门电压VGL3传送到第三反转控制节点NQB3。在一些实施例中，如图1中所示，第一晶体管T1可以包括耦接到第一控制节点NQ1的栅极、耦接到第三反转控制节点NQB3的第一端子以及接收第三低门电压VGL3的第二端子。尽管图1示出了第一晶体管T1的栅极耦接到第一控制节点NQ1的示例，但是在其它实施例中，第一晶体管T1的栅极可以耦接到第二控制节点NQ2。

发射信号输出块130可以响应于第二控制节点NQ2的电压输出高门电压VGH作为发射信号EM，并且可以响应于第三反转控制节点NQB3的电压输出第一低门电压VGL1作为发射信号EM。在一些实施例中，发射信号输出块130可以包括第二晶体管T2、第四晶体管T4和第一电容器C1。

第二晶体管T2可以响应于第三反转控制节点NQB3的电压将第一低门电压VGL1传送到发射信号输出节点NEMO。发射信号输出节点NEMO可以是在其处输出发射信号EM的节点。在一些实施例中，如图1中所示，第二晶体管T2可以包括耦接到第三反转控制节点NQB3的栅极、耦接到发射信号输出节点NEMO的第一端子以及接收第一低门电压VGL1的第二端子。

第四晶体管T4可以响应于第二控制节点NQ2的电压将高门电压VGH传送到发射信号输出节点NEMO。在一些实施例中，如图1中所示，第四晶体管T4可以包括耦接到第二控制节点NQ2的栅极、接收高门电压VGH的第一端子以及耦接到发射信号输出节点NEMO的第二端子。

第一电容器C1可以使第三反转控制节点NQB3的电压稳定。在一些实施例中，如图1中所示，第一电容器C1可以包括耦接到第三反转控制节点NQB3的第一电极以及接收第一低门电压VGL1的第二电极。

进位信号输出块140可以响应于第二控制节点NQ2的电压输出高门电压VGH作为进位信号CR，并且可以响应于第三反转控制节点NQB3的电压输出不同于第一低门电压VGL1的第二低门电压VGL2作为进位信号CR。在一些实施例中，第二低门电压VGL2可以低于第一低门电压VGL1。因此，用作发射信号EM的低电压的第一低门电压VGL1可以高于用作进位信号CR的低电压的第二低门电压VGL2。在这种情况下，可以减少从发射信号输出节点NEMO经过第二晶体管T2流到第一低门电压VGL1的线的漏电流，并且可以减少发射信号EM的波形失真。在一些实施例中，进位信号输出块140可以包括第三晶体管T3、第五晶体管T5和第二电容器C2。

第三晶体管T3可以响应于第三反转控制节点NQB3的电压将第二低门电压VGL2传送到进位信号输出节点NCRO。进位信号输出节点NCRO可以是在其处输出进位信号CR的节点。在一些实施例中，如图1中所示，第三晶体管T3可以包括耦接到第三反转控制节点NQB3的栅极、耦接到进位信号输出节点NCRO的第一端子以及接收第二低门电压VGL2的第二端子。

第五晶体管T5可以响应于第二控制节点NQ2的电压将高门电压VGH传送到进位信号输出节点NCRO。在一些实施例中，如图1中所示，第五晶体管T5可以包括耦接到第二控制节点NQ2的栅极、接收高门电压VGH的第一端子以及耦接到进位信号输出节点NCRO的第二端子。

第二电容器C2可以减少进位信号CR的波形失真。在一些实施例中，如图1中所示，第二电容器C2可以包括接收高门电压VGH的第一电极以及耦接到进位信号输出节点NCRO的第二电极。

在一些实施例中，在每个级100中，第二电容器C2的电容可以大于其它电容器(例如，第一电容器C1、第三电容器C3和第四电容器C4)的电容。例如，第一电容器C1的电容可以是大约0.1pF，第三电容器C3的电容可以是大约0.17pF，第四电容器C4的电容可以是大约0.1pF，并且第二电容器C2的电容可以是大约0.4pF。在这种情况下，可以通过具有大电容的第二电容器C2进一步减少进位信号CR的波形失真。

升压块150可以对第二控制节点NQ2的电压进行升压。第四晶体管T4和第五晶体管T5可以基于第二控制节点NQ2的升压电压容易地传送高门电压VGH。在一些实施例中，升压块150可以包括第七晶体管T7、第三电容器C3和第八晶体管T8。

第七晶体管T7可以响应于第二控制节点NQ2的电压将第二时钟信号CLK2传送到第三电容器C3的第二电极。在一些实施例中，如图1中所示，第七晶体管T7可以包括耦接到第二控制节点NQ2的栅极、接收第二时钟信号CLK2的第一端子以及耦接到第三电容器C3的第二电极的第二端子。

第三电容器C3可以对第二控制节点NQ2的电压进行升压。第二控制节点NQ2的电压或者第四晶体管T4和第五晶体管T5的栅极的电压可以通过第三电容器C3进行升压，并且因此第四晶体管T4和第五晶体管T5可以容易地分别将高门电压VGH传送到发射信号输出节点NEMO和进位信号输出节点NCRO。在一些实施例中，如图1中所示，第三电容器C3可以包括耦接到第二控制节点NQ2的第一电极以及耦接到第七晶体管T7的第二端子的第二电极。

第八晶体管T8可以响应于第一反转控制节点NQB1的电压将第一低门电压VGL1传送到第三电容器C3的第二电极。在一些实施例中，如图1中所示，第八晶体管T8可以包括耦接到第一反转控制节点NQB1的栅极、耦接到第三电容器C3的第二电极的第一端子以及接收第一低门电压VGL1的第二端子。

第一应力消除晶体管T13可以防止或减少第二控制节点NQ2的升压电压被传送到第一晶体管T1、第六晶体管T6、第九晶体管T9和复位晶体管T15，并且因此可以消除或减轻对第一晶体管T1、第六晶体管T6、第九晶体管T9和复位晶体管T15的应力。在一些实施例中，如图1中所示，第一应力消除晶体管T13可以包括接收高门电压VGH的栅极、耦接到第一控制节点NQ1的第一端子以及耦接到第二控制节点NQ2的第二端子。

复位晶体管T15可以响应于全局复位信号SGR使第一控制节点NQ1复位到第一低门电压VGL1。在一些实施例中，当包括发射驱动器的显示装置通电时，全局复位信号SGR可以基本上同时施加到多个级，并且多个级的复位晶体管T15可以响应于全局复位信号SGR基本上同时使多个级的第一控制节点NQ1复位到第一低门电压VGL1。此外，多个级的第一控制节点NQ1处的第一低门电压VGL1可以通过多个级的第一应力消除晶体管T13传送到多个级的第二控制节点NQ2，并且因此多个级的第二控制节点NQ2也可以被复位到第一低门电压VGL1。在一些实施例中，如图1中所示，复位晶体管T15可以包括接收全局复位信号SGR的栅极、耦接到第一控制节点NQ1的第一端子以及接收第一低门电压VGL1的第二端子。

在一些实施例中，如图1中所示，包括在每个级100中的全部晶体管T1至T15可以是N型金属氧化物半导体(NMOS)晶体管或氧化物晶体管。因此，包括具有NMOS晶体管或氧化物晶体管的级100的发射驱动器可以适合于用NMOS晶体管或氧化物晶体管实现的像素以及包括该像素的显示面板。

在根据实施例的发射驱动器的级100中，施加到第三反转控制节点NQB3的第三低门电压VGL3可以不同于用作发射信号EM的低电压的第一低门电压VGL1和用作进位信号CR的低电压的第二低门电压VGL2。在一些实施例中，第三低门电压VGL3可以低于第一低门电压VGL1和第二低门电压VGL2。在这种情况下，当第二晶体管T2和第三晶体管T3截止时，第三反转控制节点NQB3的低电压或者第二晶体管T2的栅极的电压和第三晶体管T3的栅极的电压可以低于第二晶体管T2的第二端子(例如，源极)的电压和第三晶体管T3的第二端子(例如，源极)的电压，并且因此第二晶体管T2和第三晶体管T3可以具有负栅极-源极电压(Vgs)。因此，由于第二晶体管T2和第三晶体管T3具有负栅极-源极电压(Vgs)，因此可以防止或减少流过第二晶体管T2和第三晶体管T3的漏电流。由于从进位信号输出节点NCRO经过第三晶体管T3流到第二低门电压VGL2的线的漏电流减少，因此可以减少进位信号CR的波形失真。此外，还可以防止或减少从第三反转控制节点NQB3流过第十二晶体管T12和第十一晶体管T11的漏电流。在一些实施例中，第三低门电压VGL3可以比第一低门电压VGL1低第二晶体管T2和第三晶体管T3中的任何一个的阈值电压或更多。在一些实施例中，第三低门电压VGL3可以比第一低门电压VGL1低第二晶体管T2的阈值电压或更多。在一些实施例中，第三低门电压VGL3可以比第二低门电压VGL2低第三晶体管T3的阈值电压或更多。在一些实施例中，第三低门电压VGL3可以比第一低门电压VGL1和第二低门电压VGL2中的具有较低的门电压的一者低第二晶体管T2和第三晶体管T3中的具有较大阈值电压的一者的阈值电压或更多。在这种情况下，可以进一步减少流过第二晶体管T2的漏电流。

在第一低门电压VGL1或第二低门电压VGL2用作第三反转控制节点NQB3的低电压的情况下，第二晶体管T2或第三晶体管T3可以具有正栅极-源极电压或零栅极-源极电压。在这种情况下，在第二晶体管T2和第三晶体管T3截止时，可能出现流过第二晶体管T2和/或第三晶体管T3的漏电流，并且发射信号EM和/或进位信号CR的波形可能失真。然而，在根据实施例的发射驱动器的级100中，低于第一低门电压VGL1和第二低门电压VGL2的第三低门电压VGL3可以用作第三反转控制节点NQB3的低电压。因此，可以防止或减少每个级100内的漏电流，并且可以改善发射驱动器的操作可靠性。

在下文中，将参照图1至图6描述级100的操作的示例。

图2是用于描述图1的级的操作的示例的时序图，图3是用于描述图1的级在第一时间点处的操作的示例的电路图，图4是用于描述图1的级在第二时间点处的操作的示例的电路图，图5是用于描述图1的级在第三时间点处的操作的示例的电路图，并且图6是用于描述图1的级在第四时间点处的操作的示例的电路图。

参照图1和图2，每个级100可以接收输入信号SIN、第一时钟信号CLK1和第二时钟信号CLK2。输入信号SIN可以是包括在发射驱动器中的多个级中的第一级中的发射起始信号，并且可以是从多个级中的其余级中的前一级输出的进位信号CR。第一时钟信号CLK1和第二时钟信号CLK2可以具有不同的相位(例如，相反的相位)。在一些实施例中，如图2中所示，相对于第一时钟信号CLK1和第二时钟信号CLK2中的每一者，导通时段(例如，高时段)可以短于截止时段(例如，低时段)。在其它实施例中，导通时段可以长于或等于截止时段。

在第一时间点TP1处，如图2和图3中所示，可以施加具有低电平L的输入信号SIN，并且第一时钟信号CLK1可以改变为高电平H。第六晶体管T6和第十晶体管T10可以响应于第一时钟信号CLK1而导通。第六晶体管T6可以将具有低电平L的输入信号SIN传送到第一控制节点NQ1，并且第一控制节点NQ1的电压可以变为低电平L。第一应力消除晶体管T13和第二应力消除晶体管T14可以响应于高门电压VGH而导通。第一应力消除晶体管T13可以将具有低电平L的第一控制节点NQ1的电压传送到第二控制节点NQ2，并且第二控制节点NQ2的电压可以变为低电平L。第十晶体管T10可以将高门电压VGH传送到第一反转控制节点NQB1，并且第一反转控制节点NQB1的电压可以变为高电平H。第八晶体管T8和第十一晶体管T11可以响应于具有高电平H的第一反转控制节点NQB1的电压而导通。第二反转控制节点NQB2和第三反转控制节点NQB3的电压可以具有低电平L。

在第二时间点TP2处，如图2和图4中所示，第一控制节点NQ1和第二控制节点NQ2的电压可以保持为低电平L，并且第二时钟信号CLK2可以改变为高电平H。此外，第一反转控制节点NQB1的电压可以保持为高电平H，并且第十一晶体管T11的导通状态可以保持。如果在第十一晶体管T11导通时第二时钟信号CLK2改变为高电平H，则第二反转控制节点NQB2的电压可以变为高电平H，并且第四电容器C4的第一电极的电压或者第十一晶体管T11的栅极的电压可以变为升压高电平BH。因此，第十一晶体管T11的栅极的电压可以通过第四电容器C4进行升压，并且因此第十一晶体管T11可以容易地将具有高电平H的第二时钟信号CLK2传送到第二反转控制节点NQB2。尽管第四电容器C4的第一电极的电压具有升压高电平BH，但是第二应力消除晶体管T14可以防止或减少第四电容器C4的第一电极的升压电压被传送到第一反转控制节点NQB1。因此，可以消除或减轻对耦接到第一反转控制节点NQB1的第八晶体管T8、第九晶体管T9和第十晶体管T10的应力。第十二晶体管T12可以响应于第二时钟信号CLK2而导通。第十二晶体管T12可以将具有高电平H的第二反转控制节点NQB2的电压传送到第三反转控制节点NQB3，并且因此第三反转控制节点NQB3的电压可以变为高电平H。第二晶体管T2和第三晶体管T3可以响应于具有高电平H的第三反转控制节点NQB3的电压而导通。第二晶体管T2可以将第一低门电压VGL1传送到发射信号输出节点NEMO，并且第一低门电压VGL1可以作为具有低电平L的发射信号EM输出到发射信号输出节点NEMO。第三晶体管T3可以将第二低门电压VGL2传送到进位信号输出节点NCRO，并且第二低门电压VGL2可以作为具有低电平L的进位信号CR输出到进位信号输出节点NCRO。

在从第二时间点TP2到第三时间点TP3的时段期间，第一控制节点NQ1和第二控制节点NQ2的电压可以保持为低电平L，并且第一反转控制节点NQB1的电压可以保持为高电平H。第十一晶体管T11可以将第二时钟信号CLK2传送到第二反转控制节点NQB2，并且第二反转控制节点NQB2的电压可以与第二时钟信号CLK2基本上相同。当第二时钟信号CLK2具有低电平L时，第十二晶体管T12可以截止。因此，即使当第二反转控制节点NQB2的电压具有低电平L时，第三反转控制节点NQB3的电压也可以保持为高电平H。第二晶体管T2和第三晶体管T3的导通状态可以保持，并且发射信号EM和进位信号CR可以分别保持为第一低门电压VGL1和第二低门电压VGL2。

在第三时间点TP3处，如图2和图5中所示，可以施加具有高电平H的输入信号SIN，并且第一时钟信号CLK1可以改变为高电平H。第六晶体管T6和第十晶体管T10可以响应于第一时钟信号CLK1而导通。第六晶体管T6可以将具有高电平H的输入信号SIN传送到第一控制节点NQ1，并且第一控制节点NQ1的电压可以变为高电平H。第九晶体管T9可以响应于具有高电平H的第一控制节点NQ1的电压而导通。第一应力消除晶体管T13和第二应力消除晶体管T14可以响应于高门电压VGH而导通。第一应力消除晶体管T13可以将具有高电平H的第一控制节点NQ1的电压传送到第二控制节点NQ2，并且第二控制节点NQ2的电压可以变为高电平H。第四晶体管T4、第五晶体管T5和第七晶体管T7可以响应于第二控制节点NQ2的电压而导通。第四晶体管T4可以将高门电压VGH传送到发射信号输出节点NEMO，并且第五晶体管T5可以将高门电压VGH传送到进位信号输出节点NCRO。然而，如果第四晶体管T4和第五晶体管T5的栅极-源极电压(Vgs)变得低于第四晶体管T4和第五晶体管T5的阈值电压，则第四晶体管T4和第五晶体管T5可以截止。因此，发射信号输出节点NEMO和进位信号输出节点NCRO可能无法到达高门电压VGH，并且可能低于高门电压VGH。因此，低于高门电压VGH的电压可以在发射信号输出节点NEMO处作为具有中间高电平H'的发射信号EM输出，并且低于高门电压VGH的电压可以在进位信号输出节点NCRO处作为具有中间高电平H'的进位信号CR输出。

此外，在第三时间点TP3处，第一反转控制节点NQB1的电压可以保持为高电平H，并且第八晶体管T8和第十一晶体管T11可以响应于具有高电平H的第一反转控制节点NQB1的电压而导通。第一晶体管T1可以响应于具有高电平H的第一控制节点NQ1的电压而导通。第一晶体管T1可以将第三低门电压VGL3传送到第三反转控制节点NQB3，并且第三反转控制节点NQB3的电压可以变为作为低电平L的第三低门电压VGL3。在一些实施例中，第三低门电压VGL3可以低于第一低门电压VGL1和第二低门电压VGL2。在这种情况下，第二晶体管T2和第三晶体管T3的栅极-源极电压(Vgs)可以是负电压。第八晶体管T8可以将第一低门电压VGL1传送到第三电容器C3的第二电极，并且第三电容器C3的第二电极的电压可以变为低电平L。因此，第三电容器C3的第一电极可以具有具备高电平H的电压，并且第三电容器C3的第二电极可以具有具备低电平L的电压。

在第四时间点TP4处，如图2和图6中所示，第七晶体管T7的导通状态可以保持，并且可以将第二时钟信号CLK2改变为高电平H。如果在第七晶体管T7导通时第二时钟信号CLK2改变为高电平H，则第三电容器C3的第二电极的电压可以变为高电平H，并且第三电容器C3的第一电极的电压或者第二控制节点NQ2的电压可以变为升压高电平BH。即，第二控制节点NQ2的电压可以通过第三电容器C3进行升压，并且因此第四晶体管T4和第五晶体管T5可以容易地分别将高门电压VGH传送到发射信号输出节点NEMO和进位信号输出节点NCRO。因此，高门电压VGH可以在发射信号输出节点NEMO处作为具有高电平H的发射信号EM输出，并且高门电压VGH可以在进位信号输出节点NCRO处作为具有高电平H的进位信号CR输出。尽管第二控制节点NQ2的电压具有升压高电平BH，但是第一应力消除晶体管T13可以防止或减少第二控制节点NQ2的升压电压被传送到第一控制节点NQ1。因此，可以消除或减轻对耦接到第一控制节点NQ1的第一晶体管T1、第六晶体管T6、第九晶体管T9和复位晶体管T15的应力。第九晶体管T9和第十二晶体管T12以及第二应力消除晶体管T14可以导通，并且第一反转控制节点NQB1和第二反转控制节点NQB2的电压可以具有低电平L。此外，第一晶体管T1可以响应于具有高电平H的第一控制节点NQ1的电压而导通，并且可以将第三低门电压VGL3传送到第三反转控制节点NQB3。因此，第三反转控制节点NQB3的电压可以是低于第一低门电压VGL1和第二低门电压VGL2的第三低门电压VGL3，并且第二晶体管T2和第三晶体管T3可以具有负栅极-源极电压(Vgs)。因此，可以防止或减少从进位信号输出节点NCRO经过第三晶体管T3流到第二低门电压VGL2的线的第一漏电流IL1，可以防止或减少从发射信号输出节点NEMO经过第二晶体管T2流到第一低门电压VGL1的线的第二漏电流IL2，并且可以防止或减少发射信号EM和进位信号CR的波形失真。

在第五时间点TP5处，第三反转控制节点NQB3的电压可以改变为高电平H，并且发射信号EM和进位信号CR可以分别改变为作为低电平L的第一低门电压VGL1和第二低门电压VGL2。

在第六时间点TP6处，第二控制节点NQ2的电压可以改变为高电平H，并且发射信号EM和进位信号CR可以改变为作为中间高电平H'的高于第一低门电压VGL1和第二低门电压VGL2的电压。

在第七时间点TP7处，第二控制节点NQ2的电压可以被升压，并且发射信号EM和进位信号CR可以变为作为高电平H的高门电压VGH。

尽管图2示出了输入信号SIN可以在一个帧时段内从高电平顺序地改变为低电平、改变为高电平、改变为低电平以及改变为高电平并且发射信号EM和进位信号CR可以基于输入信号SIN而在一个帧时段内从高电平顺序地改变为低电平、改变为中间高电平H'、改变为高电平、改变为低电平、改变为中间高电平H'及改变为高电平的示例，但是输入信号SIN的波形、发射信号EM的波形和进位信号CR的波形不限于图2的示例。例如，输入信号SIN可以在一个帧时段内从高电平顺序地改变为低电平以及改变为高电平，并且发射信号EM和进位信号CR可以基于输入信号SIN而在一个帧时段内从高电平顺序地改变为低电平以及改变为高电平。

图7是示出根据实施例的包括发射驱动器的显示装置的框图，图8是示出包括在图7的显示装置中的像素的示例的电路图，图9是用于描述图8的像素的操作的示例的时序图，图10是示出根据实施例的发射驱动器的框图，并且图11是用于描述图10的发射驱动器的操作的示例的时序图。

参照图7，根据实施例的显示装置200可以包括包含多个像素PX的显示面板210、将数据信号DS提供到多个像素PX的数据驱动器230、将扫描信号SS提供到多个像素PX的扫描驱动器250、将发射信号EM提供到多个像素PX的发射驱动器270以及控制数据驱动器230、扫描驱动器250和发射驱动器270的控制器290。

显示面板210可以包括数据线、扫描线、发射线和耦接到数据线、扫描线、发射线的多个像素PX。在一些实施例中，每个像素PX可以包括至少一个电容器、至少两个晶体管、以及有机发光二极管(OLED)，并且显示面板210可以是OLED显示面板。此外，在一些实施例中，每个像素PX的晶体管可以是氧化物晶体管或NMOS晶体管。

例如，如图8中所示，每个像素PX可以包括第一晶体管PXT1、第二晶体管PXT2、第三晶体管PXT3、第四晶体管PXT4、第五晶体管PXT5、存储电容器CST、保持电容器CHOLD、有机发光二极管EL和二极管电容器COLED。第三晶体管PXT3可以响应于栅极复位信号GR将参考电压VREF传送到第一晶体管PXT1的栅极和存储电容器CST的第一电极，并且第四晶体管PXT4可以响应于栅极初始化信号GI将初始化电压VINT传送到存储电容器CST的第二电极、有机发光二极管EL的阳极、保持电容器CHOLD的第二电极以及二极管电容器COLED的第一电极。第二晶体管PXT2可以响应于栅极写入信号GW将数据信号DS传送到存储电容器CST的第一电极，并且存储电容器CST可以与保持电容器CHOLD和二极管电容器COLED一起存储数据信号DS。第一晶体管PXT1可以基于存储在存储电容器CST中的数据信号DS产生驱动电流。第五晶体管PXT5可以响应于发射信号EM形成从第一电源电压ELVDD的线到第二电源电压ELVSS的线的驱动电流的路径。有机发光二极管EL可以基于驱动电流发射光。保持电容器CHOLD可以包括耦接到第一电源电压ELVDD的线的第一电极以及耦接到第一晶体管PXT1的底栅极的第二电极。二极管电容器COLED可以包括耦接到第一晶体管PXT1的底栅极和保持电容器CHOLD的第二电极的第一电极以及耦接到第二电源电压ELVSS的线的第二电极。在一些实施例中，二极管电容器COLED可以是有机发光二极管EL的寄生电容器。在一些实施例中，第一晶体管PXT1、第二晶体管PXT2、第三晶体管PXT3、第四晶体管PXT4和第五晶体管PXT5可以是氧化物晶体管或NMOS晶体管。此外，在一些实施例中，如图8中所示，第一晶体管PXT1、第二晶体管PXT2、第三晶体管PXT3、第四晶体管PXT4和第五晶体管PXT5可以具有包括顶栅极和底栅极的双栅极结构。第一晶体管PXT1的底栅极可以耦接到保持电容器CHOLD的第二电极。

图9示出了施加到图8的像素PX的发射信号EM、栅极复位信号GR、栅极初始化信号GI、栅极写入信号GW和数据信号DS的示例。如图9中所示，每个帧时段FP可以包括第一时段P1、第二时段P2、第三时段P3和第四时段P4。

参照图8和图9，在第一时段P1中，发射信号EM可以具有低电平，并且栅极复位信号GR和栅极初始化信号GI可以具有高电平。参考电压VREF可以施加到存储电容器CST的第一电极和第一晶体管PXT1的栅极，并且初始化电压VINT可以施加到存储电容器CST的第二电极、保持电容器CHOLD的第二电极和二极管电容器COLED的第一电极。因此，可以使存储电容器CST、保持电容器CHOLD、二极管电容器COLED以及第一晶体管PXT1的栅极和源极初始化。

在第二时段P2中，发射信号EM和栅极复位信号GR可以具有高电平，并且栅极初始化信号GI可以具有低电平。第五晶体管PXT5和第一晶体管PXT1可以导通，并且第一晶体管PXT1的源极或存储电容器CST的第二电极可以具有对应于从参考电压VREF中减去第一晶体管PXT1的阈值电压的电压。因此，可以补偿第一晶体管PXT1的阈值电压。

在第三时段P3中，发射信号EM、栅极复位信号GR和栅极初始化信号GI可以具有低电平，栅极写入信号GW可以具有高电平，并且可以施加数据电压VDAT作为数据信号DS。数据电压VDAT可以施加到存储电容器CST的第一电极，并且存储电容器CST可以与保持电容器CHOLD和二极管电容器COLED一起存储数据电压VDAT。

在第四时段P4中，栅极复位信号GR、栅极初始化信号GI和栅极写入信号GW可以具有低电平，并且发射信号EM可以具有高电平。第一晶体管PXT1可以基于存储在存储电容器CST中的数据电压VDAT产生驱动电流，第五晶体管PXT5可以响应于发射信号EM而导通，并且有机发光二极管EL可以基于驱动电流发射光。

尽管图9示出了发射信号EM、栅极复位信号GR、栅极初始化信号GI和栅极写入信号GW的示例，但是根据实施例的显示装置200(参见图7)的栅极复位信号GR、栅极初始化信号GI和栅极写入信号GW不限于图9的示例。

再次参照图7，数据驱动器230可以基于从控制器290接收的输出图像数据ODAT和数据控制信号DCTRL产生数据信号DS，并且可以通过数据线将数据信号DS提供到多个像素PX。在一些实施例中，数据控制信号DCTRL可以包括但不限于输出数据使能信号、水平起始信号和加载信号。在一些实施例中，数据驱动器230和控制器290可以被嵌入到单个集成电路中，并且该单个集成电路可以被称为时序控制器嵌入式数据驱动器(TED)。在其它实施例中，数据驱动器230和控制器290可以被体现为单独的集成电路。

扫描驱动器250可以基于从控制器290接收的扫描控制信号SCTRL产生扫描信号SS，并且可以通过扫描线将扫描信号SS提供到多个像素PX。在一些实施例中，扫描控制信号SCTRL可以包括但不限于扫描起始信号和扫描时钟信号。在一些实施例中，扫描信号SS可以包括图8和图9中所示的栅极复位信号GR、栅极初始化信号GI和栅极写入信号GW。在一些实施例中，扫描驱动器250可以集成或形成在显示面板210的外围部分中。在其它实施例中，扫描驱动器250可以被实现为一个或多个集成电路。

发射驱动器270可以基于从控制器290接收的发射控制信号EMCTRL产生发射信号EM，并且可以通过发射线将发射信号EM提供到多个像素PX。在一些实施例中，发射控制信号EMCTRL可以包括但不限于发射起始信号FLM、第一时钟信号CLK1和第二时钟信号CLK2。在一些实施例中，发射驱动器270可以集成或形成在显示面板210的外围部分中。在其它实施例中，发射驱动器270可以被实现为一个或多个集成电路。

如图10中所示，发射驱动器270可以包括接收第一时钟信号CLK1和第二时钟信号CLK2并且分别输出多个发射信号EM1、EM2、EM3、EM4、……和多个进位信号CR1、CR2、CR3、CR4、……的多个级STAGE1、STAGE2、STAGE3、STAGE4、……。第一级STAGE1可以接收发射起始信号FLM作为输入信号，并且后面的级STAGE2、STAGE3、STAGE4、……可以接收它们的前一级的进位信号CR1、CR2、CR3、……。

多个级STAGE1、STAGE2、STAGE3、STAGE4、……中的每一个可以具有与图1中所示的级100的配置基本上相同的配置。例如，多个级STAGE1、STAGE2、STAGE3、STAGE4、……中的每一个可以包括：输入块，将输入信号传送到控制节点；控制块，控制反转控制节点并且响应于控制节点的电压将第三低门电压施加到反转控制节点；发射信号输出块，响应于控制节点的电压输出高门电压作为多个发射信号EM1、EM2、EM3、EM4、……中的相应的发射信号并且响应于反转控制节点的电压输出第一低门电压作为相应的发射信号；以及进位信号输出块，响应于控制节点的电压输出高门电压作为多个进位信号CR1、CR2、CR3、CR4、……中的相应的进位信号并且响应于反转控制节点的电压输出不同于第一低门电压的第二低门电压作为相应的进位信号。第三低门电压可以不同于第一低门电压和第二低门电压。在一些实施例中，第三低门电压可以低于第一低门电压和第二低门电压。在这种情况下，可以防止或减少多个级STAGE1、STAGE2、STAGE3、STAGE4、……中的每一个中的漏电流，并且可以改善发射驱动器270的操作可靠性。

此外，如图11中所示，图10中所示的多个级STAGE1、STAGE2、STAGE3、STAGE4、……可以在一个帧时段FP内分别顺序地输出多个发射信号EM1、EM2、EM3、EM4、……和多个进位信号CR1、CR2、CR3、CR4、……。例如，第一级STAGE1可以响应于发射起始信号FLM输出第一发射信号EM1和第一进位信号CR1，第二级STAGE2可以响应于第一进位信号CR1输出第二发射信号EM2和第二进位信号CR2，第三级STAGE3可以响应于第二进位信号CR2输出第三发射信号EM3和第三进位信号CR3，并且第四级STAGE4可以响应于第三进位信号CR3输出第四发射信号EM4和第四进位信号CR4。

再次参照图7，控制器(例如，时序控制器(TCON))290可以从外部主机(例如，应用处理器(AP)、图形处理单元(GPU)或图形卡)接收输入图像数据IDAT和控制信号CTRL。在一些实施例中，控制信号CTRL可以包括但不限于垂直同步信号、水平同步信号、输入数据使能信号、主时钟信号等。控制器290可以基于输入图像数据IDAT和控制信号CTRL产生输出图像数据ODAT、数据控制信号DCTRL、扫描控制信号SCTRL和发射控制信号EMCTRL。控制器290可以通过将输出图像数据ODAT和数据控制信号DCTRL提供到数据驱动器230来控制数据驱动器230的操作，可以通过将扫描控制信号SCTRL提供到扫描驱动器250来控制扫描驱动器250的操作，并且可以通过将发射控制信号EMCTRL提供到发射驱动器270来控制发射驱动器270的操作。

如上所述，在根据实施例的显示装置200中，施加到发射驱动器270的每个级的反转控制节点的第三低门电压可以不同于用作发射信号EM的低电压的第一低门电压和用作进位信号CR的低电压的第二低门电压。因此，可以防止或减少发射驱动器270的每个级中的漏电流，并且可以改善发射驱动器270的操作可靠性。

图12示出了根据实施例的包括显示装置的电子装置。

参照图12，电子装置1100可以包括处理器1110、存储器装置1120、存储装置1130、输入/输出(I/O)装置1140、电源1150和显示装置1160。电子装置1100还可以包括用于与视频卡、声卡、存储卡、通用串行总线(USB)装置、其它电子装置等进行通信的多个端口。

处理器1110可以执行各种计算功能或任务。处理器1110可以是应用处理器(AP)、微处理器、中央处理单元(CPU)等。处理器1110可以经由地址总线、控制总线、数据总线等耦接到其它组件。此外，在一些实施例中，处理器1110还可以耦接到诸如外围组件互连(PCI)总线的扩展总线。

存储器装置1120可以存储用于电子装置1100的操作的数据。例如，存储器装置1120可以包括至少一个非易失性存储器装置(诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等)和/或至少一个易失性存储器装置(诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动动态随机存取存储器(移动DRAM)装置等)。

存储装置1130可以是固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。I/O装置1140可以是诸如键盘、小键盘、鼠标、触摸屏等的输入装置以及诸如打印机、扬声器等的输出装置。电源1150可以为电子装置1100的操作提供电力。显示装置1160可以通过总线或其它通信链路耦接到其它组件。

在显示装置1160中，施加到发射驱动器的每个级的反转控制节点的第三低门电压可以不同于用作发射信号的低电压的第一低门电压和用作进位信号的低电压的第二低门电压。因此，在根据实施例的显示装置1160中，可以防止或减少发射驱动器的每个级中的漏电流，并且可以改善发射驱动器的操作可靠性。

本发明构思可以应用于任意显示装置1160以及包括显示装置1160的任意电子装置1100。例如，本发明构思可以应用于移动电话、智能电话、可穿戴电子装置、平板计算机、电视机(TV)、数字TV、3D TV、个人计算机(PC)、家用电器、笔记本计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、音乐播放器、便携式游戏机、导航装置等。

前述内容是对实施例的说明，并且不应被解释为对实施例的限制。尽管已经描述了一些实施例，但是本领域技术人员将容易地理解的是，在实质上不脱离本发明构思的新颖性教导和优点的情况下，可以在实施例中进行许多修改。因此，所有这些修改旨在被包括在如权利要求中所限定的本发明构思的范围内。因此，将理解的是，前述内容是对各种实施例的说明，并且不应被解释为局限于所公开的特定实施例，并且对所公开的实施例的修改以及其它实施例旨在被包括在所附权利要求的范围内。

Claims (20)

1.一种发射驱动器，其中，所述发射驱动器包括多个级，所述多个级中的每一个包括：

输入块，将输入信号传送到控制节点；

控制块，控制反转控制节点并且响应于所述控制节点的电压将第三低门电压施加到所述反转控制节点；

发射信号输出块，响应于所述控制节点的所述电压输出高门电压作为发射信号，并且响应于所述反转控制节点的电压输出第一低门电压作为所述发射信号；以及

进位信号输出块，响应于所述控制节点的所述电压输出所述高门电压作为进位信号，并且响应于所述反转控制节点的所述电压输出不同于所述第一低门电压的第二低门电压作为所述进位信号，

其中，所述第三低门电压不同于所述第一低门电压和所述第二低门电压。

2.根据权利要求1所述的发射驱动器，其中，所述第二低门电压低于所述第一低门电压。

3.根据权利要求1所述的发射驱动器，其中，包括在所述多个级中的每一个中的全部晶体管是N型金属氧化物半导体晶体管。

4.根据权利要求1所述的发射驱动器，其中，所述控制块包括：

第一晶体管，包括耦接到所述控制节点的栅极、耦接到所述反转控制节点的第一端子以及接收所述第三低门电压的第二端子。

5.根据权利要求4所述的发射驱动器，其中，所述控制节点包括：

第一控制节点，设置在第一应力消除晶体管和所述输入块之间；以及

第二控制节点，设置在所述第一应力消除晶体管和所述发射信号输出块之间，并且

其中，所述第一晶体管的所述栅极耦接到所述第一控制节点。

6.根据权利要求5所述的发射驱动器，其中，所述第一应力消除晶体管包括接收所述高门电压的栅极、耦接到所述第一控制节点的第一端子以及耦接到所述第二控制节点的第二端子。

7.根据权利要求4所述的发射驱动器，其中，所述发射信号输出块包括：

第二晶体管，包括耦接到所述反转控制节点的栅极、耦接到发射信号输出节点的第一端子以及接收所述第一低门电压的第二端子，所述发射信号通过所述发射信号输出节点输出，并且

其中，所述进位信号输出块包括：

第三晶体管，包括耦接到所述反转控制节点的栅极、耦接到进位信号输出节点的第一端子以及接收所述第二低门电压的第二端子，所述进位信号通过所述进位信号输出节点输出。

8.根据权利要求7所述的发射驱动器，其中，所述第三低门电压比所述第一低门电压低所述第二晶体管的阈值电压或更多，并且所述第三低门电压低于所述第二低门电压。

9.根据权利要求8所述的发射驱动器，其中，所述发射信号输出块还包括：

第四晶体管，包括耦接到所述控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述发射信号输出节点的第二端子；以及

第一电容器，包括耦接到所述反转控制节点的第一电极和接收所述第一低门电压的第二电极，并且

其中，所述进位信号输出块还包括：

第五晶体管，包括耦接到所述控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述进位信号输出节点的第二端子；以及

第二电容器，包括接收所述高门电压的第一电极和耦接到所述进位信号输出节点的第二电极。

10.根据权利要求9所述的发射驱动器，其中，所述第二电容器的电容大于所述第一电容器的电容。

11.根据权利要求1所述的发射驱动器，其中，所述输入块包括：

第六晶体管，包括接收第一时钟信号的栅极、接收所述输入信号的第一端子以及耦接到所述控制节点的第二端子。

12.根据权利要求1所述的发射驱动器，其中，所述多个级中的每一个还包括：

升压块，对所述控制节点的所述电压进行升压。

13.根据权利要求12所述的发射驱动器，其中，所述升压块包括：

第七晶体管，包括耦接到所述控制节点的栅极、接收第二时钟信号的第一端子、以及第二端子；

第三电容器，包括耦接到所述控制节点的第一电极和耦接到所述第七晶体管的所述第二端子的第二电极；以及

第八晶体管，包括耦接到所述反转控制节点的栅极、耦接到所述第三电容器的所述第二电极的第一端子以及接收所述第一低门电压的第二端子。

14.根据权利要求12所述的发射驱动器，其中，所述反转控制节点包括：第一反转控制节点，设置在所述升压块和第四电容器之间；第二反转控制节点，设置在所述第四电容器和第十二晶体管之间；以及第三反转控制节点，设置在所述第十二晶体管和所述发射信号输出块之间，并且

其中，所述控制块包括：

第九晶体管，包括耦接到所述控制节点的栅极、接收第一时钟信号的第一端子以及耦接到所述第一反转控制节点的第二端子；

第十晶体管，包括接收所述第一时钟信号的栅极、接收所述高门电压的第一端子以及耦接到所述第一反转控制节点的第二端子；

第十一晶体管，包括耦接到所述第一反转控制节点的栅极、接收第二时钟信号的第一端子以及耦接到所述第二反转控制节点的第二端子；

所述第四电容器，包括耦接到所述第一反转控制节点的第一电极和耦接到所述第二反转控制节点的第二电极；

所述第十二晶体管，包括接收所述第二时钟信号的栅极、耦接到所述第二反转控制节点的第一端子以及耦接到所述第三反转控制节点的第二端子；以及

第一晶体管，包括耦接到所述控制节点的栅极、耦接到所述第三反转控制节点的第一端子以及接收所述第三低门电压的第二端子。

15.根据权利要求14所述的发射驱动器，其中，所述控制块还包括：

第二应力消除晶体管，连接在所述升压块和所述第四电容器之间，并且包括接收所述高门电压的栅极。

16.根据权利要求1所述的发射驱动器，其中，所述多个级中的每一个还包括：

复位晶体管，响应于全局复位信号使所述控制节点复位。

17.根据权利要求16所述的发射驱动器，其中，所述复位晶体管包括接收所述全局复位信号的栅极、耦接到所述控制节点的第一端子以及接收所述第一低门电压的第二端子。

18.一种发射驱动器，其中，所述发射驱动器包括多个级，所述多个级中的每一个包括：

第一晶体管，包括耦接到第一控制节点的栅极、耦接到第三反转控制节点的第一端子以及接收第三低门电压的第二端子；

第一应力消除晶体管，包括接收高门电压的栅极、耦接到所述第一控制节点的第一端子以及耦接到第二控制节点的第二端子；

第二晶体管，包括耦接到所述第三反转控制节点的栅极、耦接到发射信号输出节点的第一端子以及接收第一低门电压的第二端子，发射信号通过所述发射信号输出节点输出；

第三晶体管，包括耦接到所述第三反转控制节点的栅极、耦接到进位信号输出节点的第一端子以及接收第二低门电压的第二端子，进位信号通过所述进位信号输出节点输出；

第四晶体管，包括耦接到所述第二控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述发射信号输出节点的第二端子；

第一电容器，包括耦接到所述第三反转控制节点的第一电极和接收所述第一低门电压的第二电极；

第五晶体管，包括耦接到所述第二控制节点的栅极、接收所述高门电压的第一端子以及耦接到所述进位信号输出节点的第二端子；

第二电容器，包括接收所述高门电压的第一电极和耦接到所述进位信号输出节点的第二电极；

第六晶体管，包括接收第一时钟信号的栅极、接收输入信号的第一端子以及耦接到所述第一控制节点的第二端子；

第七晶体管，包括耦接到所述第二控制节点的栅极、接收第二时钟信号的第一端子、以及第二端子；

第三电容器，包括耦接到所述第二控制节点的第一电极和耦接到所述第七晶体管的所述第二端子的第二电极；

第八晶体管，包括耦接到第一反转控制节点的栅极、耦接到所述第三电容器的所述第二电极的第一端子以及接收所述第一低门电压的第二端子；

第九晶体管，包括耦接到所述第一控制节点的栅极、接收所述第一时钟信号的第一端子以及耦接到所述第一反转控制节点的第二端子；

第十晶体管，包括接收所述第一时钟信号的栅极、接收所述高门电压的第一端子以及耦接到所述第一反转控制节点的第二端子；

第十一晶体管，包括耦接到所述第一反转控制节点的栅极、接收所述第二时钟信号的第一端子以及耦接到第二反转控制节点的第二端子；

第四电容器，包括耦接到所述第一反转控制节点的第一电极和耦接到所述第二反转控制节点的第二电极；

第十二晶体管，包括接收所述第二时钟信号的栅极、耦接到所述第二反转控制节点的第一端子以及耦接到所述第三反转控制节点的第二端子；

第二应力消除晶体管，包括接收所述高门电压的栅极、耦接到所述第一反转控制节点的第一端子以及耦接到所述第四电容器的所述第一电极的第二端子；以及

复位晶体管，包括接收全局复位信号的栅极、耦接到所述第一控制节点的第一端子以及接收所述第一低门电压的第二端子。

19.根据权利要求18所述的发射驱动器，其中，所述第三低门电压比所述第一低门电压低所述第二晶体管的阈值电压或更多，并且所述第三低门电压低于所述第二低门电压。

20.一种显示装置，其中，所述显示装置包括：

显示面板，包括多个像素；

数据驱动器，将数据信号提供到所述多个像素；

扫描驱动器，将扫描信号提供到所述多个像素；

发射驱动器，包括将发射信号提供到所述多个像素的多个级；以及

控制器，控制所述数据驱动器、所述扫描驱动器以及所述发射驱动器，

其中，所述多个级中的每一个包括：

输入块，将输入信号传送到控制节点；

控制块，控制反转控制节点并且响应于所述控制节点的电压将第三低门电压施加到所述反转控制节点；

发射信号输出块，响应于所述控制节点的所述电压输出高门电压作为发射信号，并且响应于所述反转控制节点的电压输出第一低门电压作为所述发射信号；以及

进位信号输出块，响应于所述控制节点的所述电压输出所述高门电压作为进位信号，并且响应于所述反转控制节点的所述电压输出不同于所述第一低门电压的第二低门电压作为所述进位信号，并且

其中，所述第三低门电压不同于所述第一低门电压和所述第二低门电压。

Images