CN112420814B - 一种高压功率快恢复二极管结构 - Google Patents

Abstract

本发明公开一种高压功率快恢复二极管结构，包括横向设置的：有源区、终端区和横向电阻区，所述横向电阻区设于所述有源区和所述终端区之间，所述有源区、横向电阻区和终端区在阴极侧均设有N⁺掺杂缓冲层；其中，所述有源区内的N⁺掺杂缓冲层内设有第一背面浮置P⁺层；所述终端区内的N⁺掺杂缓冲层内设有第二背面浮置P⁺层；所述横向电阻区内的N⁺掺杂缓冲层内设有第一N⁺掺杂层。本发明的高压功率快恢复二极管结构通过在有源区和终端区的阴极侧设置背面浮置P⁺层，并在有源区和终端区间设置横向电阻区，减少正向导通时主结边缘载流子的积累量，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力，有效避免了高压二极管被烧毁的情况。

Description

一种高压功率快恢复二极管结构

技术领域

本发明涉及二极管技术领域，尤其涉及一种高压功率快恢复二极管结构。

背景技术

高压功率快恢复二极管具有反向恢复时间短，开关速度快，工作电流大等优点，通常用作开关器件的续流二极管，过流关断能力是衡量高压功率快恢复二极管坚固性的重要指标。当发生过流关断时，高压二极管的损坏主要有两个原因，一是由于阴极侧强电场引起的阴极丝固定或缓慢移动，二是反向恢复最后阶段贯通阳极到阴极的孤立丝强度较大。

一种比较有效的解决办法就是在阴极侧引入分布的背面浮置P+层。背面浮置P+层在反向恢复时注入的空穴可以补偿由动态雪崩在阳极侧产生并输运到阴极侧的电子，从而抑制阴极侧的强电场，避免发生正反馈效应。已有研究提出了背部注入空穴可控(Controlled Injection of Backside Holes,CIBH)二极管结构。在Josef Lutz的著作《功率半导体器件-原理、特性和可靠性》(Josef Lutz《Semiconductor Power DevicesPhysics,Characteristics,Reliability》Springer International Publishing AG2018)第608-612页和第18届国际功率半导体器件与集成电路研讨会论文集第9-12页的论文《一种新型的背部注入空穴可控二极管结构(CIBH)》(M.Chen,J.Lutz,et al“A NovelDiode Structure with Controlled Injection of Backside Holes(CIBH)”,proc.ISPSD2006,pp.9-12,Naples.)中有详细的机理介绍和分析。但是上述背部注入空穴可控技术的研究仅限于有源区内，且对于有源区内阴极侧背面浮置P+层的排列方式、图形、所占面积比例没有给出详细研究结果。

因此，现有技术具有缺陷，需要进行改进及完善。

发明内容

为解决以上存在的技术问题，本发明提供一种新的解决方案，其通过在有源区和终端区的阴极侧设置背面浮置P⁺层，并在有源区和终端区间设置横向电阻区，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力。

本发明的技术方案如下：本发明提供了一种高压功率快恢复二极管结构，包括横向设置的：有源区、终端区和横向电阻区，所述横向电阻区设于所述有源区和所述终端区之间，所述有源区、横向电阻区和终端区在阴极侧均设有N⁺掺杂缓冲层；其中，

所述有源区内的N⁺掺杂缓冲层内设有第一背面浮置P⁺层；

所述终端区内的N⁺掺杂缓冲层内设有第二背面浮置P⁺层；

所述横向电阻区内的N⁺掺杂缓冲层内设有第一N⁺掺杂层。

进一步地，所述第二背面浮置P⁺层为连续的背面浮置P⁺层，所述第一背面浮置P⁺层为不连续的背面浮置P⁺层，所述第一背面浮置P⁺层包括多个背面浮置P⁺单元。

进一步地，所述多个背面浮置P⁺单元从有源区向边缘渐疏分布或在有源区内均匀分布。

进一步地，所述多个背面浮置P⁺单元为岛状、条状、网状或环状。

进一步地，所述第一背面浮置P⁺层和所述第二背面浮置P⁺层的掺杂浓度均为5×10¹⁵cm^-3-5×10¹⁸cm^-3。

进一步地，所述第一背面浮置P⁺层的面积为有源区面积的20％-50％。

进一步地，所述横向电阻区的宽度与所述横向电阻区内的N⁺掺杂缓冲层的宽度相同，均为50μm-300μm。

进一步地，所述第一背面浮置P⁺层和第二背面浮置P⁺层的宽度均为50μm-150μm，扩散深度均为2μm-10μm，到阴极侧表面的距离均为1μm-10μm。

进一步地，所述有源区、所述横向电阻区和所述终端区共用一N^―漂移区。

进一步地，所述有源区由上至下依次排布：阳极电极、P⁺掺杂层、P⁺掺杂缓冲层、N^-漂移区、N⁺掺杂缓冲层、设于N⁺掺杂缓冲层内的第一背面浮置P⁺层、第二N⁺掺杂层和阴极电极；

所述横向电阻区由上至下依次排布：P⁺掺杂缓冲层、N^-漂移区、N⁺掺杂缓冲层、设于N⁺掺杂缓冲层内的第一N⁺掺杂层、第二N⁺掺杂层和阴极电极；

所述终端区由上至下依次排布：N^-漂移区、设于N^―漂移区上部的P⁺场限环、设于N^―漂移区上部的N⁺截止环、N⁺掺杂缓冲层、设于N⁺掺杂缓冲层内的第二背面浮置P⁺层、第二N⁺掺杂层和阴极电极。

采用上述方案，本发明提供一种高压功率快恢复二极管结构，其在有源区和终端区内分别设置不连续的第一背面浮置P⁺层和连续的第二背面浮置P⁺层，且两区间设有横向电阻区，减少正向导通时主结边缘载流子的积累量，抑制了反向恢复时主结边缘的电流密度，避免高压二极管烧毁。本发明的高压功率快恢复二极管结构在相同耐压等级不增加芯片厚度的情况下，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力。

附图说明

图1为本发明的高压功率快恢复二极管结构实施例1的示意图。

图2为本发明的高压功率快恢复二极管结构实施例2的示意图。

图3为本发明的高压功率快恢复二极管结构实施例3的示意图。

图4为本发明实施例1的第一背面浮置P⁺层为岛状的示意图。

图5为本发明实施例1的第一背面浮置P⁺层为条状的示意图。

图6为本发明实施例1的第一背面浮置P⁺层为网状的示意图。

图7为本发明实施例1的第一背面浮置P⁺层为环状的示意图。

具体实施方式

以下结合附图和具体实施例，对本发明进行详细说明。

实施例1

如图1所示，为本实施例的一种高压功率二极管结构示意图，可以看出，其包括横向设置的：有源区10、终端区20和横向电阻区30，所述横向电阻区30设于所述有源区10和所述终端区20之间，所述有源区10、横向电阻区30和终端区20在阴极侧均设有N⁺掺杂缓冲层40，且N⁺掺杂缓冲层40在三个区内连续分布。其中，所述有源区10内的N⁺掺杂缓冲层内设有第一背面浮置P⁺层11；所述终端区20内的N⁺掺杂缓冲层内设有第二背面浮置P⁺层21；所述横向电阻区30内的N⁺掺杂缓冲层内设有第一N⁺掺杂层31。具体的，所述第一背面浮置P⁺层11的宽度为50um～150μm，扩散深度为2um～10μm，到阴极侧表面的距离为1um～10μm。所述第一背面浮置P⁺层11总面积占有源区面积比例为20％～50％，所述第一背面浮置P⁺层11的掺杂浓度为5×10¹⁵cm^-3-5×10¹⁸cm^-3。如图1所示，所述有源区10由上至下为依次排布的：阳极电极12、P⁺掺杂层13、P⁺掺杂缓冲层14、N^-漂移区15、N⁺掺杂缓冲层40、设于N⁺掺杂缓冲层40内的第一背面浮置P⁺层11、第二N⁺掺杂层16和阴极电极17。所述第一背面浮置P⁺层11为不连续的背面浮置P⁺层，所述第一背面浮置P⁺层11包括多个背面浮置P⁺单元110，所述多个背面浮置P⁺单元110在有源区10内均匀分布。如图4-7所示，为本实施例中多个背面浮置P⁺单元110的形状示意图，其可以设置为岛状、条状、网状或环状。

进一步的，所述横向电阻区30由上至下依次排布：P⁺掺杂缓冲层14、N^-漂移区15、N⁺掺杂缓冲层40、设于N⁺掺杂缓冲层40内的第一N⁺掺杂层31、第二N⁺掺杂层16和阴极电极17。所述横向电阻区30和所述横向电阻区内的N⁺掺杂缓冲层40的宽度相同，均为50μm-300μmN⁺掺杂缓冲层。该宽度的横向电阻区30设置，减少正向导通时其下方载流子的积累量，有效降低反向恢复时主结边缘的电流密度，有效避免了高压二极管烧毁。

另外，所述终端区20由上至下依次排布：N^-漂移区15、设于N^―漂移区15上部的P⁺场限环23、设于N^―漂移区15上部的N⁺截止环24、N⁺掺杂缓冲层40、设于N⁺掺杂缓冲层40内的第二背面浮置P⁺层21、第二N⁺掺杂层16和阴极电极17。可以看出，终端区20内的N^―漂移区15上部设置有P⁺场限环23和N⁺截止环24，终端区20下方的N⁺掺杂缓冲层内为连续的第二背部浮置P⁺层21，所述第二背部浮置P⁺层21的宽度为50μm-150μm，扩散深度为2μm-10μm，距离阴极侧表面为1μm-10μm，掺杂浓度为5×10¹⁵cm^-3-5×10¹⁸cm^-3。

实验结果表明，所述横向电阻区30与所述终端区20的第二背面浮置P⁺层21相结合的设置，有效降低了主结边缘载流子的积累量，抑制了反向恢复初期主结边缘的电流密度，避免器件早期的烧毁。随着反向恢复的进行，当芯片内部积累的过剩载流子被清除完后，所有反向恢复电流由有源区10内的第一背面浮置P⁺层11和终端区20内的第二背面浮置P⁺层21的大量电流丝承担。由于横向电阻区30处的电场较强，其阴极侧的第一N⁺掺杂层31的设置抑制了强电流丝的产生，避免芯片在反向恢复后期主结边缘发生烧毁。在相同耐压等级不增加芯片厚度的情况下，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力。小电流条件下芯片的反向恢复软度明显改善，snap-off跳断现象被明显抑制。

另外，优选的，该高压功率快恢复二极管的厚度可以为100μm-650μm，耐压范围可以为1200V-6500V，制作衬底的材料可以是Si、SiC等半导体材料。

实施例2

如图2所示，本实施例与实施例1不同之处在于，所述有源区10’内的第一背面浮置P⁺层的多个背面浮置P⁺单元110’从有源区10’内部向边缘渐疏分布，其余参数，包括其宽度、扩散深度、到阴极侧表面的距离及掺杂浓度均与实施例1相同。多个背面浮置P⁺单元110’从有源区10’内向边缘渐疏分布，降低了主结边缘的电流密度，较实施例1可更有效地避免芯片在反向恢复后期主结边缘发生烧毁。

实施例3

如图3所示，本实施例与实施例2不同之处在于，所述有源区10”内的第一背面浮置P⁺层的多个背面浮置P⁺单元110”从有源区10”内部向边缘渐密分布，其余参数，包括其宽度、扩散深度、到阴极侧表面的距离及掺杂浓度均与实施例2相同。通过实验得出，多个背面浮置P⁺单元110”从有源区10”内向边缘渐密分布时，可通过加宽横向电阻区达到与实施例2相同的技术效果。

本发明的高压功率快恢复二极管结构，通过在有源区和终端区内分别设置不连续的第一背面浮置P⁺层和连续的第二背面浮置P⁺层，且两区间设有横向电阻区，减少正向导通时主结边缘载流子的积累量，抑制了反向恢复时主结边缘的电流密度，有效避免了高压二极管被烧毁的情况。本发明的高压功率快恢复二极管结构在相同耐压等级不增加芯片厚度的情况下，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力。

以上仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种高压功率快恢复二极管结构，其特征在于，包括横向设置的：有源区、终端区和横向电阻区，所述横向电阻区设于所述有源区和所述终端区之间，所述有源区、横向电阻区和终端区在阴极侧均设有N⁺掺杂缓冲层；其中，

所述有源区内的N⁺掺杂缓冲层内设有第一背面浮置P⁺层；

所述终端区内的N⁺掺杂缓冲层内设有第二背面浮置P⁺层；

所述横向电阻区内的N⁺掺杂缓冲层内设有第一N⁺掺杂层；

所述第二背面浮置P⁺层为连续的背面浮置P⁺层，所述第一背面浮置P⁺层为不连续的背面浮置P⁺层，所述第一背面浮置P⁺层包括多个背面浮置P⁺单元；

并且，随着反向恢复的进行，当芯片内部积累的过剩载流子被清除完后，所有反向恢复电流由有源区内的第一背面浮置P⁺层和终端区内的第二背面浮置P⁺层的大量电流丝承担；并且，横向电阻区的阴极侧的第一N⁺掺杂层抑制了强电流丝的产生。

2.根据权利要求1所述的高压功率快恢复二极管结构，其特征在于，所述多个背面浮置P⁺单元从有源区向边缘渐疏分布或在有源区内均匀分布或从有源区向边缘渐密分布。

3.根据权利要求2所述的高压功率快恢复二极管结构，其特征在于，所述多个背面浮置P⁺单元为岛状、条状、网状或环状。

4.根据权利要求1-3任一项所述的高压功率快恢复二极管结构，其特征在于，所述第一背面浮置P⁺层和所述第二背面浮置P⁺层的掺杂浓度均为5×10¹⁵cm^-3-5×10¹⁸cm^-3。

5.根据权利要求4所述的高压功率快恢复二极管结构，其特征在于，所述第一背面浮置P⁺层的面积为有源区面积的20％～50％。

6.根据权利要求1所述的高压功率快恢复二极管结构，其特征在于，所述横向电阻区的宽度与所述横向电阻区内的N⁺掺杂缓冲层的宽度相同，均为50μm-300μm。

7.根据权利要求1所述的高压功率快恢复二极管结构，其特征在于，所述第一背面浮置P⁺层和第二背面浮置P⁺层的宽度均为50μm-150μm，扩散深度均为2μm-10μm，到阴极侧表面的距离均为1μm-10μm。

8.根据权利要求1所述的高压功率快恢复二极管结构，其特征在于，所述有源区、所述横向电阻区和所述终端区共用一N^―漂移区。

9.根据权利要求1所述的高压功率快恢复二极管结构，其特征在于，

所述有源区由上至下依次排布：阳极电极、P⁺掺杂层、P⁺掺杂缓冲层、N^―漂移区、N⁺掺杂缓冲层、设于N⁺掺杂缓冲层内的第一背面浮置P⁺层、第二N⁺掺杂层和阴极电极；

所述横向电阻区由上至下依次排布：P⁺掺杂缓冲层、N^-漂移区、N⁺掺杂缓冲层、设于N⁺掺杂缓冲层内的第一N⁺掺杂层、第二N⁺掺杂层和阴极电极；

所述终端区由上至下依次排布：N^-漂移区、设于N^―漂移区上部的P⁺场限环、设于N^―漂移区上部的N⁺截止环、N⁺掺杂缓冲层、设于N⁺掺杂缓冲层内的第二背面浮置P⁺层、第二N⁺掺杂层和阴极电极。

Images