CN113964204A - 一种二极管 - Google Patents

一种二极管 Download PDF

Info

Publication number
CN113964204A
CN113964204A CN202111039542.6A CN202111039542A CN113964204A CN 113964204 A CN113964204 A CN 113964204A CN 202111039542 A CN202111039542 A CN 202111039542A CN 113964204 A CN113964204 A CN 113964204A
Authority
CN
China
Prior art keywords
doped layer
layer
diode
doped
type buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111039542.6A
Other languages
English (en)
Inventor
王立昊
吴郁
刘钺杨
金锐
孙国繁
高晋文
王克胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co
Beijing University of Technology
Global Energy Interconnection Research Institute
Original Assignee
MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co
Beijing University of Technology
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co, Beijing University of Technology, Global Energy Interconnection Research Institute filed Critical MAINTENANCE BRANCH OF STATE GRID SHANXI ELECTRIC POWER Co
Priority to CN202111039542.6A priority Critical patent/CN113964204A/zh
Publication of CN113964204A publication Critical patent/CN113964204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种二极管，包括N型衬底、阳极结构和阴极结构，阳极结构位于N型衬底的正面，阴极结构位于N型衬底的背面。阴极结构包括至少一个第一P+掺杂层以及位于每个第一P+掺杂层内部的第一N+掺杂层，通过第一N+掺杂层可以大大减小二极管的通态压降，而且能够减少静态击穿电压降低的幅度，提高二极管的可靠性。本发明在N型缓冲层内部的横向电阻区设置了第三N+掺杂层，有效抑制了二极管导通时有源区边缘载流子的积累量，即抑制了关断初期二极管内侧边缘的电流集中，分散了关断末期的电流丝，显著提高了二极管过流关断的坚固性，提高了二极管抑制高动态雪崩的能力，有效避免了反向恢复末期第一P+掺杂层与有源区边缘直接形成贯通电流丝而烧毁。

Description

一种二极管
技术领域
本发明涉及半导体技术领域，具体涉及一种二极管。
背景技术
二极管具有正向导通电阻小、反向阻断电压高和恢复时间短等优点，广泛应用于高速动车、新能源汽车和智能电网等领域。由于二极管自身结构的非对称性，以及二极管可能会工作在苛刻的电应力条件下，因此，二极管在关断过程中极易因为动态雪崩现象而烧毁。
为了使二极管具有高动态雪崩抑制能力，通常需要在二极管的阴极侧注入空穴可控(Controlled Injection of Backside Holes，CIBH)结构，于是，二极管在反向恢复时向N-漂移区注入空穴以补偿动态雪崩产生的电子，抑制阴极侧的强电场，使得二极管具有抑制高动态雪崩能力。
虽然CIBH结构避免了损失N+层的阴极面积，二极管的通态压降没有明显的增加，然而，CIBH结构降低了二极管的静态击穿电压(用于表征二极管的抗压能力)，导致二极管的可靠性较低。
发明内容
为了克服上述现有技术中可靠性低的不足，本发明提供一种二极管，包括N型衬底(1)、阳极结构(3)和阴极结构(2)，阳极结构(3)位于N型衬底(1)的正面，阴极结构(2)位于N型衬底(1)的背面；
阴极结构(2)包括至少一个第一P+掺杂层(21)以及位于每个第一P+掺杂层(21)内部的第一N+掺杂层(22)。
阴极结构(2)还包括至少一个第二N+掺杂层(24)；
至少一个第一P+掺杂层(21)与至少一个第二N+掺杂层(24)间隔布置。
阴极结构(2)还包括N型缓冲层(23)和阴极电极(25)；
N型缓冲层(23)位于N型衬底(1)的背面与阴极电极(25)之间，且N型缓冲层(23)与阴极电极(25)之间形成肖特基接触；
至少一个第一P+掺杂层(21)和至少一个第二N+掺杂层(24)间隔布置于N型缓冲层(23)内部的有源区内，且至少一个第一P+掺杂层(21)和第二N+掺杂层(24)与阴极电极(25)之间形成欧姆接触。
所有第一P+掺杂层(21)的总面积占有源区面积的20％-50％。
第一N+掺杂层(22)位于第一P+掺杂层(21)内部，且与阴极电极(25)之间形成欧姆接触。
第一P+掺杂层(21)的宽度小于第二N+掺杂层(24)的宽度。
第一P+掺杂层(21)的宽度均为50μm-150μm。
第一N+掺杂层(22)宽度为5μm-50μm，扩散深度为1μm-5μm，掺杂浓度为1×1019cm-3-1×1021cm-3。
阴极结构(2)还包括第二P+掺杂层(26)；
第二P+掺杂层(26)位于N型缓冲层(23)的内部，且第二P+掺杂层(26)与阴极电极(25)之间形成欧姆接触；
第二P+掺杂层(26)为连续结构，完全覆盖于阴极结构(2)的终端区。
第一P+掺杂层(21)和第二P+掺杂层(26)的扩散深度相同。
第一P+掺杂层(21)和第二P+掺杂层(26)的扩散深度均为2μm-20μm。
第一P+掺杂层(21)的掺杂浓度为1×1018cm-3-1×1020cm-3。
第二P+掺杂层(26)的掺杂浓度为1×1018cm-3-1×1020cm-3。
阴极结构(2)还包括第三N+掺杂层(27)，第三N+掺杂层(27)位于N型缓冲层(23)内部的横向电阻区。
正面结构(3)包括P型缓冲层(31)、第三P+掺杂层(32)和至少一个P+场限环(33)；
P型缓冲层(31)和至少一个P+场限环(33)均位于N型衬底(1)正面的内部，P型缓冲层(31)覆盖有源区和横向电阻区，至少一个P+场限环均位于阳极结构(3)的终端区；
第三P+掺杂层(32)位于P型缓冲层(31)内部的有源区内。
正面结构(3)还包括阳极电极(34)，阳极电极(34)与P型缓冲层(31)之间以及阳极电极(34)与第三P+掺杂层(32)之间均形成欧姆接触。
本发明提供的技术方案具有以下有益效果：
本发明提供的二极管包括N型衬底、阳极结构和阴极结构，阳极结构位于N型衬底的正面，阴极结构位于N型衬底的背面。阴极结构包括至少一个第一P+掺杂层以及位于每个第一P+掺杂层内部的第一N+掺杂层，通过第一N+掺杂层可以大大减小二极管的通态压降，而且能够减少静态击穿电压降低的幅度，提高二极管的可靠性。
本发明在N型缓冲层内部的在终端区设置第二P+掺杂层，有效抑制了二极管导通时有源区边缘载流子的积累量，并在横向电阻区设置第三N+掺杂层，抑制了关断初期二极管内侧边缘的电流集中，分散了关断末期的电流丝，显著提高了二极管过流关断的坚固性，提高了二极管抑制高动态雪崩的能力，有效避免了反向恢复末期第一P+掺杂层与有源区边缘直接形成贯通电流丝而烧毁。
附图说明
图1是本发明实施例中二极管的一种剖面结构图；
图2是本发明实施例中二极管的一种立体结构图；
图3是本发明实施例中二极管的另一种剖面结构图；
图4是本发明实施例中二极管的一种立体结构图；
其中，1-N型衬底，2-阴极结构，3-阳极结构，21-第一P+掺杂层，22-第一N+掺杂层，23-N型缓冲层，24-第二N+掺杂层，25-阴极电极，26-第二P+掺杂层，27-第三N+掺杂层，31-P型缓冲层，32-第三P+掺杂层，33-P+场限环，34-阳极电极。
具体实施方式
下面结合附图对本发明作进一步详细说明。
本发明实施例提供了一种二极管，包括N型衬底1、阳极结构3和阴极结构2，阳极结构3位于N型衬底1的正面，阴极结构2位于N型衬底的背面。
如图1和图2所示，阴极结构2包括至少一个第一P+掺杂层21以及位于每个第一P+掺杂层21内部中间位置的第一N+掺杂层22。
阴极结构2还包括至少一个第二N+掺杂层24；至少一个第一P+掺杂层21与至少一个第二N+掺杂层24间隔布置。
阴极结构2还包括N型缓冲层23和阴极电极25；
N型缓冲层23位于N型衬底1背面与阴极电极25之间，且N型缓冲层23与阴极电极25之间形成肖特基接触；
至少一个第一P+掺杂层21和至少一个第二N+掺杂层24间隔布置于N型缓冲层23的内部的有源区内，且至少一个第一P+掺杂层21和第二N+掺杂层24与阴极电极25之间形成欧姆接触。
第一N+掺杂层22位于第一P+掺杂层21内部，且与阴极电极25之间形成欧姆接触。
所有第一P+掺杂层21的总面积占有源区面积的20％-50％。
第一P+掺杂层21的宽度可以小于第二N+掺杂层24的宽度。
第一P+掺杂层21的宽度均为50μm-150μm。
第一N+掺杂层22的宽度为5μm-50μm，第一N+掺杂层22的扩散深度为1μm-5μm，第一N+掺杂层22的掺杂浓度为1×1019cm-3-1×1021cm-3。
如图3所示，阴极结构2还包括第二P+掺杂层26；第二P+掺杂层26位于N型缓冲层23的内部，第二P+掺杂层26与阴极电极25之间形成欧姆接触。
第二P+掺杂层26为连续结构，完全覆盖于阴极结构2的终端区。
第一P+掺杂层21和第二P+掺杂层26的扩散深度相同。例如，第一P+掺杂层21和第二P+掺杂层26的扩散深度均为2μm-20μm。
进一步地，第一P+掺杂层21和第二P+掺杂层26的掺杂浓度均可以为1×1018cm-3-1×1020cm-3。
如图1至图4，阴极结构2还包括第三N+掺杂层27，第三N+掺杂层27位于N型缓冲层23内部的横向电阻区。
继续参考图1至图4，正面结构3包括P型缓冲层31、第三P+掺杂层32、至少一个P+场限环33；
P型缓冲层31和至少一个P+场限环33均位于N型衬底1正面的内部，P型缓冲层31覆盖有源区和横向电阻区，至少一个P+场限环33均位于阳极结构3的终端区；
第三P+掺杂层32位于P型缓冲层31的内部的有源区内。
如图1至图4，正面结构还包括阳极电极34，阳极电极34与P型缓冲层31之间以及阳极电极34与第三P+掺杂层32之间均形成欧姆接触。
本申请实施例采用横向电阻区的第三N+掺杂层27和终端区的第二P+掺杂层26相结合的设置，有效降低了二极管正向导通时主结边缘载流子的积累量，抑制了反向恢复阶段初期主结边缘的电流丝密度，避免二极管烧毁在主结边缘。
随着反向恢复的进行，有源区内部积累的大量的过剩载流子开始被清除，有源区内P+(即第三P+掺杂层32)N-(即N型衬底1)P+(即第一P+掺杂层21)N+(即第一N+掺杂层22)结构和P+(即第三P+掺杂层32)N-(即N型衬底1)P+(即第一P+掺杂层21)结构起作用，向N型衬底1(也可以叫做N-漂移区)注入空穴，抑制了阴极侧的强电场。当二极管内部积累的过剩载流子被清除完后，有源区内的第一P+掺杂层21形成的大量电流丝开始承担反向恢复电流。
由于第一P+掺杂层21内的第一N+掺杂层22的设置，使得上述P+N-P+N+结构较P+N-P+结构提前结束注入空穴，有效的降低了大量第一P+掺杂层21的电流密度，避免了反向恢复后期二极管烧毁在有源区内部，显著提高了二极管的过流关断能力。由于横向电阻区位于有源区边缘，电场强度较强，其第二N+掺杂层27的设置，避免了反向恢复后期形成贯通电流丝，造成有源区边缘烧毁。该结构在相同耐压等级的情况下，不需要增加二极管的厚度，有效抑制了阴极侧的强电场，抑制了反向恢复电流的震荡，显著提高了二极管抑制动态雪崩的能力。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，所属领域的普通技术人员参照上述实施例依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的保护范围之内。

Claims (15)

1.一种二极管，其特征在于，包括N型衬底(1)、阳极结构(3)和阴极结构(2)，所述阳极结构(3)位于所述N型衬底(1)的正面，所述阴极结构(2)位于所述N型衬底(1)的背面；
所述阴极结构(2)包括至少一个第一P+掺杂层(21)以及位于每个第一P+掺杂层(21)内部的第一N+掺杂层(22)。
2.根据权利要求1所述的二极管，其特征在于，所述阴极结构(2)还包括至少一个第二N+掺杂层(24)；
所述至少一个第一P+掺杂层(21)与所述至少一个第二N+掺杂层(24)间隔布置。
3.根据权利要求2所述的二极管，其特征在于，所述阴极结构(2)还包括N型缓冲层(23)和阴极电极(25)；
所述N型缓冲层(23)位于所述N型衬底(1)的背面与所述阴极电极(25)之间，且所述N型缓冲层(23)与所述阴极电极(25)之间形成肖特基接触；
所述至少一个第一P+掺杂层(21)和所述至少一个第二N+掺杂层(24)间隔布置于所述N型缓冲层(23)内部的有源区内，且所述至少一个第一P+掺杂层(21)和第二N+掺杂层(24)与所述阴极电极(25)之间形成欧姆接触。
4.根据权利要求3所述的二极管，其特征在于，所述第一N+掺杂层(22)与所述阴极电极(25)之间形成欧姆接触。
5.根据权利要求3所述的二极管，其特征在于，所有第一P+掺杂层(21)的总面积占所述有源区面积的20％-50％。
6.根据权利要求2所述的二极管，其特征在于，所述第一P+掺杂层(21)的宽度小于所述第二N+掺杂层(24)的宽度。
7.根据权利要求1所述的二极管，其特征在于，所述第一P+掺杂层(21)的宽度为50μm-150μm。
8.根据权利要求1所述的二极管，其特征在于，所述第一N+掺杂层(22)宽度为5μm-50μm，扩散深度为1μm-5μm，掺杂浓度为1×1019cm-3-1×1021cm-3。
9.根据权利要求3所述的二极管，其特征在于，所述阴极结构(2)还包括第二P+掺杂层(26)；
所述第二P+掺杂层(26)位于所述N型缓冲层(23)的内部，且所述第二P+掺杂层(26)与所述阴极电极(25)之间形成欧姆接触；
所述第二P+掺杂层(26)为连续结构，完全覆盖于所述阴极结构(2)的终端区。
10.根据权利要求9所述的二极管，其特征在于，所述第一P+掺杂层(21)和所述第二P+掺杂层(26)的扩散深度相同。
11.根据权利要求10所述的二极管，其特征在于，所述第一P+掺杂层(21)和所述第二P+掺杂层(26)的扩散深度均为2μm-20μm。
12.根据权利要求9所述的二极管，其特征在于，所述第一P+掺杂层(21)和/或所述第二P+掺杂层(26)的掺杂浓度为1×1018cm-3-1×1020cm-3。
13.根据权利要求3所述的二极管，其特征在于，所述阴极结构(2)还包括第三N+掺杂层(27)，所述第三N+掺杂层(27)位于所述N型缓冲层(23)内部的横向电阻区。
14.根据权利要求1所述的二极管，其特征在于，所述正面结构(3)包括P型缓冲层(31)、第三P+掺杂层(32)和至少一个P+场限环(33)；
所述P型缓冲层(31)和所述至少一个P+场限环(33)均位于所述N型衬底(1)正面的内部；
所述P型缓冲层(31)覆盖有源区和横向电阻区，所述至少一个P+场限环(33)均位于所述阳极结构(3)的终端区；
所述第三P+掺杂层(32)位于所述P型缓冲层(31)内部的有源区内。
15.根据权利要求14所述的二极管，其特征在于，所述正面结构(3)还包括阳极电极(34)，所述阳极电极(34)与所述P型缓冲层(31)之间以及所述阳极电极(34)与所述第三P+掺杂层(32)之间均形成欧姆接触。
CN202111039542.6A 2021-09-06 2021-09-06 一种二极管 Pending CN113964204A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111039542.6A CN113964204A (zh) 2021-09-06 2021-09-06 一种二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111039542.6A CN113964204A (zh) 2021-09-06 2021-09-06 一种二极管

Publications (1)

Publication Number Publication Date
CN113964204A true CN113964204A (zh) 2022-01-21

Family

ID=79461102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111039542.6A Pending CN113964204A (zh) 2021-09-06 2021-09-06 一种二极管

Country Status (1)

Country Link
CN (1) CN113964204A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093113A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd ダイオード
US20160056306A1 (en) * 2013-06-12 2016-02-25 Mitsubishi Electric Corporation Semiconductor device
JP2016195271A (ja) * 2016-07-04 2016-11-17 三菱電機株式会社 半導体装置
CN106298512A (zh) * 2016-09-22 2017-01-04 全球能源互联网研究院 一种快恢复二极管及其制备方法
CN108520857A (zh) * 2018-03-30 2018-09-11 株洲中车时代电气股份有限公司 一种快恢复二极管及其制作方法
CN112420814A (zh) * 2020-11-19 2021-02-26 北京工业大学 一种高压功率快恢复二极管结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093113A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd ダイオード
US20160056306A1 (en) * 2013-06-12 2016-02-25 Mitsubishi Electric Corporation Semiconductor device
JP2016195271A (ja) * 2016-07-04 2016-11-17 三菱電機株式会社 半導体装置
CN106298512A (zh) * 2016-09-22 2017-01-04 全球能源互联网研究院 一种快恢复二极管及其制备方法
CN108520857A (zh) * 2018-03-30 2018-09-11 株洲中车时代电气股份有限公司 一种快恢复二极管及其制作方法
CN112420814A (zh) * 2020-11-19 2021-02-26 北京工业大学 一种高压功率快恢复二极管结构

Similar Documents

Publication Publication Date Title
US11742391B2 (en) Semiconductor component having a diode structure in a SiC semiconductor body
JP4843253B2 (ja) 電力用半導体装置
US7812427B2 (en) Soft switching semiconductor component with high robustness and low switching losses
JP3968912B2 (ja) ダイオード
CN108074924B (zh) 半导体装置
US20150228717A1 (en) Method for manufacturing semiconductor device and semiconductor device
US9577117B2 (en) Super-junction schottky oxide pin diode having thin P-type layers under the schottky contact
JPH06326317A (ja) パワー半導体装置
US9006858B2 (en) High-voltage trench junction barrier Schottky diode
EP0614231A2 (en) PN junction and method of manufacturing the same
CN105826399A (zh) 一种多混合结构的软快恢复二极管及其制备方法
CN102473738A (zh) 半导体装置
US20180286683A1 (en) Semiconductor device and method of manufacturing thereof
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
CN110571282A (zh) 一种肖特基二极管及其制造方法
US7838970B2 (en) Semiconductor component with high concentration doped zone embedded in emitter region
US11195922B2 (en) Silicon carbide semiconductor device
CN113964204A (zh) 一种二极管
Baburske et al. A new diode structure with inverse injection dependency of emitter efficiency (IDEE)
US8035195B2 (en) Semiconductor element
CN114784098A (zh) 一种反向电流分布均匀的逆导型igbt
CN110504324B (zh) 一种高压瞬态电压抑制二极管
CN115719763B (zh) 一种SiC逆导型IGBT器件
CN210325812U (zh) 一种快恢复二极管
CN113555416B (zh) 一种功率二极管器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220121