CN112420661B - 隔离电容及其制备方法 - Google Patents

隔离电容及其制备方法 Download PDF

Info

Publication number
CN112420661B
CN112420661B CN202011339470.2A CN202011339470A CN112420661B CN 112420661 B CN112420661 B CN 112420661B CN 202011339470 A CN202011339470 A CN 202011339470A CN 112420661 B CN112420661 B CN 112420661B
Authority
CN
China
Prior art keywords
isolation
electrode plate
substrate
dielectric layer
type contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011339470.2A
Other languages
English (en)
Other versions
CN112420661A (zh
Inventor
王永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3Peak Inc
Original Assignee
3Peak Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3Peak Inc filed Critical 3Peak Inc
Priority to CN202011339470.2A priority Critical patent/CN112420661B/zh
Publication of CN112420661A publication Critical patent/CN112420661A/zh
Application granted granted Critical
Publication of CN112420661B publication Critical patent/CN112420661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示了一种隔离电容及其制备方法，所述隔离电容包括衬底、位于电介质层上的P型接触层、位于P型接触层上的第一电极板和第二电极板、位于P型接触层和第一电极板之间的第一介质层、及位于第一电极板和第二电极板之间的第二介质层，所述P型接触层中形成有浅槽隔离区，衬底中形成有隔离介质层，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。本发明的隔离电容通过去除电极板下方区域的衬底，并用隔离介质进行填充，从根本上消除了电极板至衬底的寄生电容。

Description

隔离电容及其制备方法
技术领域
本发明属于半导体隔离芯片技术领域，具体涉及一种隔离电容及其制备方法。
背景技术
数字隔离器有着非常广泛的应用需求，因为在恶劣的电机应用环境中，应用不仅要求能够抵御高压瞬变，防止数据被干扰失真，还需要消除高压对隔离器使用寿命的影响。市面上现有三种隔离方式：光耦合隔离、磁耦合隔离、和高压电容隔离，其中高压电容隔离以低成本、低功耗、耐高温、使用寿命长、不受外部磁场影响、易于集成到传统CMOS工艺中等诸多优点而收到广发关注，越来越多的厂商和科研机构投入到高压隔离电容的研发当中。
由于高压隔离电容需要耐受几千到上万伏的高压，所以需要较厚的隔离介质层，因此单位面积电容就较小。参图1并结合图2所示，电容下极板(Bottom Plate)与电容上极板(Top Plate)之间为隔离电容CT，电容下极板(Bottom Plate)到衬底(Psub)之间为寄生电容CP，寄生电容CP是隔离电容CT的几倍，所传输的高频信号很容易被寄生电容CP旁路掉，这给电路设计带来了较大的挑战。
如何有效减少寄生电容，目前主要方法如下：
1.将下极板置于更上层金属，从而减小下极板到衬底的寄生电容，但是这会增加至少两层光照掩膜(mask)工艺，大大增加了工艺成本；
2.在下极板下面的有源区做成浅槽隔离(STI)，但是所填充的二氧化硅厚度较薄，一般只有0.3～0.4μm，相比较电容本身介质层的厚度10～20μm，其电容值仍然较大。
因此，针对上述技术问题，有必要提供一种隔离电容及其制备方法。
发明内容
本发明的目的在于提供一种隔离电容及其制备方法，以降低隔离电容产生的寄生电容。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种隔离电容，所述隔离电容包括衬底、位于电介质层上的P型接触层、位于P型接触层上的第一电极板和第二电极板、位于P型接触层和第一电极板之间的第一介质层、及位于第一电极板和第二电极板之间的第二介质层，所述P型接触层中形成有浅槽隔离区，衬底中形成有隔离介质层，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。
一实施例中，所述浅槽隔离区覆盖于全部隔离介质层及部分衬底上方。
一实施例中，所述浅槽隔离区包括贯穿P型接触层的浅槽及填充于浅槽内的隔离介质。
一实施例中，所述隔离介质层位于第一电极板和第二电极板的正下方区域。
一实施例中，所述隔离介质层的厚度与衬底厚度相等；和/或，所述隔离介质层的材料为二氧化硅；和/或，所述衬底的材料为硅。
一实施例中，所述P型接触层包括位于衬底上方的若干P型接触区，第一介质层和/或第二介质层中形成有若干与P型接触区电性连接的金属导电结构，所述金属导电结构包括若干金属导电柱和/或若干金属导电层。
本发明另一实施例提供的技术方案如下：
一种隔离电容的制备方法，所述制备方法包括：
S1、提供一衬底，在衬底上外延生长P型接触层；
S2、通过浅槽隔离工艺在P型接触层中形成浅槽隔离区；
S3、在P型接触层及浅槽隔离区上依次形成第一介质层、第一电极板、第二介质层及第二电极板，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域；
S4、刻蚀去除部分区域的衬底，形成刻槽，所述刻槽位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域；
S5、于刻槽内沉积隔离介质，形成隔离介质层，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。
一实施例中，所述步骤S4具体为：
在衬底上设置光罩，至少露出与第一电极板和第二电极板对应区域的衬底；
通过TSV工艺，刻蚀去除与第一电极板和第二电极板对应区域的衬底，形成刻槽。
一实施例中，所述步骤S5还包括：
通过CMP工艺，对衬底和隔离介质层进行平坦化。
一实施例中，所述步骤S3还包括：
在第一介质层和/或第二介质层中形成若干与P型接触区电性连接的金属导电结构。
与现有技术相比，本发明具有以下优点：
本发明的隔离电容通过去除电极板下方区域的衬底，并用隔离介质进行填充，从根本上消除了电极板至衬底的寄生电容；
隔离电容的制备方法仅需增加一步刻蚀工艺，即可消除寄生电容，极大程度上降低了高压隔离电路的设计难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中隔离电容和寄生电容的示意图；
图2为现有技术中隔离电容和寄生电容在隔离电路中的示意图；
图3为本发明一具体实施例中隔离电容的结构示意图；
图4a至4i为本发明一具体实施例中隔离电容制备方法的工艺流程图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明公开了一种隔离电容，包括衬底、位于电介质层上的P型接触层、位于P型接触层上的第一电极板和第二电极板、位于P型外延层和第一电极板之间的第一介质层、及位于第一电极板和第二电极板之间的第二介质层，P型接触层中形成有浅槽隔离区，衬底中形成有隔离介质层，浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域，隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。
本发明还公开了一种隔离电容的制备方法，包括：
S1、提供一衬底，在衬底上外延生长P型接触层；
S2、通过浅槽隔离工艺在P型接触层中形成浅槽隔离区；
S3、在P型接触层及浅槽隔离区上依次形成第一介质层、第一电极板、第二介质层及第二电极板，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域；
S4、刻蚀去除部分区域的衬底，形成刻槽，所述刻槽位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域；
S5、于刻槽内沉积隔离介质，形成隔离介质层，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。
以下结合具体实施例对本发明中的隔离电容及其制备方法作进一步说明。
参图3所示，本发明第一实施例中的隔离电容包括衬底10、位于电介质层上的P型接触层20、位于P型接触层20上的第一电极板31和第二电极板32、位于P型接触层20和第一电极板31之间的第一介质层41、及位于第一电极板31和第二电极板32之间的第二介质层42。
其中，P型接触层20为P型掺杂的硅，其厚度为
Figure BDA0002798189830000051
P型接触层20中通过浅槽隔离工艺(STI，Shallow Trench Isolation)形成有浅槽隔离区50，浅槽隔离区50的厚度与P型接触层20的厚度相等，浅槽隔离区50至少覆盖第一电极板31和第二电极板32的下方区域。浅槽隔离区包括贯穿P型接触层的浅槽及填充于浅槽内的隔离介质，隔离介质可以为二氧化硅等。
衬底10中形成有隔离介质层60，隔离介质层60位于浅槽隔离区50下方且至少覆盖第一电极板31和第二电极板32的下方区域，本发明中浅槽隔离区50覆盖于全部隔离介质层60及部分衬底10上方。优选地，本实施例中的隔离介质层60位于第一电极板31和第二电极板32的正下方区域，隔离介质层60的截面形状与第一电极板31和第二电极板32的截面形状相同，且上下对齐设置。
本实施例中衬底10的材料为硅，隔离介质层60的材料为二氧化硅，且隔离介质层60的厚度与衬底10厚度相等，厚度范围为100～1000μm，优选为650～750μm。
进一步地，P型接触层20包括位于衬底上方的若干P型接触区21，即将P型接触层20中未形成浅槽隔离区的区域定义为P型接触区21。另外，第一介质层41和第二介质层42的材料可以为二氧化硅等，第一介质层41和第二介质层42中形成有若干与P型接触区21电性连接的金属导电结构70，金属导电结构包括若干金属导电柱71和/或若干金属导电层72，以实现P型接触区21与外部电路的电性连接。
本实施例中在两个电极板的下方区域，刻蚀去除所有的硅衬底材料，然后用隔离介质二氧化硅填充。由于电极板下方区域没有硅衬底，而只是隔离介质二氧化硅，所以不存在第一电极板至衬底的寄生电容，电极板下方的寄生电容几乎完全消除。
应当理解的是，本实施例中的浅槽隔离区贯穿P型接触层、且隔离介质层贯穿衬底设置，在其他实施例中，浅槽隔离区也可以贯穿部分P型接触层、或隔离介质层贯穿部分衬底；另外，浅槽隔离区和隔离介质层的位置也可以适当调整，并不限于本发明中所限定的位置。凡是去除部分衬底填充隔离介质层的技术方案均属于本发明所保护的范围。
参图4a至4i所示，本实施例中隔离电容的制备方法具体步骤如下：
1、参图4a所示，提供一衬底10，衬底材料为硅，并在衬底10上外延生长P型接触层20。
2、参图4b所示，通过浅槽隔离工艺(STI，Shallow Trench Isolation)在P型接触层中形成浅槽隔离区50，未形成浅槽隔离区50的部分为P型接触区21。
3、参图4c所示，在P型接触层20及浅槽隔离区50上依次形成第一介质层41、第一电极板31、第二介质层42及第二电极板32，其中，浅槽隔离区至少覆盖第一电极板31和第二电极板32的下方区域，第一介质层和第二介质层均为二氧化硅。
另外，在第一介质层41和第二介质层42中同步形成若干与P型接触区21电性连接的金属导电结构70，金属导电结构70包括若干金属导电柱71和若干金属导电层72。
4、参图4d所示，将上述结构翻转，使得衬底10朝上。
5、参图4e所示，在衬底10上设置光罩601，至少露出与第一电极板31和第二电极板32对应区域的衬底。
6、参图4f所示，通过TSV工艺，刻蚀去除与第一电极板31和第二电极板32对应区域的衬底，形成刻槽61，而后去除光罩。
7、参图4g所示，于刻槽61内及衬底10上方沉积隔离介质，隔离介质选用二氧化硅，形成隔离介质层60。
8、参图4h所示，通过CMP(Chemical Mechanical Planarization，化学机械平坦化)工艺，对衬底和隔离介质层进行平坦化，以使衬底上的隔离介质全部被去除，平坦化后的衬底与隔离介质层厚度相等。
9、将上述结构翻转，即可得到图4i所示的隔离电容，而后可以进行隔离电容与其他外部芯片的封装。
由以上技术方案可以看出，本发明具有以下有益效果：
本发明的隔离电容通过去除电极板下方区域的衬底，并用隔离介质进行填充，从根本上消除了电极板至衬底的寄生电容；
隔离电容的制备方法仅需增加一步刻蚀工艺，即可消除寄生电容，极大程度上降低了高压隔离电路的设计难度。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种隔离电容，其特征在于，
所述隔离电容包括衬底、位于衬底和隔离介质层上的P型接触层、位于P型接触层上的第一电极板和第二电极板、位于P型接触层和第一电极板之间的第一介质层、及位于第一电极板和第二电极板之间的第二介质层，所述P型接触层中形成有浅槽隔离区，衬底中形成有隔离介质层，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。
2.根据权利要求1所述的隔离电容，其特征在于，
所述浅槽隔离区覆盖于全部隔离介质层及部分衬底上方。
3.根据权利要求2所述的隔离电容，其特征在于，
所述浅槽隔离区包括贯穿P型接触层的浅槽及填充于浅槽内的隔离介质。
4.根据权利要求2所述的隔离电容，其特征在于，
所述隔离介质层位于第一电极板和第二电极板的正下方区域。
5.根据权利要求1或4所述的隔离电容，其特征在于，
所述隔离介质层的厚度与衬底厚度相等；和/或，所述隔离介质层的材料为二氧化硅；和/或，所述衬底的材料为硅。
6.根据权利要求1所述的隔离电容，其特征在于，
所述P型接触层包括位于衬底上方的若干P型接触区，第一介质层和/或第二介质层中形成有若干与P型接触区电性连接的金属导电结构，所述金属导电结构包括若干金属导电柱和/或若干金属导电层。
7.一种隔离电容的制备方法，其特征在于，
所述制备方法包括：
S1、提供一衬底，在衬底上外延生长P型接触层；
S2、通过浅槽隔离工艺在P型接触层中形成浅槽隔离区；
S3、在P型接触层及浅槽隔离区上依次形成第一介质层、第一电极板、第二介质层及第二电极板，所述浅槽隔离区至少覆盖第一电极板和第二电极板的下方区域；
S4、刻蚀去除部分区域的衬底，形成刻槽，所述刻槽位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域；
S5、于刻槽内沉积隔离介质，形成隔离介质层，所述隔离介质层位于浅槽隔离区下方且至少覆盖第一电极板和第二电极板的下方区域。
8.根据权利要求7所述的隔离电容的制备方法，其特征在于，
所述步骤S4具体为：
在衬底上设置光罩，至少露出与第一电极板和第二电极板对应区域的衬底；
通过TSV工艺，刻蚀去除与第一电极板和第二电极板对应区域的衬底，形成刻槽。
9.根据权利要求7所述的隔离电容的制备方法，其特征在于，
所述步骤S5还包括：
通过CMP工艺，对衬底和隔离介质层进行平坦化。
10.根据权利要求7所述的隔离电容的制备方法，所述P型接触层包括位于衬底上方的若干P型接触区，其特征在于，
所述步骤S3还包括：
在第一介质层和/或第二介质层中形成若干与P型接触区电性连接的金属导电结构。
CN202011339470.2A 2020-11-25 2020-11-25 隔离电容及其制备方法 Active CN112420661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011339470.2A CN112420661B (zh) 2020-11-25 2020-11-25 隔离电容及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011339470.2A CN112420661B (zh) 2020-11-25 2020-11-25 隔离电容及其制备方法

Publications (2)

Publication Number Publication Date
CN112420661A CN112420661A (zh) 2021-02-26
CN112420661B true CN112420661B (zh) 2022-08-02

Family

ID=74842308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011339470.2A Active CN112420661B (zh) 2020-11-25 2020-11-25 隔离电容及其制备方法

Country Status (1)

Country Link
CN (1) CN112420661B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771036B (zh) * 2008-12-31 2011-05-11 中芯国际集成电路制造(上海)有限公司 电容器及其制作方法
CN102082112A (zh) * 2010-12-15 2011-06-01 无锡中微晶园电子有限公司 深硅隔离槽形成方法
CN110350026B (zh) * 2019-07-15 2020-12-01 中国科学院上海微系统与信息技术研究所 一种基于soi衬底的电容隔离结构及其制备方法

Also Published As

Publication number Publication date
CN112420661A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US8604586B2 (en) High breakdown voltage embedded MIM capacitor structure
JP2000196103A (ja) Ｓｏｉ素子及びその製造方法
KR20030072071A (ko) 이중격리구조를 갖는 반도체 소자 및 그 제조방법
JP2007294973A (ja) 半導体集積回路
US3990102A (en) Semiconductor integrated circuits and method of manufacturing the same
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN112038284B (zh) 射频soi结构及其制备方法
CN112420661B (zh) 隔离电容及其制备方法
CN112397478B (zh) 隔离电容及其制备方法
CN112216743A (zh) 沟槽功率半导体器件及制造方法
CN112397479B (zh) 隔离电容及其制备方法
CN115939191A (zh) Sgt半导体器件的栅间氧化层的制造方法
US8921973B2 (en) Semiconductor device
CN111490159A (zh) 隔离电容及其制备方法
US20010015429A1 (en) High integration density vertical capacitor structure and fabrication process
CN213150783U (zh) 沟槽功率半导体器件
CN117915762B (zh) 半导体器件及其形成方法
CN116504819B (zh) 一种沟槽型功率半导体芯片制备方法及芯片
CN214313217U (zh) 一种基于soi材料的超低电容tvs器件
CN213150784U (zh) 高深宽比的超结功率半导体结构
CN214505492U (zh) 一种低电容tvs器件
CN114023737B (zh) 一种基于电源管理的静电防护芯片及其制备方法
US20220415898A1 (en) Semiconductor structure, memory structure and fabrication methods thereof
JP2564712B2 (ja) 半導体メモリ装置の製造方法
JP2758509B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant