CN214313217U - 一种基于soi材料的超低电容tvs器件 - Google Patents
一种基于soi材料的超低电容tvs器件 Download PDFInfo
- Publication number
- CN214313217U CN214313217U CN202120615226.8U CN202120615226U CN214313217U CN 214313217 U CN214313217 U CN 214313217U CN 202120615226 U CN202120615226 U CN 202120615226U CN 214313217 U CN214313217 U CN 214313217U
- Authority
- CN
- China
- Prior art keywords
- region
- well
- layer
- substrate layer
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提出一种基于SOI材料的超低电容TVS器件,该TVS器件包括:衬底层,该衬底层采用SOI硅片制作;N阱/P阱/N+/P+区域,该N阱/P阱/N+/P+区域形成于衬底层上,由N阱/P阱/N+/P+区域构成TVS管;N+/P+区域,该N+/P+区域形成于衬底层上,由N+/P+区域构成开关管;表面浅槽,该表面浅槽形成于N+/P+区域,并环绕于N+与P+之间,其结深浅于N+/P+区域的结深;浅槽填充层,该浅槽填充层采用氧化层形成于表面浅槽内;表面深槽,该表面深槽形成于衬底层上,并将N阱/P阱/N+/P+区域与N+/P+区域隔离;深槽填充层,该深槽填充层采用氧化层形成于表面深槽内;电极,该电极形成于晶圆表面,并通过多层金属化引出,减小了寄生电容,提高了运行速度,具有更低的功耗。
Description
技术领域
本实用新型涉及瞬态抑制二极管,尤其涉及一种基于SOI材料的超低电容TVS器件。
背景技术
低电容TVS二极管用于保护敏感电子设备,使其免受高浪涌的侵害,成为了高速以太网通信线路、工业应用中高速接口、汽车电子产品中理想型的电路被动保护元器件。同时,由于低电容瞬态TVS二极管自身独有的低漏电流优势,在高速通信领域得到了广泛的应用,有助于提高车载电子的CAN系统、安防监控设备、智能家居、物联网传感器等产品的电源效率,并延长运作时间。但是目前绝大多数TVS二极管器件还是在传统的硅片衬底或者外延上设计的,传统的硅片和TVS器件间存在着一定大小的寄生电容,一般寄生电容发生在I/O到I/O之间或者I/O到GND。低电容TVS二极管对电容的要求尤其高,体内的寄生电容会影响到TVS管的响应时间,让TVS的性能美中不足。
实用新型内容
本实用新型的目的是提供一种基于SOI材料的超低电容TVS器件。
本实用新型为解决其技术问题所采用的技术方案是:
一种基于SOI材料的超低电容TVS器件,包括:
衬底层,该衬底层采用SOI硅片制作;
N阱/P阱/N+/P+区域,该N阱/P阱/N+/P+区域形成于衬底层上,由N阱/P阱/N+/P+区域构成TVS管;
N+/P+区域,该N+/P+区域形成于衬底层上,由N+/P+区域构成开关管;
表面浅槽,该表面浅槽形成于N+/P+区域,并环绕于N+与P+之间,其结深浅于N+/P+区域的结深;
浅槽填充层,该浅槽填充层采用氧化层形成于表面浅槽内;
表面深槽,该表面深槽形成于衬底层上,并将N阱/P阱/N+/P+区域与N+/P+区域隔离;
深槽填充层,该深槽填充层采用氧化层形成于表面深槽内;
电极,该电极形成于晶圆表面,并通过多层金属化引出。
进一步,表面浅槽的宽度为0.35μm~3μm,其深度为1μm~2μm。
进一步,浅槽填充层及深槽填充层分别采用二氧化硅形成于表面浅槽及表面深槽内。
进一步,深槽填充层与衬底层的绝缘层结合,将TVS管与开关管隔离形成封闭的独立区域。
进一步,表面深槽的宽度为0.6μm~2μm,其深度为6μm~15μm。
上述基于SOI材料的超低电容TVS器件的制造方法,包括以下步骤:
1)在衬底层上利用光刻刻蚀注入扩散形成N阱:注入磷元素,浓度为E12~E15,扩散温度为1000~1150℃;
2)在衬底层上利用光刻刻蚀注入扩散形成P阱:注入硼元素,浓度为E12~E15,扩散温度为1000~1150℃;
3)在衬底层上利用光刻刻蚀注入扩散形成N+:注入磷元素,浓度为E12~E15,扩散温度为850~1100℃;
4)在衬底层上利用光刻刻蚀注入扩散形成P+:注入硼元素,浓度为E12~E15,扩散温度为850~1100℃;
5)使用光刻及干法刻蚀工艺在开关管区域N+/P+之间形成环形的表面浅槽,表面浅槽的深度为1μm~2μm,其宽度为0.35μm~3μm;再使用炉管热氧的方式在表面浅槽内填充氧化层;
6)使用光刻及干法刻蚀工艺在开关管与TVS管之间形成环形的表面深槽,表面深槽的深度为6μm~15μm,其宽度为0.6μm~2μm;使用炉管热氧的方式在表面深槽内填充氧化层;
7)使用化学机械抛光工艺将晶圆表面的氧化层清除;再利用化学气相淀积的方式长一层绝缘介质层;使用光刻及干法刻蚀工艺在该绝缘介质层上开出接触孔;
8)在接触孔内做钨塞,采用化学机械抛光工艺磨平,再使用金属溅射工艺在晶圆表面长一层金属铝,并利用光刻刻蚀做金属布线作为第一层金属;
9)在第一层金属上利用化学气相淀积再做一层绝缘层介质,并且使用光刻及干法刻蚀工艺在该绝缘介质层上开出通孔;
10)在通孔内做钨塞,采用化学机械抛光工艺磨平,再使用金属溅射工艺在晶圆表面长一层金属铝,并利用光刻刻蚀做金属布线作为第二层金属;
11)在第二层金属上利用化学气相淀积的方式做钝化层,并利用光刻及干法刻蚀工艺定义出键合点位置。
本实用新型的优点在于:
1.减小了寄生电容,提高了运行速度,与传统硅材料相比,SOI器件的运行速度提高了20~35%;
2.具有更低的功耗,由于减少了寄生电容,降低了漏电,SOI器件功耗可减小35~70%;
3.抑制了衬底的脉冲电流干扰,减少了软错误的发生。
附图说明
图1是本实用新型提出的基于SOI材料的超低电容TVS器件的结构示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图1所示,本实用新型提出的基于SOI材料的超低电容TVS器件包括:衬底层,该衬底层采用SOI硅片制作;N阱/P阱/N+/P+区域,该N阱/P阱/N+/P+区域形成于衬底层上,由N阱/P阱/N+/P+区域构成TVS管;N+/P+区域,该N+/P+区域形成于衬底层上,由N+/P+区域构成开关管;表面浅槽,该表面浅槽形成于N+/P+区域,并环绕于N+与P+之间,其结深浅于N+/P+区域的结深;浅槽填充层,该浅槽填充层采用氧化层形成于表面浅槽内;表面深槽,该表面深槽形成于衬底层上,并将N阱/P阱/N+/P+区域与N+/P+区域隔离;深槽填充层,该深槽填充层采用氧化层形成于表面深槽内;电极,该电极形成于晶圆表面,并通过多层金属化引出。表面浅槽的宽度为0.35μm~3μm,其深度为1μm~2μm。浅槽填充层及深槽填充层分别采用二氧化硅形成于表面浅槽及表面深槽内。深槽填充层与衬底层的绝缘层结合,将TVS管与开关管隔离形成封闭的独立区域。表面深槽的宽度为0.6μm~2μm,其深度为6μm~15μm。
上述基于SOI材料的超低电容TVS器件的制造方法包括以下步骤:在衬底层上利用光刻刻蚀注入扩散形成N阱:注入磷元素,浓度为E12~E15,扩散温度为1000~1150℃;在衬底层上利用光刻刻蚀注入扩散形成P阱:注入硼元素,浓度为E12~E15,扩散温度为1000~1150℃;在衬底层上利用光刻刻蚀注入扩散形成N+:注入磷元素,浓度为E12~E15,扩散温度为850~1100℃;在衬底层上利用光刻刻蚀注入扩散形成P+:注入硼元素,浓度为E12~E15,扩散温度为850~1100℃;使用光刻及干法刻蚀工艺在开关管区域N+/P+之间形成环形的表面浅槽,表面浅槽的深度为1μm~2μm,其宽度为0.35μm~3μm;再使用炉管热氧的方式在表面浅槽内填充氧化层;使用光刻及干法刻蚀工艺在开关管与TVS管之间形成环形的表面深槽,表面深槽的深度为6μm~15μm,其宽度为0.6μm~2μm;使用炉管热氧的方式在表面深槽内填充氧化层;使用化学机械抛光工艺将晶圆表面的氧化层清除;再利用化学气相淀积的方式长一层绝缘介质层;使用光刻及干法刻蚀工艺在该绝缘介质层上开出接触孔;在接触孔内做钨塞,采用化学机械抛光工艺磨平,再使用金属溅射工艺在晶圆表面长一层金属铝,并利用光刻刻蚀做金属布线作为第一层金属;在第一层金属上利用化学气相淀积再做一层绝缘层介质,并且使用光刻及干法刻蚀工艺在该绝缘介质层上开出通孔;在通孔内做钨塞,采用化学机械抛光工艺磨平,再使用金属溅射工艺在晶圆表面长一层金属铝,并利用光刻刻蚀做金属布线作为第二层金属;在第二层金属上利用化学气相淀积的方式做钝化层,并利用光刻及干法刻蚀工艺定义出键合点位置。
从低电容TVS的纵向结构图看来,工作电流路径主要是通过表面的PN结以及金属互联完成的。衬底和外延的反向高击穿电压起到了反向截止作用,电流不通过衬底。但是寄生电容发生在隔离槽隔离的衬底和外延区域,导致整个元件电容值比较大。本实用新型基于SOI材料的TVS器件结构设计可以解决寄生电容这个问题。SOI材料是硅晶体管结构在绝缘体之上的意思,原理就是在Silicon(硅)晶体管之间,加入绝缘体物质,可使两者之间的寄生电容比原来的少上一倍。利用SOI硅片生产的TVS器件具有传统硅片所无法比拟的优点:可以实现元器件的介质隔离,具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。
在本实用新型的描述中,需要说明的是,术语“上”、“下”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,“设置”、“连接”等术语应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接连接,也可以通过中间媒介间接连接,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
Claims (5)
1.一种基于SOI材料的超低电容TVS器件,其特征在于,包括:
衬底层,该衬底层采用SOI硅片制作;
N阱/P阱/N+/P+区域,该N阱/P阱/N+/P+区域形成于衬底层上,由N阱/P阱/N+/P+区域构成TVS管;
N+/P+区域,该N+/P+区域形成于衬底层上,由N+/P+区域构成开关管;
表面浅槽,该表面浅槽形成于N+/P+区域,并环绕于N+与P+之间,其结深浅于N+/P+区域的结深;
浅槽填充层,该浅槽填充层采用氧化层形成于表面浅槽内;
表面深槽,该表面深槽形成于衬底层上,并将N阱/P阱/N+/P+区域与N+/P+区域隔离;
深槽填充层,该深槽填充层采用氧化层形成于表面深槽内;
电极,该电极形成于晶圆表面,并通过多层金属化引出。
2.根据权利要求1所述的一种基于SOI材料的超低电容TVS器件,其特征在于:
表面浅槽的宽度为0.35μm~3μm,其深度为1μm~2μm。
3.根据权利要求1所述的一种基于SOI材料的超低电容TVS器件,其特征在于:
浅槽填充层及深槽填充层分别采用二氧化硅形成于表面浅槽及表面深槽内。
4.根据权利要求1所述的一种基于SOI材料的超低电容TVS器件,其特征在于:
深槽填充层与衬底层的绝缘层结合,将TVS管与开关管隔离形成封闭的独立区域。
5.根据权利要求1所述的一种基于SOI材料的超低电容TVS器件,其特征在于:
表面深槽的宽度为0.6μm~2μm,其深度为6μm~15μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120615226.8U CN214313217U (zh) | 2021-03-26 | 2021-03-26 | 一种基于soi材料的超低电容tvs器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120615226.8U CN214313217U (zh) | 2021-03-26 | 2021-03-26 | 一种基于soi材料的超低电容tvs器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214313217U true CN214313217U (zh) | 2021-09-28 |
Family
ID=77837306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120615226.8U Active CN214313217U (zh) | 2021-03-26 | 2021-03-26 | 一种基于soi材料的超低电容tvs器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214313217U (zh) |
-
2021
- 2021-03-26 CN CN202120615226.8U patent/CN214313217U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107017247B (zh) | 具有低击穿电压的瞬态电压抑制器 | |
CN102171826B (zh) | 分立半导体器件和形成密封沟槽结终端的方法 | |
US20090115018A1 (en) | Transient voltage suppressor manufactured in silicon on oxide (SOI) layer | |
EP0011443B1 (en) | Semiconductor integrated circuit device | |
CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
KR20080026182A (ko) | 평면 후면 게이트 cmos의 고성능 커패시터 | |
CN103094359A (zh) | 高压肖特基二极管及其制作方法 | |
EP2827373B1 (en) | Protection device and related fabrication methods | |
CN102104048B (zh) | 用于绝缘体上硅技术的mos型esd保护结构及其制作方法 | |
CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
CN108063138A (zh) | 瞬态电压抑制器及其制作方法 | |
KR20160149432A (ko) | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 | |
CN107301995B (zh) | 瞬态电压抑制器及其制作方法 | |
CN214313217U (zh) | 一种基于soi材料的超低电容tvs器件 | |
US11233045B2 (en) | Transient voltage suppression device and manufacturing method therefor | |
US12015025B2 (en) | Transient voltage suppression device and manufacturing method therefor | |
CN106298509B (zh) | 瞬态抑制二极管的制造方法和瞬态抑制二极管 | |
CN112968063A (zh) | 一种基于soi材料的超低电容tvs器件及制造方法 | |
CN107316864B (zh) | 瞬态电压抑制器及其制作方法 | |
CN100433299C (zh) | 抗esd集成soi ligbt器件单元的工艺方法 | |
CN113421922B (zh) | 一种具备栅极自钳位功能的三维igbt及其制造方法 | |
KR20000027485A (ko) | 스마트 전력집적회로의 제조 방법 | |
CN109326592B (zh) | 瞬态电压抑制器及其制造方法 | |
CN108109964B (zh) | 瞬态电压抑制器及其制作方法 | |
US10103279B2 (en) | High voltage PIN diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |