CN112397454A - 用于封装半导体封装件的载带 - Google Patents

用于封装半导体封装件的载带 Download PDF

Info

Publication number
CN112397454A
CN112397454A CN201911114565.1A CN201911114565A CN112397454A CN 112397454 A CN112397454 A CN 112397454A CN 201911114565 A CN201911114565 A CN 201911114565A CN 112397454 A CN112397454 A CN 112397454A
Authority
CN
China
Prior art keywords
case
semiconductor package
carrier tape
space
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911114565.1A
Other languages
English (en)
Inventor
李昶熙
姜旻京
刘荣槿
金到训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112397454A publication Critical patent/CN112397454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

用于半导体封装件的载带可以包括壳体和至少一个凸块。壳体可以被配置为容纳半导体封装件。凸块可以形成在壳体中，以在半导体封装件与壳体的内表面之间形成空间。

Description

用于封装半导体封装件的载带
相关申请的交叉引用
本申请要求2019年8月16日向韩国知识产权局提交的申请号为10-2019-0100290的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言可以涉及一种用于封装半导体封装件的载带(carriertape)。
背景技术
通常，半导体制造工艺的卷带式工艺可以是用于减少被运输的半导体封装件的损坏的封装工艺。
高带宽存储(HBM)器件的基底裸片可以与细间距球栅阵列(FBGA)不同地被暴露。因此，当HBM器件可以被运输时，与其他器件相比，HBM器件可能容易被损坏。
因此，可能需要提供一种用于防止被运输的半导体封装件(其包括HBM器件)损坏的技术。
发明内容
示例性实施例提供一种用于封装半导体封装件的载带，所述载带能够减少被运输的半导体封装件的损坏。
在本公开的示例性实施例中，用于半导体封装件的载带可以包括壳体和至少一个凸块。壳体可以被配置为容纳半导体封装件。凸块可以形成在壳体中，以在半导体封装件与壳体的内表面之间形成空间。
在示例性实施例中，凸块可以进一步包括至少一个底部凸块。底部凸块可以形成在壳体的底表面上，以在半导体封装件与壳体的底表面之间形成空间。
在示例性实施例中，凸块可以进一步包括至少一个侧凸块。侧凸块可以形成在壳体的侧表面上，以在半导体封装件与壳体的侧表面之间形成空间。
在示例性实施例中，凸块可以进一步包括至少一个底部凸块和至少一个侧凸块。底部凸块可以形成在壳体的底表面上，以在半导体封装件与壳体的底表面之间形成空间。侧凸块可以形成在壳体的侧表面上，以在半导体封装件与壳体的侧表面之间形成空间。
在示例性实施例中，壳体可以具有内部空腔以及(具有敞开上端的)多边形柱形状。至少一个侧凸块可以形成在壳体的侧表面上。可选地，侧凸块可以形成在壳体的至少一个侧表面上。
在示例性实施例中，半导体封装件可以包括晶圆和模制区域。侧凸块可以形成在壳体的与模制区域相对的侧表面上。
在示例性实施例中，壳体可以进一步包括形成在壳体的上表面的每个角处的突出部。当壳体中的半导体封装件可以相对于垂直轴线旋转时，突出部可以突出以在半导体封装件与角之间形成空间。
在示例性实施例中，壳体的侧表面可以相对于垂直轴线横向倾斜。
在示例性实施例中，载带还可以包括盖子，该盖子布置在壳体的上表面上以密封壳体。
在示例性实施例中，半导体封装件可以包括高带宽存储器(HBM)封装件。
在示例性实施例中，壳体可以包括聚碳酸酯、聚苯乙烯等。
根据示例性实施例，可以减少半导体封装件与载带之间的接触，以防止半导体封装件的损坏和颗粒的产生。
附图说明
从下面结合附图的详细描述中，将更清楚地理解本公开的主题的上述和其他方面、特征和优点，其中：
图1是示出根据示例性实施例的带着半导体封装件的载带的视图；
图2是示出根据示例性实施例的载带的截面图；
图3是示出根据示例性实施例的载带的平面图；
图4是示出根据示例性实施例的载带的截面图；
图5是示出根据示例性实施例的载带的平面图；
图6和图7是示出根据示例性实施例的载带的视图；
图8和图9是示出根据示例性实施例的壳体的视图；
图10至图12是示出根据示例性实施例的彼此连接的多个载带的视图；以及
图13是示出根据示例性实施例的在壳体上的盖子的视图。
具体实施方式
将参考附图更详细地描述本发明的各种实施例。附图是各种实施例(和中间结构)的示意图。照此，可以预期由于例如制造技术和/或公差而引起的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于在此示出的特定配置和形状，而是可以包括在不脱离所附权利要求所限定的本发明的精神和范围的配置和形状上的偏差。
本文中参考本发明的理想实施例的截面图和/或平面图来描述本发明。然而，本发明的实施例不应被解释为限制发明构思。尽管将示出和描述本发明的一些实施例，但是本领域普通技术人员将理解，可以在不脱离本发明的原理和精神的情况下对这些实施例进行改变。
图1是示出根据示例性实施例的带着半导体封装件的载带的视图，图2是示出根据示例性实施例的载带的截面图，图3是示出根据示例性实施例的载带的平面图，图4是示出根据示例性实施例的载带的截面图，并且图5是示出根据示例性实施例的载带的平面图。
参考图1，用于封装半导体封装件的载带10可以包括壳体100、凸块300和盖子200。在下文中，为了便于说明，用于封装半导体封装件的载带10可以被称为载带10。
壳体100可以被配置为容纳半导体封装件20。壳体100可以具有形成在壳体100中的空腔。半导体封装件20可以位于壳体100的空腔中。
半导体封装件20可以包括晶圆21和模制区域23。模制区域23可以模制多个层叠式半导体裸片，以防止半导体裸片被暴露。
半导体封装件20可以包括高带宽存储器(HBM)封装件，但不限于特定封装件。例如，半导体封装件20可以包括在载带10中容纳的各种半导体封装件。
壳体100可以包括聚碳酸脂、聚苯乙烯等，但不限于特定材料。例如，壳体100可以包括能够保护壳体100中的半导体封装件20免受外部冲击的材料。
凸块300可以形成在壳体100中，以在半导体封装件20与壳体100的内表面之间形成空间(图2中的A和图4中的B)。凸块300可以包括至少一个。
参考图2和图3，凸块300可以包括至少一个底部凸块310，该底部凸块形成在壳体100的底表面上，以在半导体封装件20与壳体100的底表面之间形成空间A。
在图2和图3中，底部凸块310可以具有圆形形状，但不限于特定形状。例如，底部凸块310可以具有各种突出的形状，诸如平坦上表面、多边形形状等，被配置成在半导体封装件20与壳体100的底表面之间形成空间A。
如图3所示，多个底部凸块310可以布置在壳体100的底表面上。底部凸块310的数量和位置可以被设置为使壳体100中的半导体封装件20相对于壳体100的底表面处于水平位置。
例如，为了防止半导体封装件20被移位，底部凸块310可以被布置为彼此间隔开均匀的间隙。
参考图4和图5，凸块300可以包括至少一个侧凸块，该侧凸块形成在壳体100的侧表面上330，以在半导体封装件20与壳体100的侧表面之间形成空间B。
如上所述，半导体封装件20可以包括晶圆21和模制区域23。侧凸块330可以布置在壳体100的全部侧表面之中的与模制区域23相对的侧表面上。因此，侧凸块330可以不与半导体封装件20的晶圆21直接接触。
因此，因为可以防止侧凸块330与晶圆21之间的直接接触，所以可以保护晶圆21。因为模制区域23可以包括具有用于保护半导体裸片的强度的材料，所以模制区域23可以不被与模制区域23直接接触的侧凸块330损坏。但是，因为晶圆21可以被暴露，所以晶圆21可以不与壳体100和侧凸块330接触，以防止晶圆21损坏。
如图4所示，HBM存储器可以具有晶圆21作为暴露于外部的基底裸片。根据示例性实施例，可能不存在在壳体100与晶圆21的暴露部分之间的接触区域，以防止对晶圆21的损坏，诸如碎屑、颗粒等。
此外，侧凸块330可以从壳体100的侧表面向壳体100的中央部分突出，以固定半导体封装件20。
当壳体100可以具有内部空腔以及(具有敞开上端的)多边形柱形状时，至少一个侧凸块330可以布置在壳体100的四个侧表面的每一个上或者壳体100的四个侧表面的至少一个上。
例如，当壳体100可以具有内部空腔以及(具有敞开上端的)四角柱形状时，至少一个侧凸块330可以布置在壳体100的四个侧表面的每一个上或者在壳体100的四个侧表面的至少一个上。
在图4中，侧凸块330可以具有圆形形状，但不限于特定形状。例如，侧凸块330可以具有各种突出的形状，诸如平坦上表面、多边形形状等，被配置成在半导体封装件20与壳体100的侧表面之间形成空间B。
凸块300可以包括：至少一个底部凸块310，所述底部凸块310形成在壳体100的底表面上，以在半导体封装件20与壳体100的底表面之间形成空间A；以及至少一个侧凸块330，所述侧凸块330形成在壳体100的侧表面上，以在半导体封装件20与壳体100的侧表面之间形成空间B。
例如，当壳体100可以具有内部空腔以及(具有敞开上端的)四角柱形状时，至少一个侧凸块330可以布置在壳体100的四个侧表面的每一个上，或者布置在壳体100的四个侧表面的至少一个上。
即，凸块300可以仅包括底部凸块310，仅包括侧凸块330，或者包括底部凸块310和侧凸块330。
图6和图7是示出根据示例性实施例的载带的视图。
壳体100可以具有与图1至图5中的壳体100的结构基本上相同的结构。因此，为简洁起见，在此可以省略关于壳体100的任何进一步说明。
参考图6和图7，壳体100可以包括形成在壳体100的上角处的突出部110。
当壳体100中的半导体封装件20可以沿图7(b)中的R方向相对于垂直轴线旋转时，突出部110可以具有长度C，以在半导体封装件20与壳体100的角之间形成空间D。突出部110的长度C可以被设置成防止半导体封装件20的角与壳体100之间的接触。
参考图7(a)，当壳体100中的半导体封装件20可以水平移动时，半导体封装件20的角可能与壳体100的内表面接触以产生对半导体封装件20的角的损坏。
如图6和图7(b)所示，突出部110可以形成在壳体100的角处，使得尽管在壳体100中半导体封装件20的位置可以被改变，但是半导体封装件20的脆弱的角可以不与壳体100接触。
参考图6，当半导体封装件20可以被定位在壳体100中时，可以在壳体100的侧表面与半导体封装件20之间形成在第一方向上的第一距离(E＝E1+E2)或在第二方向上的第二距离(F＝F1+F2)。在载带10可以被运输期间，第一距离E和第二距离F可以使半导体封装件20在壳体100中的水平移动最小化。第一距离E和第二距离F可以由用户任意设置。
图8是示出根据示例性实施例的壳体的视图。
参考图8，当半导体封装件20可以位于壳体100中时，可以在半导体封装件20的上表面与盖子200之间形成空间D。在载带10可以被运输期间，空间D可以使半导体封装件20在壳体100中的垂直移动最小化。空间D可以由用户任意设置。
图9是示出根据示例性实施例的壳体的视图，而图10至图12是示出根据示例性实施例的彼此连接的多个载带的视图。
参考图9，壳体100的侧表面120可以相对于垂直轴线以一定角度向外倾斜。如图10所示，当载带10可以是多个时，在任意一个载带10中的壳体100的一端可以连接到在相邻的载带10中的壳体的另一端。在图11中，壳体100可以缠绕在卷轴上。当载带10可以被缠绕在卷轴上时，可以省略盖子。在半导体封装件20可以被定位在壳体100中之后，盖子200可以密封壳体100。盖子200可以被称为盖带。当壳体100可以被垂直层叠时，可以考虑到防止在壳体100之间产生重叠区域或者使重叠区域最小化来设置壳体100的侧表面120的倾斜角X。例如，壳体100的侧表面120的倾斜角X可以是大约10°。
图13是示出根据示例性实施例的在壳体上的盖子的视图。
参考图13，盖子200可以附接到壳体100的上表面。盖子200可以覆盖壳体100的敞开的上表面以密封壳体100。
本发明的上述实施例旨在说明而非限制本发明。各种替代方案和等效方案是可能的。本发明不受本文中所描述的实施例的限制。本发明也不限于任何特定类型的半导体器件。鉴于本公开，其他添加、减少或修改是显而易见的，并且意在落入所附权利要求的范围内。

Claims (11)

1.一种用于封装半导体封装件的载带，所述载带包括：
壳体，所述壳体被配置为容纳所述半导体封装件；以及
至少一个凸块，所述凸块形成在所述壳体中，以在所述壳体的内表面与所述半导体封装件之间形成空间。
2.根据权利要求1所述的载带，其中，所述凸块包括至少一个底部凸块，所述底部凸块形成在底表面上，以在所述半导体封装件与所述壳体的所述底表面之间形成空间。
3.根据权利要求1所述的载带，其中，所述凸块包括至少一个侧凸块，所述侧凸块形成在侧表面上，以在所述半导体封装件与所述壳体的所述侧表面之间形成空间。
4.根据权利要求1所述的载带，其中，所述凸块包括：
至少一个底部凸块，所述底部凸块形成在底表面上，以在所述半导体封装件与所述壳体的所述底表面之间形成空间；以及
至少一个侧凸块，所述侧凸块形成在侧表面上，以在所述半导体封装件与所述壳体的所述侧表面之间形成空间。
5.根据权利要求3或4所述的载带，其中，当所述壳体具有内部空腔和多边形柱形状时，所述至少一个侧凸块形成在所述壳体的每个侧表面上或者形成在所述壳体的至少一个侧表面上，所述多边形柱形状具有敞开的上表面。
6.根据权利要求4所述的载带，其中，所述半导体封装件包括晶圆和模制区域，并且所述侧凸块布置在所述壳体的与所述模制区域相对的任意一个侧表面处。
7.根据权利要求1所述的载带，其中，所述壳体还包括形成在所述壳体的每个上角处的突出部，并且所述突出部具有一定长度，从而当所述壳体中的所述半导体封装相对于垂直轴线旋转时，在所述半导体封装件与所述上角之间形成空间。
8.根据权利要求1所述的载带，其中，所述壳体在外侧相对于垂直轴线具有倾斜的侧表面。
9.根据权利要求1所述的载带，还包括盖子，所述盖子附接到所述壳体的上表面以覆盖和密封所述壳体。
10.根据权利要求1所述的载带，其中，所述半导体封装件包括高带宽存储器HBM封装件。
11.根据权利要求1所述的载带，其中，所述壳体包括聚碳酸酯或聚苯乙烯。
CN201911114565.1A 2019-08-16 2019-11-14 用于封装半导体封装件的载带 Pending CN112397454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190100290A KR102706498B1 (ko) 2019-08-16 2019-08-16 반도체 패키지의 포장용 캐리어 테이프
KR10-2019-0100290 2019-08-16

Publications (1)

Publication Number Publication Date
CN112397454A true CN112397454A (zh) 2021-02-23

Family

ID=74603727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911114565.1A Pending CN112397454A (zh) 2019-08-16 2019-11-14 用于封装半导体封装件的载带

Country Status (2)

Country Link
KR (1) KR102706498B1 (zh)
CN (1) CN112397454A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11105920A (ja) * 1997-10-03 1999-04-20 Shin Etsu Polymer Co Ltd キャリアテープ
KR20010080807A (ko) * 2000-01-17 2001-08-25 윤종용 반도체 칩 패키지 수납용 캐리어 테이프
JP2004034402A (ja) * 2002-07-01 2004-02-05 Yayoi Kk 金型、その製造方法及び製造装置、並びにテープ状部品包装体の製造方法及び製造装置
US20050073037A1 (en) * 2003-10-02 2005-04-07 Wright Lance C. Method for securing a semiconductor device in a carrier tape
JP2005104540A (ja) * 2003-09-30 2005-04-21 Yayoi Kk テープ状部品包装体
US20080083643A1 (en) * 2006-10-10 2008-04-10 Sumco Corporation Cushioning for packing cassette cases
CN104659001A (zh) * 2013-11-25 2015-05-27 爱思开海力士有限公司 薄嵌入式封装、其制造方法、包括其的电子系统及存储卡
CN104716052A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11105920A (ja) * 1997-10-03 1999-04-20 Shin Etsu Polymer Co Ltd キャリアテープ
KR20010080807A (ko) * 2000-01-17 2001-08-25 윤종용 반도체 칩 패키지 수납용 캐리어 테이프
JP2004034402A (ja) * 2002-07-01 2004-02-05 Yayoi Kk 金型、その製造方法及び製造装置、並びにテープ状部品包装体の製造方法及び製造装置
JP2005104540A (ja) * 2003-09-30 2005-04-21 Yayoi Kk テープ状部品包装体
US20050073037A1 (en) * 2003-10-02 2005-04-07 Wright Lance C. Method for securing a semiconductor device in a carrier tape
US20080083643A1 (en) * 2006-10-10 2008-04-10 Sumco Corporation Cushioning for packing cassette cases
CN104659001A (zh) * 2013-11-25 2015-05-27 爱思开海力士有限公司 薄嵌入式封装、其制造方法、包括其的电子系统及存储卡
CN104716052A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法

Also Published As

Publication number Publication date
KR20210020603A (ko) 2021-02-24
KR102706498B1 (ko) 2024-09-12

Similar Documents

Publication Publication Date Title
US6357595B2 (en) Tray for semiconductor integrated circuit device
KR100685348B1 (ko) 집적회로 부품 트레이
JP6427674B2 (ja) 基板格納用の一体型コーナースプリングを備える水平基板コンテナ
KR100536450B1 (ko) 소형 물품 수납용 캐리어 테이프 및 그 캐리어 테이프를사용한 소형 물품 수납 장치
US20210013057A1 (en) Wafer container and method for holding wafer
JP4063805B2 (ja) 収納トレイおよび収納装置
US9818632B2 (en) Tray for semiconductor devices
CN112397454A (zh) 用于封装半导体封装件的载带
CN108357784B (zh) 卷带式包装材
JP2001278238A (ja) 電子部品収納用トレイ
JPH11105920A (ja) キャリアテープ
US6505741B1 (en) Tray for receiving semiconductor devices
TWI400766B (zh) 具一體成形晶圓限制件模組之前開式晶圓盒
US20050072121A1 (en) Method and system for shipping semiconductor wafers
US8436452B2 (en) Carrier for chip packages
TW202112629A (zh) 晶圓緩衝器
JP7361614B2 (ja) 半導体チップトレイ及び半導体チップの収容方法
CN220826792U (zh) 晶圆防撞包装盒
JP2002019909A (ja) 半導体装置用マガジン
JP4591679B2 (ja) 半導体チップ収容トレイ、半導体チップの収容方法、及び半導体チップ搬送体
JP2004345667A (ja) 電子部品搬送用キャリアテープ
JPH11220015A (ja) 半導体装置チップ用トレー及び半導体装置チップの保管・運搬方法
JP4342239B2 (ja) 半導体集積回路装置用トレイ
CN102569123A (zh) 卷带
JPS6382976A (ja) 半導体装置用トレ−

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination