CN112382628A - 数模混合封装结构、电子设备及封装工艺 - Google Patents
数模混合封装结构、电子设备及封装工艺 Download PDFInfo
- Publication number
- CN112382628A CN112382628A CN202011258816.6A CN202011258816A CN112382628A CN 112382628 A CN112382628 A CN 112382628A CN 202011258816 A CN202011258816 A CN 202011258816A CN 112382628 A CN112382628 A CN 112382628A
- Authority
- CN
- China
- Prior art keywords
- mounting groove
- digital
- substrate
- chip
- base body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 238000012858 packaging process Methods 0.000 title claims abstract description 15
- 238000012545 processing Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims description 85
- 239000000919 ceramic Substances 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 206010063385 Intellectualisation Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000033772 system development Effects 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910002110 ceramic alloy Inorganic materials 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Micromachines (AREA)
Abstract
本发明公开一种数模混合封装结构、电子设备及封装工艺，所述数模混合封装结构包括基体、数字芯片组件、模拟信号处理芯片及传感器组件，所述基体设有相邻设置的第一安装槽和第二安装槽；所述数字芯片组件设于所述第一安装槽内，并与所述基体电连接；所述模拟信号处理芯片设于所述第二安装槽内，并与所述基体电连接；所述传感器组件封盖所述第一安装槽和所述第二安装槽的槽口，并与所述基体电连接。本发明旨在提供一种将数字芯片、模拟信号处理芯片及模拟传感器芯片集成为一体的数模混合封装结构，该数模混合封装结构具有良好的处理芯片系统气密性及电磁屏蔽等特点，且能提供信号处理速度。
Description
技术领域
本发明涉及传感器模组技术领域，特别涉及一种数模混合封装结构、应用该数模混合封装结构的电子设备及封装工艺。
背景技术
随着移动智能、物联网等产业的快速发展，对高精度、智能化的需求越来越高，为了使客户能够更快、更便捷地完成系统开发，好多传感器厂商开始提供更加先进的模块化开发，即将多个单元集合在一起进行模组设计，以使其具有更强的信息处理能力。但是，相关技术中，将多个器件采用平铺布局，使得整个设计无法进行小型化设计。同时，目前业界传感器系统采用分立器件设计，传感器接受系统和信号处理系统贴装在PCB载板，虽然可以灵活的搭建系统构成，但是整个处理系统占用体积较大，不利于布置在较小的空间里面。
发明内容
本发明的主要目的是提供一种数模混合封装结构、电子设备及封装工艺，旨在提供一种将数字芯片、模拟信号处理芯片及模拟传感器芯片集成为一体的数模混合封装结构，该数模混合封装结构具有良好的处理芯片系统气密性及电磁屏蔽等特点，且能提供信号处理速度。
为实现上述目的，本发明提出的一种数模混合封装结构，所述数模混合封装结构包括：
基体，所述基体设有相邻设置的第一安装槽和第二安装槽；
数字芯片组件，所述数字芯片组件设于所述第一安装槽内，并与所述基体电连接；
模拟信号处理芯片，所述模拟信号处理芯片设于所述第二安装槽内，并与所述基体电连接；及
传感器组件，所述传感器组件封盖所述第一安装槽和所述第二安装槽的槽口，并与所述基体电连接。
在一实施例中，所述基体包括：
基板，所述基板具有安装面；
围框，所述围框设于所述安装面，并与所述基板围合形成容腔；及
连接块，所述连接块设于所述容腔内，并与所述基板和所述传感器组件电连接，所述连接块将所述容腔分隔为所述第一安装槽和所述第二安装槽。
在一实施例中，所述连接块包括：
连接柱，所述连接柱设于所述安装面，并位于所述容腔内，所述连接柱设有贯通槽；和
导电柱，所述导电柱设于所述贯通槽内，并与所述基板和所述传感器组件电连接。
在一实施例中，所述围框面向所述容腔的一侧设有第一屏蔽膜；
且/或，所述连接柱面向所述第一安装槽和/或所述第二安装槽的一侧设有第二屏蔽膜；
且/或，所述传感器组件对应所述第一安装槽和/或所述第二安装槽的槽口设置有第三屏蔽膜；
且/或，所述模拟信号处理芯片通过导电线与所述基板电连接；
且/或，所述围框的材质为陶瓷材质、硅材质或金属合金材质；
且/或，所述基板的材质为陶瓷材质；
且/或，所述基板背向所述安装面的一侧设有焊盘。
在一实施例中，所述数字芯片组件包括：
转接板，所述转接板设于所述第一安装槽内，并与所述基体电连接；和
数字芯片，所述数字芯片设于所述转接板背向所述基体的一侧，并与所述转接板电连接。
在一实施例中，所述传感器组件包括：
载板，所述载板封盖于所述第一安装槽和所述第二安装槽的槽口，并与所述基体电连接；和
传感器芯片，所述传感器芯片设于所述载板背向所述基体的一侧，并与所述载板电连接。
本发明还提出一种电子设备，包括设备主体和上述所述的数模混合封装结构，所述数模混合封装结构与所述设备主体连接。
本发明还提出一种封装工艺，用于制作上述所述的数模混合封装结构，所述封装工艺包括以下步骤：
制备基体，使所述基体形成有相邻设置的第一安装槽和第二安装槽；
将数字芯片组件贴装于所述第一安装槽内；
将模拟信号处理芯片贴装于所述第二安装槽内；
将传感器组件封盖并贴装于所述第一安装槽和所述第二安装槽的槽口。
在一实施例中，所述制备基体，使所述基体形成有相邻设置的第一安装槽和第二安装槽的步骤包括：
提供一基板和围框；
在所述围框的一侧涂覆第一屏蔽膜，将所述围框贴装于所述基板的一侧，以使所述围框和所述基板围合形成容腔；
制备连接块，在所述连接块的外壁涂覆第二屏蔽膜，将所述连接块贴装于所述容腔内，并与所述基板连接，以使所述连接块将所述容腔分隔为所述第一安装槽和所述第二安装槽。
在一实施例中，所述制备连接块，在所述连接块的外壁涂覆第二屏蔽膜，将所述连接块贴装于所述容腔内，并与所述基板连接，以使所述连接块将所述容腔分隔为所述第一安装槽和所述第二安装槽的步骤包括：
提供连接柱；
将所述连接柱开槽处理，形成贯通所述连接柱两端的贯通槽；
将导电胶填充于所述贯通槽内，以形成导电柱；
在所述连接柱的外壁涂覆第二屏蔽膜，将所述连接柱和所述导电柱的一端贴装于所述容腔内，并与所述基板连接，以使所述连接柱将所述容腔分隔为所述第一安装槽和所述第二安装槽。
在一实施例中，所述数字芯片组件包括转接板和数字芯片；所述将数字芯片组件贴装于所述第一安装槽内的步骤包括：
将所述转接板贴装于所述第一安装槽内；
将所述数字芯片贴装于所述转接板背向所述基体的一侧。
在一实施例中，所述传感器组件包括载板和传感器芯片；将传感器组件封盖并贴装于所述第一安装槽和所述第二安装槽的槽口的步骤包括：
在所述载板的一侧涂覆间隔设置的两个第三屏蔽膜；
将所述载板涂覆所述第三屏蔽膜的一侧封盖于所述第一安装槽和所述第二安装槽的槽口，以使两个所述第三屏蔽膜分别与所述第一安装槽和所述第二安装槽对应设置；
将所述传感器芯片贴装于所述载板背向所述第三屏蔽膜的一侧。
在一实施例中，所述将传感器组件封盖并贴装于所述第一安装槽和所述第二安装槽的槽口的步骤之后，还包括：
在所述基体背向所述第一安装槽和所述第二安装槽的一侧植球，形成焊盘。
本发明技术方案的数模混合封装结构通过在基体上设置间隔设置的第一安装槽和第二安装槽，如此可利用第一安装槽和第二安装槽实现数字芯片组件和模拟信号处理芯片封装的同时，有效实现电磁屏蔽；同时，通过将传感器组件封盖第一安装槽和第二安装槽的槽口，从而有效减小数模混合封装结构的体积；进一步地，通过将传感器组件、模拟信号处理芯片及数字芯片组件均与基体电连接，从而实现信号传输，使得信号通过传感器组件、模拟信号处理芯片及数字芯片组件处理后形成最终结果，有效加快了信息处理速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一实施例中数模混合封装结构的结构示意图；
图2为本发明一实施例中基体的部分结构示意图；
图3为本发明一实施例中数字芯片组件贴装于基体的结构示意图；
图4为本发明一实施例中数字芯片组件和模拟信号处理芯片贴装于基体的结构示意图。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| 100 | 数模混合封装结构 | 141 | 第一安装槽 |
| 1 | 基体 | 142 | 第二安装槽 |
| 11 | 基板 | 15 | 焊盘 |
| 111 | 安装面 | 2 | 数字芯片组件 |
| 12 | 围框 | 21 | 转接板 |
| 121 | 第一屏蔽膜 | 22 | 数字芯片 |
| 13 | 连接块 | 3 | 模拟信号处理芯片 |
| 131 | 连接柱 | 31 | 导电线 |
| 132 | 第二屏蔽膜 | 4 | 传感器组件 |
| 133 | 贯通槽 | 41 | 第三屏蔽膜 |
| 134 | 导电柱 | 42 | 载板 |
| 14 | 容腔 | 43 | 传感器芯片 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
同时，全文中出现的“和/或”或“且/或”的含义为，包括三个方案，以“A和/或B”为例，包括A方案，或B方案，或A和B同时满足的方案。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
随着移动智能、物联网等产业的快速发展，对高精度、智能化的需求越来越高，为了使客户能够更快、更便捷地完成系统开发，好多传感器厂商开始提供更加先进的模块化开发，即将MCU、传感器、信号转换等多个单元集合在一起进行模组设计，以使其具有更强的信息处理能力，以逐渐成为一种新的技术趋势。
但是，相关技术中类似系统采用PCB载板和屏蔽罩的结构设计，将多个器件采用平铺布局，整个设计不能够进行小型化设计。目前业界传感器系统采用分立器件设计，传感器接受系统和信号处理系统贴装在PCB载板，虽然可以灵活的搭建系统构成，但是整个处理系统占用体积较大，不利于布置在较小的空间里面。同时，模拟传感器芯片一般接受的是模拟信号，需要进行ADC转换才可以被数字系统接受处理，PCB板载系统需要进行屏蔽罩进行模拟和数字区域的隔离屏蔽，占用更大的宝贵空间，而且信号传输路径相应变的比较长，影响信号品质。
基于上述构思和问题，本发明提出一种数模混合封装结构100。可以理解的，该数模混合封装结构100应用于电子设备，电子设备可以是手机、PAD、耳机、电视、音响等电子设备，在此不做限定。
本发明的数模混合封装结构100将模拟传感器芯片、高密度bumper的数字芯片及模拟信号处理芯片集成为一体，利用高可靠陶瓷管壳、TSV等技术结合而传感器接收-处理的系统级封装结构，该数模混合封装结构100具有处理芯片系统气密性，良好的电磁屏蔽等特点，其中模拟区域和数字区域采用TSV侧边增加EMI屏蔽层的方式进行隔离，TSV信号连接模块连接了陶瓷基板和传感器芯片陶瓷载板的信号。
请结合参照图1所示，在本发明实施例中，该数模混合封装结构100包括基体1、数字芯片组件2、模拟信号处理芯片3及传感器组件4，其中，基体1设有相邻设置的第一安装槽141和第二安装槽142；数字芯片组件2设于第一安装槽141内，并与基体1电连接；模拟信号处理芯片3设于第二安装槽142内，并与基体1电连接；传感器组件4封盖第一安装槽141和第二安装槽142的槽口，并与基体1电连接。
在本实施例中，基体1用于安装和固定数字芯片组件2、模拟信号处理芯片3及传感器组件4，基体1的结构可以使板状结构、壳体或盒体等结构，在此不做限定。可以理解的，基体1可选为电路板结构，如此可方便使得数字芯片组件2、模拟信号处理芯片3及传感器组件4与基板1电连接，实现信号传输。
可以理解的，通过在基体1上设置第一安装槽141和第二安装槽142，第一安装槽141和第二安装槽142相邻且间隔设置，从而利用第一安装槽141和第二安装槽142实现数字芯片组件2和模拟信号处理芯片3安装的同时，利用第一安装槽141和第二安装槽142有效隔离数字芯片组件2和模拟信号处理芯片3，从而实现电磁屏蔽，避免数字芯片组件2和模拟信号处理芯片3的相互信号干扰。
通过将传感器组件4封盖第一安装槽141和第二安装槽142的槽口，从而实现密封第一安装槽141和第二安装槽142，为数字芯片组件2和模拟信号处理芯片3提供密封空间，实现处理芯片系统气密性；同时有效减小数模混合封装结构100的体积。在本实施例中，数字芯片组件2可选为高密度bumper的数字芯片，传感器组件4可选为模拟传感器芯片，在此不做限定。
在本实施例中，第一安装槽141和第二安装槽142可以是凹设于基体1上的凹槽结构，也可以是由凸设于基体1上的围板围合形成的凹槽结构，在此不做限定。
本发明的数模混合封装结构100通过在基体1上设置间隔设置的第一安装槽141和第二安装槽142，如此可利用第一安装槽141和第二安装槽142实现数字芯片组件2和模拟信号处理芯片3封装的同时，有效实现电磁屏蔽；同时，通过将传感器组件4封盖第一安装槽141和第二安装槽142的槽口，从而有效减小数模混合封装结构100的体积；进一步地，通过将传感器组件4、模拟信号处理芯片3及数字芯片组件2均与基体1电连接，从而实现信号传输，使得信号通过传感器组件4、模拟信号处理芯片3及数字芯片组件2处理后形成最终结果，有效加快了信息处理速度。
在一实施例中，如图1和图2所示，基体1包括基板11、围框12及连接块13，其中，基板11具有安装面111；围框12设于安装面111，并与基板11围合形成容腔14；连接块13设于容腔14内，并与基板11和传感器组件4电连接，连接块13将容腔14分隔为第一安装槽141和第二安装槽142。
在本实施例中，基体1的基板11可选为板状结构，基板11具有相对设置的两个表面，其中一表面为安装面111。可选地，基体1为电路板结构。通过在基板11的安装面111设置围框12，使得围框12与基体1的安装面111围合形成容腔14，也即围框12垂直设于基体1的安装面111。
可以理解的，围框12可以是板状的框体或环形结构，在此不做限定。可选地，围框12环设于基体1的安装面111的周缘。
在本实施例中，通过将连接块13设于容腔14内，并与基体1的安装面111以及围框12连接，从而使得连接块13将容腔14分隔为第一安装槽141和第二安装槽142，也即连接块13将第一安装槽141和第二安装槽142完全隔离为两个独立的凹槽结构，从而有效实现电磁屏蔽，避免数字芯片组件2和模拟信号处理芯片3的相互信号干扰。
可选地，连接块13设于容腔14的中间，也即第一安装槽141和第二安装槽142为形状、大小相同的凹槽结构。在本实施例中，数字芯片组件2设于位于第一安装槽141内的基板11的安装面111上，模拟信号处理芯片3设于位于第二安装槽142内的基板11的安装面111上。
可以理解的，数字芯片组件2可采用焊接、粘结等方式固定于基板11的安装面111上。模拟信号处理芯片3可采用焊接、粘结等方式固定于基板11的安装面111上，在此不做限定。为了实现数字芯片组件2和模拟信号处理芯片3均与基体1的基板11电连接，在本实施例中，数字芯片组件2和模拟信号处理芯片3可通过导电胶粘结于基体1的基板11，或通过导电线连接于基体1的基板11。
为了实现传感器组件4与基体1的基板11电连接，传感器组件4封盖第一安装槽141和第二安装槽142的槽口，并与连接块13连接，此时可通过连接块13实现传感器组件4与基板11电连接。可以理解的，连接块13可以是导电材质制成。
在一实施例中，如图1和图2所示，连接块13包括连接柱131和导电柱134，连接柱131设于安装面111，并位于容腔14内，连接柱131设有贯通槽133；导电柱134设于贯通槽133内，并与基板11和传感器组件4电连接。
在本实施例中，为了更好的屏蔽数字芯片组件2和模拟信号处理芯片3，将连接块13设置为连接柱131和导电柱134，连接柱131可选为陶瓷或具有屏蔽信号的材料制成。通过在连接柱131上设置贯通槽133，也即贯通槽133贯通连接柱131的两端，通过将导电材料填充或设于贯通槽133内，从而形成导电柱134，如此可利用导电柱134连接基板11和传感器组件4，从而实现传感器组件4与基板11电连接，方便实现信号传输等。
在一实施例中，如图1和图2所示，围框12面向容腔14的一侧设有第一屏蔽膜121。可以理解的，通过在围框12上设置第一屏蔽膜121，从而利用第一屏蔽膜121进一步提高电磁屏蔽。
在一实施例中，如图1和图2所示，连接柱131面向第一安装槽141和/或第二安装槽142的一侧设有第二屏蔽膜132。可以理解的，通过在连接柱131的外壁设置第二屏蔽膜132，从而利用第二屏蔽膜132进一步提高数字芯片组件2和模拟信号处理芯片3之间的电磁屏蔽。
在一实施例中，如图1所示，传感器组件4对应第一安装槽141和/或第二安装槽142的槽口设置有第三屏蔽膜41。可以理解的，通过在传感器组件4上设置第三屏蔽膜41，从而利用第三屏蔽膜41进一步提高传感器组件4与数字芯片组件2和模拟信号处理芯片3之间的电磁屏蔽。
可选地，围框12面向容腔14的一侧设有第一屏蔽膜121，连接柱131面向第一安装槽141和第二安装槽142的两侧均设有第二屏蔽膜132，传感器组件4对应第一安装槽141和第二安装槽142的槽口设置有第三屏蔽膜41，以使第三屏蔽膜41、第一屏蔽膜121及第二屏蔽膜132围合形成屏蔽腔，从而有效实现数字芯片组件2、模拟信号处理芯片3及传感器组件4之间的相互隔离，有效提高电磁屏蔽，避免相互之间的信号干扰。
在本实施例中，传感器组件4对应连接块13的位置未设置第三屏蔽膜41。可选地，模拟信号处理芯片3通过导电线与基板11电连接。
可以理解的，围框12的材质可选为陶瓷材质、硅材质或金属合金材质。基板11的材质可选为陶瓷材质。为了使得数模混合封装结构100方便与外部设备连接，基板11背向安装面111的一侧设有焊盘15，可选地，焊盘15包括多个，焊盘15可以是焊球，在此不做限定。
在一实施例中，如图1、图3和图4所示，数字芯片组件2包括转接板21和数字芯片22，转接板21设于第一安装槽141内，并与基体1电连接；数字芯片22设于转接板21背向基体1的一侧，并与转接板21电连接。
在本实施例中，转接板21可选为TSV转接板，通过设置转接板21，从而方便利用转接板21将数字芯片22设置于基板11。可以理解的，转接板21上设置有多个焊点，转接板21通过多个焊点与基板11连接，从而实现电连接。可选地，数字芯片22可通过焊接或导电胶粘结于转接板21，在此不做限定。
在一实施例中，如图1所示，传感器组件4包括载板42和传感器芯片43，载板42封盖于第一安装槽141和第二安装槽142的槽口，并与基体1电连接；传感器芯片43设于载板42背向基体1的一侧，并与载板42电连接。
在本实施例中，载板42用于安装传感器芯片43，载板42具有一定的刚性。可选地，载板42可选为板状结构。载板42可选为陶瓷板。第三屏蔽膜41涂覆于载板42。传感器芯片43可选为模拟传感器芯片。
本发明的数模混合封装结构100采用堆叠的封装设计，将模拟传感器芯片、高密度bumper的数字芯片及模数信号处理芯片封装于高可靠陶瓷管壳上，采用TSV等技术结合传感器接收-处理以及EMI屏蔽层的设计，采用陶瓷基板的设计，使得数模混合封装结构100具有很好的结构可靠性和信号完整性，数字信号处理芯片由于高密度小pitch的bumper，陶瓷工艺达不到设计要求，通过硅转接板的工艺，加大pitch的同时减少bumper密度，满足贴装到陶瓷管壳的工艺能力。
可以理解的，通过在连接块13的连接柱131外壁和围框12的内壁以及传感器组件4的载板42增加金属材料覆膜(屏蔽膜)，形成安装数字芯片组件2和模拟信号处理芯片3的隔腔屏蔽。通过将传感器芯片43贴装在陶瓷基板载板42的上部，并在载板42的下部增加金属材料覆膜，增加同数字芯片组件2和模拟信号处理芯片3的隔离。连接块13连接传感器组件4的载板42和基板11的信号。通过在基板11上增加TSV转接板21将数字芯片22较多的地以及电源网络合并连接，减少IO口数量，增大输出bumper的pitch和Size，使其符合陶瓷基板的贴装要求。
本发明还提出一种电子设备，包括设备主体和数模混合封装结构100，数模混合封装结构100与设备主体连接。该数模混合封装结构100的具体结构参照前述实施例，由于本电子设备采用了前述所有实施例的全部技术方案，因此至少具有前述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
本发明还提出一种封装工艺，该封装工艺用于制作上述的数模混合封装结构100，如图2至图4、图1所示，该封装工艺包括以下步骤：
制备基体1，使基体1形成有相邻设置的第一安装槽141和第二安装槽142；
将数字芯片组件2贴装于第一安装槽141内；
将模拟信号处理芯片3贴装于第二安装槽142内；
将传感器组件4封盖并贴装于第一安装槽141和第二安装槽142的槽口。
在本实施例中，基体1用于为数字芯片组件2、模拟信号处理芯片3及传感器组件4提供安装结构。通过在基体1上设置第一安装槽141和第二安装槽142，从而利用第一安装槽141和第二安装槽142实现安装数字芯片组件2和模拟信号处理芯片3的同时，对数字芯片组件2和模拟信号处理芯片3还起到隔离和屏蔽，避免数字芯片组件2和模拟信号处理芯片3之间的信号相互干扰。
在一实施例中，如图2所示，制备基体1，使基体1形成有相邻设置的第一安装槽141和第二安装槽142的步骤包括：
提供一基板11和围框12；
在围框12的一侧涂覆第一屏蔽膜121，将围框12贴装于基板11的一侧，以使围框12和基板11围合形成容腔14；
制备连接块13，在连接块13的外壁涂覆第二屏蔽膜132，将连接块13贴装于容腔14内，并与基板11连接，以使连接块13将容腔14分隔为第一安装槽141和第二安装槽142。
在本实施例中，基体1的基板11可选为板状结构，基板11具有相对设置的两个表面，其中一表面为安装面111。可选地，基体1为电路板结构。可以理解的，围框12可以是板状的框体或环形结构，在此不做限定。
可以理解的，通过在基板11的安装面111设置围框12，使得围框12与基体1的安装面111围合形成容腔14，也即围框12垂直设于基体1的安装面111。可选地，围框12环设于基体1的安装面111的周缘。在本实施例中，通过在围框12的一侧涂覆第一屏蔽膜121，如此使得围框12与基体1的安装面111围合形成容腔14起到屏蔽作用。
在本实施例中，通过将连接块13设于容腔14内，并与基体1的安装面111以及围框12连接，从而使得连接块13将容腔14分隔为第一安装槽141和第二安装槽142，也即连接块13将第一安装槽141和第二安装槽142完全隔离为两个独立的凹槽结构，从而有效实现电磁屏蔽，避免数字芯片组件2和模拟信号处理芯片3的相互信号干扰。
为了进一步提高第一安装槽141和第二安装槽142的屏蔽效果，连接块13的外壁涂覆第二屏蔽膜132。在本实施例中，第一屏蔽膜121和第二屏蔽膜132可选为EMI屏蔽膜。围框12的材质可选为陶瓷材质、硅材质或金属合金材质。基板11的材质可选为陶瓷材质。
在一实施例中，如图2所示，制备连接块13，在连接块13的外壁涂覆第二屏蔽膜132，将连接块13贴装于容腔14内，并与基板11连接，以使连接块13将容腔14分隔为第一安装槽141和第二安装槽142的步骤包括：
提供连接柱131；
将连接柱131开槽处理，形成贯通连接柱131两端的贯通槽133；
将导电胶填充于贯通槽133内，以形成导电柱134；
在连接柱131的外壁涂覆第二屏蔽膜132，将连接柱131和导电柱134的一端贴装于容腔14内，并与基板11连接，以使连接柱131将容腔14分隔为第一安装槽141和第二安装槽142。
在本实施例中，通过在连接柱131上开槽，形成贯通连接柱131两端的贯通槽133，从而将导电胶填充于贯通槽133内形成导电柱134，如此可利用连接块13实现与基板11连接的同时，通过导电柱134与基板11实现电连接，从而实现信号传输。可以理解的，第二屏蔽膜132涂覆于连接柱131的外壁。
在一实施例中，如图3所示，数字芯片组件2包括转接板21和数字芯片22；将数字芯片组件2贴装于第一安装槽141内的步骤包括：
将转接板21贴装于第一安装槽141内；
将数字芯片22贴装于转接板21背向基体1的一侧。
在本实施例中，转接板21可选为TSV转接板，通过设置转接板21，从而方便利用转接板21将数字芯片22设置于基板11。可以理解的，转接板21上设置有多个焊点，转接板21通过多个焊点与基板11连接，从而实现电连接。可选地，数字芯片22可通过焊接或导电胶粘结于转接板21，在此不做限定。
在一实施例中，如图1所示，传感器组件4包括载板42和传感器芯片43；将传感器组件4封盖并贴装于第一安装槽141和第二安装槽142的槽口的步骤包括：
在载板42的一侧涂覆间隔设置的两个第三屏蔽膜41；
将载板42涂覆第三屏蔽膜41的一侧封盖于第一安装槽141和第二安装槽142的槽口，以使两个第三屏蔽膜41分别与第一安装槽141和第二安装槽142对应设置；
将传感器芯片43贴装于载板42背向第三屏蔽膜41的一侧。
在本实施例中，载板42用于安装传感器芯片43，载板42具有一定的刚性。可选地，载板42可选为板状结构。载板42可选为陶瓷板。第三屏蔽膜41涂覆于载板42。传感器芯片43可选为模拟传感器芯片。
在一实施例中，如图1所示，将传感器组件4封盖并贴装于第一安装槽141和第二安装槽142的槽口的步骤之后，还包括：
在基体1背向第一安装槽141和第二安装槽142的一侧植球，形成焊盘15。
在本实施例中，通过在基体1的基板11背向安装面111的一侧通过植球工艺，形成焊盘15或焊球，从而方便数模混合封装结构100利用焊盘15或焊球与外部设备连接。可选地，焊盘15包括多个，焊盘15可以是焊球，在此不做限定。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (13)
1.一种数模混合封装结构，其特征在于，所述数模混合封装结构包括：
基体，所述基体设有相邻设置的第一安装槽和第二安装槽；
数字芯片组件，所述数字芯片组件设于所述第一安装槽内，并与所述基体电连接；
模拟信号处理芯片，所述模拟信号处理芯片设于所述第二安装槽内，并与所述基体电连接；及
传感器组件，所述传感器组件封盖所述第一安装槽和所述第二安装槽的槽口，并与所述基体电连接。
2.如权利要求1所述的数模混合封装结构，其特征在于，所述基体包括：
基板，所述基板具有安装面；
围框，所述围框设于所述安装面，并与所述基板围合形成容腔；及
连接块，所述连接块设于所述容腔内，并与所述基板和所述传感器组件电连接，所述连接块将所述容腔分隔为所述第一安装槽和所述第二安装槽。
3.如权利要求2所述的数模混合封装结构，其特征在于，所述连接块包括：
连接柱，所述连接柱设于所述安装面，并位于所述容腔内，所述连接柱设有贯通槽；和
导电柱，所述导电柱设于所述贯通槽内，并与所述基板和所述传感器组件电连接。
4.如权利要求3所述的数模混合封装结构，其特征在于，所述围框面向所述容腔的一侧设有第一屏蔽膜；
且/或，所述连接柱面向所述第一安装槽和/或所述第二安装槽的一侧设有第二屏蔽膜；
且/或，所述传感器组件对应所述第一安装槽和/或所述第二安装槽的槽口设置有第三屏蔽膜；
且/或，所述模拟信号处理芯片通过导电线与所述基板电连接；
且/或，所述围框的材质为陶瓷材质、硅材质或金属合金材质；
且/或，所述基板的材质为陶瓷材质；
且/或，所述基板背向所述安装面的一侧设有焊盘。
5.如权利要求1至4中任一项所述的数模混合封装结构，其特征在于，所述数字芯片组件包括：
转接板，所述转接板设于所述第一安装槽内，并与所述基体电连接；和
数字芯片，所述数字芯片设于所述转接板背向所述基体的一侧，并与所述转接板电连接。
6.如权利要求1至4中任一项所述的数模混合封装结构，其特征在于，所述传感器组件包括：
载板，所述载板封盖于所述第一安装槽和所述第二安装槽的槽口，并与所述基体电连接；和
传感器芯片，所述传感器芯片设于所述载板背向所述基体的一侧，并与所述载板电连接。
7.一种电子设备，其特征在于，包括设备主体和如权利要求1至6中任一项所述的数模混合封装结构，所述数模混合封装结构与所述设备主体连接。
8.一种封装工艺，用于制作如权利要求1至6中任一项所述的数模混合封装结构，其特征在于，所述封装工艺包括以下步骤：
制备基体，使所述基体形成有相邻设置的第一安装槽和第二安装槽；
将数字芯片组件贴装于所述第一安装槽内；
将模拟信号处理芯片贴装于所述第二安装槽内；
将传感器组件封盖并贴装于所述第一安装槽和所述第二安装槽的槽口。
9.如权利要求8所述的封装工艺，其特征在于，所述制备基体，使所述基体形成有相邻设置的第一安装槽和第二安装槽的步骤包括：
提供一基板和围框；
在所述围框的一侧涂覆第一屏蔽膜，将所述围框贴装于所述基板的一侧，以使所述围框和所述基板围合形成容腔；
制备连接块，在所述连接块的外壁涂覆第二屏蔽膜，将所述连接块贴装于所述容腔内，并与所述基板连接，以使所述连接块将所述容腔分隔为所述第一安装槽和所述第二安装槽。
10.如权利要求9所述的封装工艺，其特征在于，所述制备连接块，在所述连接块的外壁涂覆第二屏蔽膜，将所述连接块贴装于所述容腔内，并与所述基板连接，以使所述连接块将所述容腔分隔为所述第一安装槽和所述第二安装槽的步骤包括：
提供连接柱；
将所述连接柱开槽处理，形成贯通所述连接柱两端的贯通槽；
将导电胶填充于所述贯通槽内，以形成导电柱；
在所述连接柱的外壁涂覆第二屏蔽膜，将所述连接柱和所述导电柱的一端贴装于所述容腔内，并与所述基板连接，以使所述连接柱将所述容腔分隔为所述第一安装槽和所述第二安装槽。
11.如权利要求8所述的封装工艺，其特征在于，所述数字芯片组件包括转接板和数字芯片；所述将数字芯片组件贴装于所述第一安装槽内的步骤包括：
将所述转接板贴装于所述第一安装槽内；
将所述数字芯片贴装于所述转接板背向所述基体的一侧。
12.如权利要求8所述的封装工艺，其特征在于，所述传感器组件包括载板和传感器芯片；将传感器组件封盖并贴装于所述第一安装槽和所述第二安装槽的槽口的步骤包括：
在所述载板的一侧涂覆间隔设置的两个第三屏蔽膜；
将所述载板涂覆所述第三屏蔽膜的一侧封盖于所述第一安装槽和所述第二安装槽的槽口，以使两个所述第三屏蔽膜分别与所述第一安装槽和所述第二安装槽对应设置；
将所述传感器芯片贴装于所述载板背向所述第三屏蔽膜的一侧。
13.如权利要求8所述的封装工艺，其特征在于，所述将传感器组件封盖并贴装于所述第一安装槽和所述第二安装槽的槽口的步骤之后，还包括：
在所述基体背向所述第一安装槽和所述第二安装槽的一侧植球，形成焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011258816.6A CN112382628B (zh) | 2020-11-11 | 2020-11-11 | 数模混合封装结构、电子设备及封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011258816.6A CN112382628B (zh) | 2020-11-11 | 2020-11-11 | 数模混合封装结构、电子设备及封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112382628A true CN112382628A (zh) | 2021-02-19 |
| CN112382628B CN112382628B (zh) | 2022-09-20 |
Family
ID=74583031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011258816.6A Active CN112382628B (zh) | 2020-11-11 | 2020-11-11 | 数模混合封装结构、电子设备及封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112382628B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113825058A (zh) * | 2021-09-18 | 2021-12-21 | 深圳金贝奇电子有限公司 | 一种降低外接环境干扰的无线通信耳机通讯系统 |
| WO2023103965A1 (zh) * | 2021-12-06 | 2023-06-15 | 青岛歌尔智能传感器有限公司 | 一种封装系统、制作方法及智能穿戴设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030042596A1 (en) * | 2001-09-06 | 2003-03-06 | Crane Stanford W. | Semiconductor package |
| CN101814443A (zh) * | 2010-03-31 | 2010-08-25 | 中国人民解放军国防科学技术大学 | 一种带光接口的高性能处理器多芯片组件芯片设计方法 |
| US20160052779A1 (en) * | 2014-08-19 | 2016-02-25 | Lingsen Precision Industries, Ltd. | Mems microphone packaging method |
| US20180090449A1 (en) * | 2016-09-23 | 2018-03-29 | Samsung Electronics Co., Ltd. | Integrated circuit package, method of fabricating the same, and wearable device including integrated circuit package |
| CN109411487A (zh) * | 2017-08-15 | 2019-03-01 | 胜丽国际股份有限公司 | 堆叠式感测器封装结构 |
| CN111696963A (zh) * | 2020-07-14 | 2020-09-22 | 立讯电子科技（昆山）有限公司 | 封装结构及其制作方法 |
-
2020
- 2020-11-11 CN CN202011258816.6A patent/CN112382628B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030042596A1 (en) * | 2001-09-06 | 2003-03-06 | Crane Stanford W. | Semiconductor package |
| CN101814443A (zh) * | 2010-03-31 | 2010-08-25 | 中国人民解放军国防科学技术大学 | 一种带光接口的高性能处理器多芯片组件芯片设计方法 |
| US20160052779A1 (en) * | 2014-08-19 | 2016-02-25 | Lingsen Precision Industries, Ltd. | Mems microphone packaging method |
| US20180090449A1 (en) * | 2016-09-23 | 2018-03-29 | Samsung Electronics Co., Ltd. | Integrated circuit package, method of fabricating the same, and wearable device including integrated circuit package |
| CN109411487A (zh) * | 2017-08-15 | 2019-03-01 | 胜丽国际股份有限公司 | 堆叠式感测器封装结构 |
| CN111696963A (zh) * | 2020-07-14 | 2020-09-22 | 立讯电子科技（昆山）有限公司 | 封装结构及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113825058A (zh) * | 2021-09-18 | 2021-12-21 | 深圳金贝奇电子有限公司 | 一种降低外接环境干扰的无线通信耳机通讯系统 |
| WO2023103965A1 (zh) * | 2021-12-06 | 2023-06-15 | 青岛歌尔智能传感器有限公司 | 一种封装系统、制作方法及智能穿戴设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112382628B (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
| US5401688A (en) | Semiconductor device of multichip module-type | |
| CN112382628B (zh) | 数模混合封装结构、电子设备及封装工艺 | |
| US9060227B2 (en) | Shielded encapsulating structure and manufacturing method thereof | |
| CN110875284A (zh) | 具有部分emi屏蔽的半导体器件以及制作其的方法 | |
| US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| CN212991092U (zh) | 封装模组、模组载板和电子设备 | |
| CN111698827A (zh) | 电路板组件、电子设备、电路板组件的加工方法 | |
| KR20090021452A (ko) | 반도체 패키지 | |
| KR20010041593A (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| EP1076361A2 (en) | Chip assembly module of bump connection type using a multi-layer printed circuit substrate | |
| CN113035826B (zh) | 封装模组、封装模组的制作方法及电子设备 | |
| GB2418066A (en) | Tape ball grid array package | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JP2023535813A (ja) | パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス | |
| CN114497008A (zh) | 一种封装模块、封装模块的制造方法及电子设备 | |
| CN216292035U (zh) | 线路板焊接结构及其封装结构、屏蔽结构、屏蔽基板 | |
| CN111081696A (zh) | 半导体封装和制造半导体封装的方法 | |
| KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
| CN221125945U (zh) | 芯片封装结构及电子设备 | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| CN219885674U (zh) | 一种防水气压传感器及阵列封装结构 | |
| CN212062430U (zh) | 芯片模组和电子设备 | |
| CN210862717U (zh) | 计步器模组和穿戴设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |