CN112366140B - 一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法 - Google Patents

一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法 Download PDF

Info

Publication number
CN112366140B
CN112366140B CN202011251340.3A CN202011251340A CN112366140B CN 112366140 B CN112366140 B CN 112366140B CN 202011251340 A CN202011251340 A CN 202011251340A CN 112366140 B CN112366140 B CN 112366140B
Authority
CN
China
Prior art keywords
layer
encapsulation layer
memory chip
spin
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011251340.3A
Other languages
English (en)
Other versions
CN112366140A (zh
Inventor
侯新飞
崔文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jusheng Precision Mould Co ltd
Original Assignee
Suzhou Jusheng Precision Mould Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Jusheng Precision Mould Co ltd filed Critical Suzhou Jusheng Precision Mould Co ltd
Priority to CN202011251340.3A priority Critical patent/CN112366140B/zh
Publication of CN112366140A publication Critical patent/CN112366140A/zh
Application granted granted Critical
Publication of CN112366140B publication Critical patent/CN112366140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种用于5G智能设备的多存储芯片堆叠封装构件及其制备方法，通过在模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成线路层，先利用成膜性能优异的PEDOT:PSS形成一有机导电层，进而在有机导电层上形成一银纳米线网格，接着在所述银纳米线网格上形成一氧化石墨烯层，氧化石墨烯层的存在可以有效地使银纳米线网格中的相互接触的银纳米线的接合更加紧密，进而形成导电性能优异、稳固性好的线路层，进而可以将其应用于多存储芯片堆叠封装构中，以代替现有的常规布线结构，有效降低成本。进一步的，通过在模塑封装层上形成多个凹槽结构，进而使得线路层嵌入并填满所述凹槽结构，进一步提高了线路层的稳固性和可弯折性能。

Description

一种用于5G智能设备的多存储芯片堆叠封装构件及其制备 方法
技术领域
本发明涉及半导体存储元件封装领域，特别是涉及一种用于5G智能设备的多存储芯片堆叠封装构件及其制备方法。
背景技术
智能设备(特别是5G智能设备)朝着薄型化、可折叠、小型化的方向持续发展，各种多裸片封装解决方案诸如系统级封装和堆叠封装也得到了相应的发展。而随着5G便携式和移动电子设备的市场的发展，存储器封装构件需要更大的存储能力。传统的存储器封装构件中，由于单个芯片自身存储容量限制，存储器封装构件内部需要堆叠很多层芯片，以满足更高容量的存储要求，8层、16层及32层已经十分常见。由于现有的存储器封装构件内部需要多层芯片进行堆叠封装，而在现有的封装制程中，堆叠层数的增多，制程风险也会明显的增加，易发生裂片、倾斜或者位置偏移等问题。因此，需要改进现有的制程工艺，以提高存储器封装构件的良率。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种用于5G智能设备的多存储芯片堆叠封装构件及其制备方法。
为实现上述目的，本发明提出的一种用于5G智能设备的多存储芯片堆叠封装构件的制备方法，包括以下步骤：
(1)提供第一载板，在所述第一载板上设置第一模塑封装层，在所述第一模塑封装层上形成多个第一凹槽，接着在所述第一模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成第一线路层，所述第一线路层嵌入所述第一凹槽，接着在所述第一模塑封装层上设置第一存储芯片，使得所述第一存储芯片电连接至所述第一线路层。
(2)接着在所述第一模塑封装层上设置第二模塑封装层，使得所述第二模塑封装层覆盖所述第一存储芯片，接着对所述第二模塑封装层进行薄化处理，使得薄化处理后的所述第一存储芯片的表面的所述第二模塑封装层的厚度为150-250微米，接着在所述第二模塑封装层上形成多个第二凹槽以及多个第一通孔，多个所述第一通孔暴露所述第一线路层，接着在所述第二模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层，所述第二线路层嵌入所述第二凹槽和所述第一通孔，接着在所述第二模塑封装层上设置第二存储芯片，使得所述第二存储芯片电连接至所述第二线路层，所述第二存储芯片与所述第一存储芯片在垂直方向上部分重叠。
(3)接着在所述第二模塑封装层上设置第三模塑封装层，使得所述第三模塑封装层覆盖所述第二存储芯片，接着对所述第三模塑封装层进行薄化处理，使得薄化处理后的所述第二存储芯片的表面的所述第三模塑封装层的厚度为80-150微米，接着在所述第三模塑封装层上形成多个第三凹槽以及多个第二通孔，多个所述第二通孔暴露所述第二线路层，接着在所述第三模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层，所述第三线路层嵌入所述第三凹槽和所述第二通孔，接着在所述第三模塑封装层上设置第三存储芯片，使得所述第三存储芯片电连接至所述第三线路层，所述第三存储芯片与所述第二存储芯片在垂直方向上部分重叠。
(4)接着在所述第三模塑封装层上设置第四模塑封装层，使得所述第四模塑封装层覆盖所述第三存储芯片，接着对所述第四模塑封装层进行薄化处理，使得薄化处理后的所述第三存储芯片的表面的所述第四模塑封装层的厚度为150-250微米，接着在所述第四模塑封装层上形成多个第四凹槽以及多个第三通孔，多个所述第三通孔暴露所述第三线路层，接着在所述第四模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层，所述第四线路层嵌入所述第四凹槽和所述第三通孔，接着在所述第四模塑封装层上设置第四存储芯片，使得所述第四存储芯片电连接至所述第四线路层，所述第四存储芯片与所述第三存储芯片在垂直方向上部分重叠，接着在所述第四模塑封装层上设置第五模塑封装层。
(5)接着形成多个第一穿孔，每个所述第一穿孔暴露相应的所述第一、第二、第三、第四存储芯片的背面，接着在多个所述第一穿孔中分别形成多个散热柱。
(6)接着去除所述第一载板，然后在所述第一模塑封装层中形成多个第二穿孔，所述第二穿孔暴露所述第一线路层，接着在多个所述第二穿孔中分别形成多个导电柱。
作为优选，在所述步骤(1)中，多个所述第一凹槽呈矩阵排列，所述第一凹槽的深度与所述第一模塑封装层的厚度的比值为0.05-0.1，在所述第一模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第一线路层的过程为：首先进行步骤a1)，在所述第一模塑封装层上旋涂PEDOT:PSS浓度为20-30mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-20分钟，接着进行步骤a2)，旋涂银纳米线浓度为10-15mg/ml的银纳米线悬浮液，接着进行步骤a3)，旋涂氧化石墨烯浓度为1-2mg/ml的氧化石墨烯水溶液，接着多次重复步骤a1)至a3)。
作为优选，在所述步骤(2)中，多个所述第二凹槽呈矩阵排列，所述第二凹槽的深度与所述第二模塑封装层的厚度的比值为0.1-0.2，在所述第二模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层的过程为：首先进行步骤b1)，在所述第二模塑封装层上旋涂PEDOT:PSS浓度为40-50mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理20-30分钟，接着进行步骤b2)，旋涂银纳米线浓度为20-30mg/ml的银纳米线悬浮液，接着进行步骤b3)，旋涂氧化石墨烯浓度为3-4mg/ml的氧化石墨烯水溶液，接着多次重复步骤b1)至b3)。
作为优选，在所述步骤(3)中，多个所述第三凹槽呈矩阵排列，所述第三凹槽的深度与所述第三模塑封装层的厚度的比值为0.2-0.3，在所述第三模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层的过程为：首先进行步骤c1)，在所述第三模塑封装层上旋涂PEDOT:PSS浓度为30-40mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理15-25分钟，接着进行步骤c2)，旋涂银纳米线浓度为15-25mg/ml的银纳米线悬浮液，接着进行步骤c3)，旋涂氧化石墨烯浓度为2-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤c1)至c3)。
作为优选，在所述步骤(4)中，多个所述第四凹槽呈矩阵排列，所述第四凹槽的深度与所述第四模塑封装层的厚度的比值为0.1-0.2，在所述第四模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层的过程为：首先进行步骤d1)，在所述第四模塑封装层上旋涂PEDOT:PSS浓度为25-35mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-30分钟，接着进行步骤d2)，旋涂银纳米线浓度为10-20mg/ml的银纳米线悬浮液，接着进行步骤d3)，旋涂氧化石墨烯浓度为1-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤d1)至d3)。
作为优选，在所述步骤(5)中，所述第一穿孔通过湿法刻蚀或干法刻蚀形成，多个所述散热柱的材料是铜、铝、氧化铝、氮化硼中的一种或多种。
作为优选，在所述步骤(6)中，所述第二穿孔通过湿法刻蚀或干法刻蚀形成，多个所述导电柱的材料是铜、铝、银、钛、镍、金、钯中一种或多种，多个所述导电柱通过电镀、化学镀、蒸镀、磁控溅射、电子束蒸发、化学气相沉积中的一种或多种工艺形成。
本发明还提出一种用于5G智能设备的多存储芯片堆叠封装构件，其采用上述方法制备的。
本发明与现有技术相比具有下列优点：
在本发明的用于5G智能设备的多存储芯片堆叠封装构的制备过程中，通过在模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成线路层，银纳米线虽然具有较高的导电率，但是单纯的银纳米线网格具有表面粗糙度大、粘附力差、相互接触的银纳米线之间的节点处的电阻大等缺陷，因此，在本发明的线路层中，先利用成膜性能优异的PEDOT:PSS形成一有机导电层，进而在有机导电层上形成一银纳米线网格，接着在所述银纳米线网格上形成一氧化石墨烯层，氧化石墨烯层的存在可以有效地使银纳米线网格中的相互接触的银纳米线的接合更加紧密，进而形成导电性能优异、稳固性好的线路层，进而可以将其应用于多存储芯片堆叠封装构中，以代替现有的常规布线结构，有效降低成本。进一步的，通过在模塑封装层上形成多个凹槽结构，进而使得线路层嵌入并填满所述凹槽结构，进一步提高了线路层的稳固性和可弯折性能。
附图说明
图1-图6为本发明实施例中用于5G智能设备的多存储芯片堆叠封装构件的各制备过程的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图6所示，本实施例提供一种用于5G智能设备的多存储芯片堆叠封装构件及其制备方法。
在具体的实施例中，本发明提出的一种用于5G智能设备的多存储芯片堆叠封装构件的制备方法，包括以下步骤：如图1所示，首先进行步骤(1)，提供第一载板11，在所述第一载板11上设置第一模塑封装层12，在所述第一模塑封装层12上形成多个第一凹槽121，接着在所述第一模塑封装层12上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成第一线路层13，所述第一线路层13嵌入并填满所述第一凹槽121，接着在所述第一模塑封装层12上设置第一存储芯片14，使得所述第一存储芯片14电连接至所述第一线路层13。
其中，在所述步骤(1)中，多个所述第一凹槽121呈矩阵排列，所述第一凹槽121的深度与所述第一模塑封装层12的厚度的比值为0.05-0.1，在所述第一模塑封装层12上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第一线路层13的过程为：首先进行步骤a1)，在所述第一模塑封装层12上旋涂PEDOT:PSS浓度为20-30mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-20分钟，接着进行步骤a2)，旋涂银纳米线浓度为10-15mg/ml的银纳米线悬浮液，接着进行步骤a3)，旋涂氧化石墨烯浓度为1-2mg/ml的氧化石墨烯水溶液，接着多次重复步骤a1)至a3)。
在具体的实施例中，首先提供第一载板11，所述第一载板11具体可以为不锈钢载板、铜载板、铝载板、单晶硅载板、多晶硅载板中的一种，接着在所述第一载板11上通过模塑工艺形成第一模塑封装层12，所述第一模塑封装层12为环氧树脂塑封体，接着利用模板并通过激光烧蚀工艺在所述第一模塑封装层12上形成多个第一凹槽121，多个所述第一凹槽121呈矩阵排列，所述第一凹槽的深度为3-8微米，具体的可以为4微米、5微米或6微米，所述第一凹槽为圆形凹槽或正方形凹槽，所述第一凹槽的直径或边长为10-20微米，具体的可以为12微米、15微米或18微米，相邻所述第一凹槽的间距为20-40微米，具体的可以为25微米、30微米、35微米。所述第一凹槽121的深度与所述第一模塑封装层12的厚度的优选为0.06、0.08或0.09。通过优化第一凹槽的尺寸，以便于后续形成的第一线路层13嵌入并填满所述第一凹槽，进而可以提高第一线路层13的稳固性。
在具体的实施例中，在所述第一模塑封装层12上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第一线路层13的过程为：在所述第一模塑封装层12上设置一线路图形掩膜，接着进行步骤a1)，在所述第一模塑封装层12上旋涂PEDOT:PSS浓度为25mg/ml的PEDOT:PSS水溶液，旋涂的转速为3000-4000转/分钟，具体的可以为3500转/分钟，接着在130℃下热处理15分钟，以形成PEDOT:PSS层；接着进行步骤a2)，旋涂银纳米线浓度为12mg/ml的银纳米线悬浮液，旋涂的转速为3000-5000转/分钟，具体的可以为4000转/分钟；接着进行步骤a3)，旋涂氧化石墨烯浓度为1.5mg/ml的氧化石墨烯水溶液，旋涂的转速为2000-3000转/分钟，具体为2500转/分钟，接着多次重复步骤a1)至a3)，具体的可以重复两次、三次、四次或五次，旋涂工艺完成后，去除线路图形掩膜，以形成所述第一线路层13，所述第一线路层13嵌入并填满所述第一凹槽121。
在具体的实施例中，接着在所述第一模塑封装层12上设置第一存储芯片14，使得所述第一存储芯片14的焊垫通过导电粘结剂电连接至所述第一线路层13。
如图2所示，接着进行步骤(2)，接着在所述第一模塑封装层12上设置第二模塑封装层15，使得所述第二模塑封装层15覆盖所述第一存储芯片14，接着对所述第二模塑封装层15进行薄化处理，使得薄化处理后的所述第一存储芯片14的表面的所述第二模塑封装层15的厚度为150-250微米，接着在所述第二模塑封装层15上形成多个第二凹槽151以及多个第一通孔152，多个所述第一通孔152暴露所述第一线路层13，接着在所述第二模塑封装层15上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层16，所述第二线路层16嵌入到所述第二凹槽151和所述第一通孔152，并填满所述第二凹槽151，接着在所述第二模塑封装层15上设置第二存储芯片17，使得所述第二存储芯片17电连接至所述第二线路层16，所述第二存储芯片17与所述第一存储芯片14在垂直方向上部分重叠。
其中，在所述步骤(2)中，多个所述第二凹槽151呈矩阵排列，所述第二凹槽151的深度与所述第二模塑封装层15的厚度的比值为0.1-0.2，在所述第二模塑封装层15上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层16的过程为：首先进行步骤b1)，在所述第二模塑封装层15上旋涂PEDOT:PSS浓度为40-50mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理20-30分钟，接着进行步骤b2)，旋涂银纳米线浓度为20-30mg/ml的银纳米线悬浮液，接着进行步骤b3)，旋涂氧化石墨烯浓度为3-4mg/ml的氧化石墨烯水溶液，接着多次重复步骤b1)至b3)。
在具体的实施例中，所述第二模塑封装层15为环氧树脂塑封体，接着利用模板并通过激光烧蚀工艺在所述第二模塑封装层15上形成多个第二凹槽151以及多个第一通孔152，多个所述第二凹槽151呈矩阵排列，所述第二凹槽151的深度为7-15微米，具体的可以为9微米、11微米或13微米，所述第二凹槽151为圆形凹槽或正方形凹槽，所述第二凹槽151的直径或边长为20-30微米，具体的可以为23微米、25微米或28微米，相邻所述第二凹槽151的间距为30-50微米，具体的可以为35微米、40微米、45微米。所述第二凹槽151的深度与所述第二模塑封装层15的厚度的优选为0.12、0.15或0.18。通过优化第二凹槽151的尺寸，以便于后续形成的第二线路层16嵌入并填满所述第二凹槽151，进而可以提高第二线路层16的稳固性，进一步的，通过设置所述第一通孔152的直径或边长小于所述第二凹槽151的直径或边长，以便于在旋涂工艺中在所述第一通孔152中形成稳定的导电结构，以便于所述第二线路层16与所述第一线路层13电连接。
在具体的实施例中，在所述第二模塑封装层15上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层16的过程为：在所述第二模塑封装层15上设置一线路图形掩膜，接着进行步骤b1)，在所述第二模塑封装层15上旋涂PEDOT:PSS浓度为45mg/ml的PEDOT:PSS水溶液，旋涂的转速为3000-4000转/分钟，具体的可以为3500转/分钟，接着在130℃下热处理25分钟，接着进行步骤b2)，旋涂银纳米线浓度为25mg/ml的银纳米线悬浮液，旋涂的转速为3000-5000转/分钟，具体的可以为4000转/分钟，接着进行步骤b3)，旋涂氧化石墨烯浓度为3.5mg/ml的氧化石墨烯水溶液，旋涂的转速为2000-3000转/分钟，具体为2500转/分钟，接着多次重复步骤b1)至b3)，具体的可以重复两次、三次、四次或五次，旋涂工艺完成后，去除线路图形掩膜，以形成所述第二线路层16，在优选的实施例中，所述第二线路层16嵌入并填满所述多个第二凹槽151以及多个第一通孔152，进而提高第一线路层13和第二线路层的电连接的稳固性。
在具体的实施例中，接着在所述第二模塑封装层15上设置第二存储芯片17，使得所述第二存储芯片17的焊垫通过导电粘结剂电连接至所述第二线路层16。
如图3所示，接着进行步骤(3)，接着在所述第二模塑封装层15上设置第三模塑封装层18，使得所述第三模塑封装层18覆盖所述第二存储芯片17，接着对所述第三模塑封装层18进行薄化处理，使得薄化处理后的所述第二存储芯片17的表面的所述第三模塑封装层18的厚度为80-150微米，接着在所述第三模塑封装层18上形成多个第三凹槽181以及多个第二通孔182，多个所述第二通孔182暴露所述第二线路层17，接着在所述第三模塑封装层18上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层19，所述第三线路层19嵌入所述第三凹槽181和所述第二通孔182，接着在所述第三模塑封装层18上设置第三存储芯片20，使得所述第三存储芯片20电连接至所述第三线路层19，所述第三存储芯片20与所述第二存储芯片17在垂直方向上部分重叠。
其中，在所述步骤(3)中，多个所述第三凹槽181呈矩阵排列，所述第三凹槽181的深度与所述第三模塑封装层18的厚度的比值为0.2-0.3，在所述第三模塑封装层18上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层19的过程为：首先进行步骤c1)，在所述第三模塑封装层18上旋涂PEDOT:PSS浓度为30-40mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理15-25分钟，接着进行步骤c2)，旋涂银纳米线浓度为15-25mg/ml的银纳米线悬浮液，接着进行步骤c3)，旋涂氧化石墨烯浓度为2-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤c1)至c3)。
在具体的实施例中，所述第三模塑封装层18为环氧树脂塑封体，接着利用模板并通过激光烧蚀工艺在所述第三模塑封装层18上形成多个第三凹槽181以及多个第二通孔182，多个所述第三凹槽181呈矩阵排列，所述第三凹槽181的深度为5-12微米，具体的可以为7微米、9微米或11微米，所述第三凹槽181为圆形凹槽或正方形凹槽，所述第三凹槽181的直径或边长为15-25微米，具体的可以为18微米、20微米或23微米，相邻所述第三凹槽181的间距为25-45微米，具体的可以为30微米、35微米、40微米。所述第三凹槽181的深度与所述第三模塑封装层18的厚度的优选为0.22、0.25或0.28。通过优化第三凹槽181的尺寸，以便于后续形成的第三线路层19嵌入并填满所述第三凹槽181，进而可以提高第三线路层19的稳固性，进一步的，通过设置所述第二通孔182的直径或边长小于所述第三凹槽181的直径或边长，以便于在旋涂工艺中在所述第二通孔182中形成稳定的导电结构，以便于所述第三线路层19与所述第二线路层17电连接。
在具体的实施例中，在所述第三模塑封装层18上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层19的过程为：在所述第三模塑封装层18上设置一线路图形掩膜，接着进行步骤c1)，在所述第三模塑封装层18上旋涂PEDOT:PSS浓度为35mg/ml的PEDOT:PSS水溶液，旋涂的转速为3000-4000转/分钟，具体的可以为3500转/分钟，接着在130℃下热处理20分钟，接着进行步骤c2)，旋涂银纳米线浓度为20mg/ml的银纳米线悬浮液，旋涂的转速为3000-5000转/分钟，具体的可以为4000转/分钟，接着进行步骤c3)，旋涂氧化石墨烯浓度为2.5mg/ml的氧化石墨烯水溶液，旋涂的转速为2000-3000转/分钟，具体为2500转/分钟，接着多次重复步骤c1)至c3)，具体的可以重复两次、三次、四次或五次，旋涂工艺完成后，去除线路图形掩膜，以形成所述第三线路层19，在优选的实施例中，所述第三线路层19嵌入并填满所述多个第三凹槽181以及多个第二通孔182，进而提高第二线路层16和第三线路层19的电连接的稳固性。
在具体的实施例中，接着在所述第三模塑封装层18上设置第三存储芯片20，使得所述第三存储芯片20的焊垫通过导电粘结剂电连接至所述第三线路层19。
如图4所示，接着进行步骤(4)，接着在所述第三模塑封装18上设置第四模塑封装层21，使得所述第四模塑封装层21覆盖所述第三存储芯片20，接着对所述第四模塑封装层21进行薄化处理，使得薄化处理后的所述第三存储芯片20的表面的所述第四模塑封装层21的厚度为150-250微米，接着在所述第四模塑封装层21上形成多个第四凹槽211以及多个第三通孔212，多个所述第三通孔212暴露所述第三线路层，接着在所述第四模塑封装层21上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层22，所述第四线路层22嵌入所述第四凹槽211和所述第三通孔212，接着在所述第四模塑封装层21上设置第四存储芯片23，使得所述第四存储芯片23电连接至所述第四线路层22，所述第四存储芯片23与所述第三存储芯片20在垂直方向上部分重叠，接着在所述第四模塑封装层21上设置第五模塑封装层24。
其中，在所述步骤(4)中，多个所述第四凹槽211呈矩阵排列，所述第四凹槽211的深度与所述第四模塑封装层21的厚度的比值为0.1-0.2，在所述第四模塑封装层21上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层22的过程为：首先进行步骤d1)，在所述第四模塑封装层21上旋涂PEDOT:PSS浓度为25-35mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-30分钟，接着进行步骤d2)，旋涂银纳米线浓度为10-20mg/ml的银纳米线悬浮液，接着进行步骤d3)，旋涂氧化石墨烯浓度为1-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤d1)至d3)。
在具体的实施例中，所述第四、第五模塑封装层21和23为环氧树脂塑封体，接着利用模板并通过激光烧蚀工艺在所述第四模塑封装层21上形成多个第四凹槽211以及多个第三通孔212，多个所述第四凹槽211呈矩阵排列，所述第四凹槽211的深度为7-15微米，具体的可以为9微米、11微米或13微米，所述第四凹槽211为圆形凹槽或正方形凹槽，所述第四凹槽211的直径或边长为20-30微米，具体的可以为23微米、25微米或28微米，相邻所述第四凹槽211的间距为30-50微米，具体的可以为35微米、40微米、45微米。所述第四凹槽211的深度与所述第四模塑封装层21的厚度的优选为0.12、0.15或0.18。通过优化第四凹槽211的尺寸，以便于后续形成的第四线路层22嵌入并填满所述第四凹槽211，进而可以提高第四线路层22的稳固性，进一步的，通过设置所述第三通孔212的直径或边长小于所述第四凹槽211的直径或边长，以便于在旋涂工艺中在所述第三通孔212中形成稳定的导电结构，以便于所述第四线路层22与所述第三线路层19电连接。
在具体的实施例中，在所述第四模塑封装层21上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层22的过程为：在所述第四模塑封装层21上设置一线路图形掩膜，接着进行步骤d1)，在所述第四模塑封装层21上旋涂PEDOT:PSS浓度为30mg/ml的PEDOT:PSS水溶液，旋涂的转速为3000-4000转/分钟，具体的可以为3500转/分钟，接着在130℃下热处理20分钟，接着进行步骤d2)，旋涂银纳米线浓度为15mg/ml的银纳米线悬浮液，旋涂的转速为3000-5000转/分钟，具体的可以为4000转/分钟，接着进行步骤d3)，旋涂氧化石墨烯浓度为2mg/ml的氧化石墨烯水溶液，旋涂的转速为2000-3000转/分钟，具体为2500转/分钟，接着多次重复步骤d1)至d3)，具体的可以重复两次、三次、四次或五次，旋涂工艺完成后，去除线路图形掩膜，以形成所述第四线路层22，在优选的实施例中，所述第四线路层22嵌入并填满所述多个第四凹槽211以及多个第三通孔212，进而提高第四线路层22和第三线路层19的电连接的稳固性。
在具体的实施例中，接着在所述第四模塑封装层21上设置第四存储芯片23，使得所述第四存储芯片23的焊垫通过导电粘结剂电连接至所述第四线路层22。
如图5所示，接着进行步骤(5)，接着形成多个第一穿孔25，每个所述第一穿孔暴露相应的所述第一、第二、第三、第四存储芯片的背面，接着在多个所述第一穿孔中分别形成多个散热柱25。
其中，在所述步骤(5)中，所述第一穿孔通过湿法刻蚀或干法刻蚀形成，多个所述散热柱25的材料是铜、铝、氧化铝、氮化硼中的一种或多种。所述散热柱通过PECVD、ALD、溅射、电镀、化学镀、CVD或PVD工艺沉积而成
如图6所示，接着进行步骤(6)接着去除所述第一载板11，然后在所述第一模塑封装层12中形成多个第二穿孔，所述第二穿孔暴露所述第一线路层13，接着在多个所述第二穿孔中分别形成多个导电柱26。
其中，在所述步骤(6)中，所述第二穿孔通过湿法刻蚀或干法刻蚀形成，多个所述导电柱26的材料是铜、铝、银、钛、镍、金、钯中一种或多种，多个所述导电柱26通过电镀、化学镀、蒸镀、磁控溅射、电子束蒸发、化学气相沉积中的一种或多种工艺形成，所述导电柱电连接至所述第一线路层13。
如图6所示，本发明还提出一种用于5G智能设备的多存储芯片堆叠封装构件，其采用上述方法制备的。
本发明与现有技术相比具有下列优点：在本发明的用于5G智能设备的多存储芯片堆叠封装构的制备过程中，通过在模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成线路层，银纳米线虽然具有较高的导电率，但是单纯的银纳米线网格具有表面粗糙度大、粘附力差、相互接触的银纳米线之间的节点处的电阻大等缺陷，因此，在本发明的线路层中，先利用成膜性能优异的PEDOT:PSS形成一有机导电层，进而在有机导电层上形成一银纳米线网格，接着在所述银纳米线网格上形成一氧化石墨烯层，氧化石墨烯层的存在可以有效地使银纳米线网格中的相互接触的银纳米线的接合更加紧密，进而形成导电性能优异、稳固性好的线路层，进而可以将其应用于多存储芯片堆叠封装构中，以代替现有的常规布线结构，有效降低成本。进一步的，通过在模塑封装层上形成多个凹槽结构，进而使得线路层嵌入并填满所述凹槽结构，进一步提高了线路层的稳固性和可弯折性能。
在其他实施例中，本发明提出的一种用于5G智能设备的多存储芯片堆叠封装构件的制备方法，包括以下步骤：
(1)提供第一载板，在所述第一载板上设置第一模塑封装层，在所述第一模塑封装层上形成多个第一凹槽，接着在所述第一模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成第一线路层，所述第一线路层嵌入所述第一凹槽，接着在所述第一模塑封装层上设置第一存储芯片，使得所述第一存储芯片电连接至所述第一线路层。
(2)接着在所述第一模塑封装层上设置第二模塑封装层，使得所述第二模塑封装层覆盖所述第一存储芯片，接着对所述第二模塑封装层进行薄化处理，使得薄化处理后的所述第一存储芯片的表面的所述第二模塑封装层的厚度为150-250微米，接着在所述第二模塑封装层上形成多个第二凹槽以及多个第一通孔，多个所述第一通孔暴露所述第一线路层，接着在所述第二模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层，所述第二线路层嵌入所述第二凹槽和所述第一通孔，接着在所述第二模塑封装层上设置第二存储芯片，使得所述第二存储芯片电连接至所述第二线路层，所述第二存储芯片与所述第一存储芯片在垂直方向上部分重叠。
(3)接着在所述第二模塑封装层上设置第三模塑封装层，使得所述第三模塑封装层覆盖所述第二存储芯片，接着对所述第三模塑封装层进行薄化处理，使得薄化处理后的所述第二存储芯片的表面的所述第三模塑封装层的厚度为80-150微米，接着在所述第三模塑封装层上形成多个第三凹槽以及多个第二通孔，多个所述第二通孔暴露所述第二线路层，接着在所述第三模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层，所述第三线路层嵌入所述第三凹槽和所述第二通孔，接着在所述第三模塑封装层上设置第三存储芯片，使得所述第三存储芯片电连接至所述第三线路层，所述第三存储芯片与所述第二存储芯片在垂直方向上部分重叠。
(4)接着在所述第三模塑封装层上设置第四模塑封装层，使得所述第四模塑封装层覆盖所述第三存储芯片，接着对所述第四模塑封装层进行薄化处理，使得薄化处理后的所述第三存储芯片的表面的所述第四模塑封装层的厚度为150-250微米，接着在所述第四模塑封装层上形成多个第四凹槽以及多个第三通孔，多个所述第三通孔暴露所述第三线路层，接着在所述第四模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层，所述第四线路层嵌入所述第四凹槽和所述第三通孔，接着在所述第四模塑封装层上设置第四存储芯片，使得所述第四存储芯片电连接至所述第四线路层，所述第四存储芯片与所述第三存储芯片在垂直方向上部分重叠，接着在所述第四模塑封装层上设置第五模塑封装层。
(5)接着形成多个第一穿孔，每个所述第一穿孔暴露相应的所述第一、第二、第三、第四存储芯片的背面，接着在多个所述第一穿孔中分别形成多个散热柱。
(6)接着去除所述第一载板，然后在所述第一模塑封装层中形成多个第二穿孔，所述第二穿孔暴露所述第一线路层，接着在多个所述第二穿孔中分别形成多个导电柱。
在一些其他实施例中，在所述步骤(1)中，多个所述第一凹槽呈矩阵排列，所述第一凹槽的深度与所述第一模塑封装层的厚度的比值为0.05-0.1，在所述第一模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第一线路层的过程为：首先进行步骤a1)，在所述第一模塑封装层上旋涂PEDOT:PSS浓度为20-30mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-20分钟，接着进行步骤a2)，旋涂银纳米线浓度为10-15mg/ml的银纳米线悬浮液，接着进行步骤a3)，旋涂氧化石墨烯浓度为1-2mg/ml的氧化石墨烯水溶液，接着多次重复步骤a1)至a3)。
在一些其他实施例中，在所述步骤(2)中，多个所述第二凹槽呈矩阵排列，所述第二凹槽的深度与所述第二模塑封装层的厚度的比值为0.1-0.2，在所述第二模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层的过程为：首先进行步骤b1)，在所述第二模塑封装层上旋涂PEDOT:PSS浓度为40-50mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理20-30分钟，接着进行步骤b2)，旋涂银纳米线浓度为20-30mg/ml的银纳米线悬浮液，接着进行步骤b3)，旋涂氧化石墨烯浓度为3-4mg/ml的氧化石墨烯水溶液，接着多次重复步骤b1)至b3)。
在一些其他实施例中，在所述步骤(3)中，多个所述第三凹槽呈矩阵排列，所述第三凹槽的深度与所述第三模塑封装层的厚度的比值为0.2-0.3，在所述第三模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层的过程为：首先进行步骤c1)，在所述第三模塑封装层上旋涂PEDOT:PSS浓度为30-40mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理15-25分钟，接着进行步骤c2)，旋涂银纳米线浓度为15-25mg/ml的银纳米线悬浮液，接着进行步骤c3)，旋涂氧化石墨烯浓度为2-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤c1)至c3)。
在一些其他实施例中，在所述步骤(4)中，多个所述第四凹槽呈矩阵排列，所述第四凹槽的深度与所述第四模塑封装层的厚度的比值为0.1-0.2，在所述第四模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层的过程为：首先进行步骤d1)，在所述第四模塑封装层上旋涂PEDOT:PSS浓度为25-35mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-30分钟，接着进行步骤d2)，旋涂银纳米线浓度为10-20mg/ml的银纳米线悬浮液，接着进行步骤d3)，旋涂氧化石墨烯浓度为1-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤d1)至d3)。
在一些其他实施例中，在所述步骤(5)中，所述第一穿孔通过湿法刻蚀或干法刻蚀形成，多个所述散热柱的材料是铜、铝、氧化铝、氮化硼中的一种或多种。
在一些其他实施例中，在所述步骤(6)中，所述第二穿孔通过湿法刻蚀或干法刻蚀形成，多个所述导电柱的材料是铜、铝、银、钛、镍、金、钯中一种或多种，多个所述导电柱通过电镀、化学镀、蒸镀、磁控溅射、电子束蒸发、化学气相沉积中的一种或多种工艺形成。
在一些其他实施例中，本发明还提出一种用于5G智能设备的多存储芯片堆叠封装构件，其采用上述方法制备的。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种用于5G智能设备的多存储芯片堆叠封装构件的制备方法，其特征在于：包括以下步骤：
(1)提供第一载板，在所述第一载板上设置第一模塑封装层，在所述第一模塑封装层上形成多个第一凹槽，接着在所述第一模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成第一线路层，所述第一线路层嵌入所述第一凹槽，接着在所述第一模塑封装层上设置第一存储芯片，使得所述第一存储芯片电连接至所述第一线路层；
(2)接着在所述第一模塑封装层上设置第二模塑封装层，使得所述第二模塑封装层覆盖所述第一存储芯片，接着对所述第二模塑封装层进行薄化处理，使得薄化处理后的所述第一存储芯片的表面的所述第二模塑封装层的厚度为150-250微米，接着在所述第二模塑封装层上形成多个第二凹槽以及多个第一通孔，多个所述第一通孔暴露所述第一线路层，接着在所述第二模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成第二线路层，所述第二线路层嵌入所述第二凹槽和所述第一通孔，接着在所述第二模塑封装层上设置第二存储芯片，使得所述第二存储芯片电连接至所述第二线路层，所述第二存储芯片与所述第一存储芯片在垂直方向上部分重叠；
(3)接着在所述第二模塑封装层上设置第三模塑封装层，使得所述第三模塑封装层覆盖所述第二存储芯片，接着对所述第三模塑封装层进行薄化处理，使得薄化处理后的所述第二存储芯片的表面的所述第三模塑封装层的厚度为80-150微米，接着在所述第三模塑封装层上形成多个第三凹槽以及多个第二通孔，多个所述第二通孔暴露所述第二线路层，接着在所述第三模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成第三线路层，所述第三线路层嵌入所述第三凹槽和所述第二通孔，接着在所述第三模塑封装层上设置第三存储芯片，使得所述第三存储芯片电连接至所述第三线路层，所述第三存储芯片与所述第二存储芯片在垂直方向上部分重叠；
(4)接着在所述第三模塑封装层上设置第四模塑封装层，使得所述第四模塑封装层覆盖所述第三存储芯片，接着对所述第四模塑封装层进行薄化处理，使得薄化处理后的所述第三存储芯片的表面的所述第四模塑封装层的厚度为150-250微米，接着在所述第四模塑封装层上形成多个第四凹槽以及多个第三通孔，多个所述第三通孔暴露所述第三线路层，接着在所述第四模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成第四线路层，所述第四线路层嵌入所述第四凹槽和所述第三通孔，接着在所述第四模塑封装层上设置第四存储芯片，使得所述第四存储芯片电连接至所述第四线路层，所述第四存储芯片与所述第三存储芯片在垂直方向上部分重叠，接着在所述第四模塑封装层上设置第五模塑封装层；
(5)接着形成多个第一穿孔，每个所述第一穿孔暴露相应的所述第一、第二、第三、第四存储芯片的背面，接着在多个所述第一穿孔中分别形成多个散热柱；
(6)接着去除所述第一载板，然后在所述第一模塑封装层中形成多个第二穿孔，所述第二穿孔暴露所述第一线路层，接着在多个所述第二穿孔中分别形成多个导电柱。
2.根据权利要求1所述的用于5G智能设备的多存储芯片堆叠封装构件的制备方法，其特征在于：在所述步骤(1)中，多个所述第一凹槽呈矩阵排列，所述第一凹槽的深度与所述第一模塑封装层的厚度的比值为0.05-0.1，在所述第一模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第一线路层的过程为：首先进行步骤a1)，在所述第一模塑封装层上旋涂PEDOT:PSS浓度为20-30mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-20分钟，接着进行步骤a2)，旋涂银纳米线浓度为10-15mg/ml的银纳米线悬浮液，接着进行步骤a3)，旋涂氧化石墨烯浓度为1-2mg/ml的氧化石墨烯水溶液，接着多次重复步骤a1)至a3)。
3.根据权利要求1所述的用于5G智能设备的多存储芯片堆叠封装构件的制备方法，其特征在于：在所述步骤(2)中，多个所述第二凹槽呈矩阵排列，所述第二凹槽的深度与所述第二模塑封装层的厚度的比值为0.1-0.2，在所述第二模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第二线路层的过程为：首先进行步骤b1)，在所述第二模塑封装层上旋涂PEDOT:PSS浓度为40-50mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理20-30分钟，接着进行步骤b2)，旋涂银纳米线浓度为20-30mg/ml的银纳米线悬浮液，接着进行步骤b3)，旋涂氧化石墨烯浓度为3-4mg/ml的氧化石墨烯水溶液，接着多次重复步骤b1)至b3)。
4.根据权利要求1所述的用于5G智能设备的多存储芯片堆叠封装构件的制备方法，其特征在于：在所述步骤(3)中，多个所述第三凹槽呈矩阵排列，所述第三凹槽的深度与所述第三模塑封装层的厚度的比值为0.2-0.3，在所述第三模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第三线路层的过程为：首先进行步骤c1)，在所述第三模塑封装层上旋涂PEDOT:PSS浓度为30-40mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理15-25分钟，接着进行步骤c2)，旋涂银纳米线浓度为15-25mg/ml的银纳米线悬浮液，接着进行步骤c3)，旋涂氧化石墨烯浓度为2-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤c1)至c3)。
5.根据权利要求1所述的用于5G智能设备的多存储芯片堆叠封装构件的制备方法，其特征在于：在所述步骤(4)中，多个所述第四凹槽呈矩阵排列，所述第四凹槽的深度与所述第四模塑封装层的厚度的比值为0.1-0.2，在所述第四模塑封装层上旋涂PEDOT:PSS水溶液、银纳米线悬浮液以及氧化石墨烯水溶液以形成所述第四线路层的过程为：首先进行步骤d1)，在所述第四模塑封装层上旋涂PEDOT:PSS浓度为25-35mg/ml的PEDOT:PSS水溶液，接着在120-140℃下热处理10-30分钟，接着进行步骤d2)，旋涂银纳米线浓度为10-20mg/ml的银纳米线悬浮液，接着进行步骤d3)，旋涂氧化石墨烯浓度为1-3mg/ml的氧化石墨烯水溶液，接着多次重复步骤d1)至d3)。
6.根据权利要求1所述的用于5G智能设备的多存储芯片堆叠封装构件的制备方法，其特征在于：在所述步骤(5)中，所述第一穿孔通过湿法刻蚀或干法刻蚀形成，多个所述散热柱的材料是铜、铝、氧化铝、氮化硼中的一种或多种。
7.根据权利要求1所述的用于5G智能设备的多存储芯片堆叠封装构件的制备方法，其特征在于：在所述步骤(6)中，所述第二穿孔通过湿法刻蚀或干法刻蚀形成，多个所述导电柱的材料是铜、铝、银、钛、镍、金、钯中一种或多种，多个所述导电柱通过电镀、化学镀、蒸镀、磁控溅射、电子束蒸发、化学气相沉积中的一种或多种工艺形成。
8.一种用于5G智能设备的多存储芯片堆叠封装构件，其特征在于，采用权利要求1-7任一项所述的方法制备的。
CN202011251340.3A 2020-11-11 2020-11-11 一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法 Active CN112366140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011251340.3A CN112366140B (zh) 2020-11-11 2020-11-11 一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011251340.3A CN112366140B (zh) 2020-11-11 2020-11-11 一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法

Publications (2)

Publication Number Publication Date
CN112366140A CN112366140A (zh) 2021-02-12
CN112366140B true CN112366140B (zh) 2022-09-23

Family

ID=74514361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011251340.3A Active CN112366140B (zh) 2020-11-11 2020-11-11 一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法

Country Status (1)

Country Link
CN (1) CN112366140B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576562A (zh) * 2014-12-23 2015-04-29 宁波芯健半导体有限公司 指纹识别芯片封装结构
CN104882223A (zh) * 2015-04-27 2015-09-02 国家纳米科学中心 氧化石墨烯/银纳米线复合透明导电薄膜及其制备方法
CN106783796A (zh) * 2016-12-07 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN108140636A (zh) * 2015-07-31 2018-06-08 宋永僖 在边缘包括侧垫的封装基板、芯片堆叠、半导体封装及包括其的存储器模块
CN108615581A (zh) * 2018-04-04 2018-10-02 苏州尤林斯新材料科技有限公司 一种柔性透明导电薄膜的加工工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576562A (zh) * 2014-12-23 2015-04-29 宁波芯健半导体有限公司 指纹识别芯片封装结构
CN104882223A (zh) * 2015-04-27 2015-09-02 国家纳米科学中心 氧化石墨烯/银纳米线复合透明导电薄膜及其制备方法
CN108140636A (zh) * 2015-07-31 2018-06-08 宋永僖 在边缘包括侧垫的封装基板、芯片堆叠、半导体封装及包括其的存储器模块
CN106783796A (zh) * 2016-12-07 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN108615581A (zh) * 2018-04-04 2018-10-02 苏州尤林斯新材料科技有限公司 一种柔性透明导电薄膜的加工工艺

Also Published As

Publication number Publication date
CN112366140A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
US10262967B2 (en) Semiconductor packages
WO2017075929A1 (zh) 一种扇出型封装结构及其制作方法
WO2017049928A1 (zh) 一种芯片封装结构及封装方法
CN112366138B (zh) 一种存储芯片封装结构及其制备方法
CN112053962B (zh) 一种系统级堆叠封装及其制备方法
CN105895623B (zh) 用于半导体封装件的衬底设计及其形成方法
CN111370395B (zh) 心率模组的封装结构、封装方法及可穿戴设备
CN107464804A (zh) 包括散热器的半导体封装及其制造方法
CN112420640A (zh) 一种堆叠封装结构及其制备方法
CN115547961A (zh) 高密度集成式三维立体芯片封装结构及其制造方法
WO2022110936A1 (zh) 一种功率元件封装结构及其制备方法
CN209374446U (zh) 多芯片堆叠封装体
CN112366140B (zh) 一种用于5g智能设备的多存储芯片堆叠封装构件及其制备方法
CN212084995U (zh) 晶圆级封装结构
WO2024051124A1 (zh) 一种多层高带宽存储器及其制造方法
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN212303700U (zh) Led芯片系统级封装结构
CN114975416A (zh) 三维扇出型内存封装结构及其封装方法
CN210224005U (zh) 一种扇出型天线封装结构
CN112151471A (zh) 一种多芯粒集成的封装结构及其制备方法
CN114188225A (zh) 扇出型封装结构及封装方法
CN111769088A (zh) 基于背部液冷导入的堆叠封装结构及其制备方法
CN109671700A (zh) 一种扇出型芯片封装结构及其制造方法
CN114975418B (zh) 三维扇出型内存的pop封装结构及其封装方法
CN113471084B (zh) 一种键合封装体及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220902

Address after: 215400 108 Xinjiang road, Fuqiao Town, Taicang City, Suzhou City, Jiangsu Province

Applicant after: SUZHOU JUSHENG PRECISION MOULD CO.,LTD.

Address before: Room 707, block a, Rongsheng Times International Plaza, 9 Beiyuan street, Licheng District, Jinan City, Shandong Province

Applicant before: Ji Nannan knows Information technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant