CN111769088A - 基于背部液冷导入的堆叠封装结构及其制备方法 - Google Patents

基于背部液冷导入的堆叠封装结构及其制备方法 Download PDF

Info

Publication number
CN111769088A
CN111769088A CN202010912622.7A CN202010912622A CN111769088A CN 111769088 A CN111769088 A CN 111769088A CN 202010912622 A CN202010912622 A CN 202010912622A CN 111769088 A CN111769088 A CN 111769088A
Authority
CN
China
Prior art keywords
semiconductor substrate
chip
connecting column
micro
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010912622.7A
Other languages
English (en)
Other versions
CN111769088B (zh
Inventor
冯光建
黄雷
高群
郭西
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202010912622.7A priority Critical patent/CN111769088B/zh
Publication of CN111769088A publication Critical patent/CN111769088A/zh
Application granted granted Critical
Publication of CN111769088B publication Critical patent/CN111769088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种基于背部液冷导入的堆叠封装结构及制备方法，制备方法包括：在第一半导体衬底中制备凹槽以及连通孔，并在凹槽中嵌入第一芯片，在第二半导体衬底中制备微流道槽，将第一半导体衬底与第二半导体衬底键合，连通孔与微流道槽连通形成微流道结构，实现器件的背部散热。本发明的基于背部液冷导入的堆叠封装结构及其制备方法，通过对各个形成封装结构的半导体衬底的加工技术，例如，通过硅片加工技术，制作一种带有微流通道结构散热器的底座，在底座上面开空腔用于放置竖立的射频模组，同时，在底座的背面做供液系统，使不同层的芯片都能够有独立的微流道供液，散热性能良好。

Description

基于背部液冷导入的堆叠封装结构及其制备方法
技术领域
本发明属于半导体技术领域，特别是涉及一种基于背部液冷导入的堆叠封装结构及其制备方法。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
但是，对于高频率的微系统，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是，对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA（功率放大器/低噪声放大器），需要把PA/LNA堆叠或者竖立放置。这样散热结构就要采用更先进的液冷或者相变制冷工艺，然而，现有技术中难以做到对上述堆叠结构封装时进行有效散热。例如，一般可以用金属加工的方式做射频模组的底座，底座里面设置微流通道，采用焊接的工艺使模组固定在金属底座上完成芯片的放置，但是这样散热流体跟发热芯片之间将通过几层来导热，不利于散热。
因此，如何提供一种基于背部液冷导入的堆叠封装结构及其制备方法，以解决现有技术中的上述技术问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于背部液冷导入的堆叠封装结构及其制备方法，用于解决现有技术中等问题。
为实现上述目的及其他相关目的，本发明提供一种基于背部液冷导入的堆叠封装结构的制备方法，包括如下步骤：
提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；
于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；
自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；
自所述第二面于所述第一半导体衬底中形成若干个凹槽，所述凹槽的底部显露所述第二连接柱结构，且所述凹槽形成于相邻的所述第一连接柱结构之间；
于所述凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，并于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
于所述第一半导体衬底中形成若干个贯穿所述第一半导体衬底的连通孔，且所述连通孔形成于所述第一芯片的外围；
提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；
于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面制备第二再布线结构，所述第二再布线结构包括若干个与所述第三连接柱结构一一对应的连接块，所述连接块形成于所述第三连接柱结构表面；
自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；
自所述第四面于所述第二半导体衬底中形成微流道槽，所述微流道槽显露部分所述第三连接柱结构，且所述微流道槽的底部低于所述第三连接柱结构显露的端面；
将所述第一半导体衬底的所述第一面与所述第二半导体衬底的所述第四面键合，所述第一连接柱结构及所述第二连接柱结构均分别与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构；
于所述第一半导体的所述第二面上制作盖帽得到芯片堆叠结构，其中，所述盖帽中形成有上下贯穿所述盖帽且与所述微流道结构相连通的盖帽流道。
可选地，形成所述芯片堆叠结构后还包括步骤：
于所述第二再布线结构的所述连接块上制备与所述连接块一一对应的金属凸块，并通过所述金属凸块将所述芯片堆叠结构焊接在PCB板上；
于所述PCB板远离所述芯片堆叠结构的一侧形成天线结构；
于所述芯片堆叠结构的外围形成固化层，所述固化层包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板之间的间隙；
于所述芯片堆叠结构远离所述PCB板的一侧形成具有贯通孔的微流道装置，其中，所述贯通孔通过所述盖帽流道与所述微流道结构相连通。
可选地，所述第一连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第一TSV孔的内壁与所述种子层之间；所述第二连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第二TSV孔的内壁与所述种子层之间；所述第三连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第三TSV孔的内壁与所述种子层之间。
可选地，形成所述第一连接柱结构及所述第二连接柱结构之后还包括步骤：于所述第一半导体衬底的所述第一面制备第一中间连接结构，所述第一中间连接结构包括若干个与所述第一连接结构及所述第二连接结构分别一一对应的第一中间连接块，所述第一连接柱结构及所述第二连接柱结构通过所述第一中间连接块与对应的所述第三连接柱结构相连接；和/或，减薄所述第二半导体衬底之后还包括步骤：于所述第二半导体衬底的所述第二面制备第二中间连接结构，所述第二中间连接结构包括若干个与所述第三连接柱结构一一对应的第二中间连接块，所述第三连接柱结构通过所述第二中间连接块与所述第一连接柱结构及所述第二连接柱结构相连接。
可选地，所述第一半导体衬底中的所述连通孔的直径介于1μm-10000μm之间。
可选地，所述第一半导体衬底与所述第二半导体衬底键合之后且在形成所述盖帽前还包括步骤：在所述第一半导体的所述第二面上制备至少一个芯片封装组件，所述芯片封装组件包括衬底、形成在所述衬底中的第二芯片及形成在所述第二芯片外围且贯穿所述衬底的中间连通孔，所述中间连通孔与所述微流道结构相连通，所述盖帽制备在所述芯片封装组件上。
本发明还提供另外一种基于背部液冷导入的堆叠封装结构的制备方法，包括如下步骤：
提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；
于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；
自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；
自所述第二面于所述第一半导体衬底中形成若干个第一凹槽，所述第一凹槽的底部显露所述第二连接柱结构，且所述第一凹槽形成于相邻的所述第一连接柱结构之间；
于所述第一凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
于所述第一半导体衬底的所述第二面上制作覆盖所述第一芯片的盖帽，并自所述第一面在所述第一半导体衬底中形成微流道槽，其中，所述微流道槽显露部分所述第一连接柱结构及第二连接柱结构，且所述微流道槽的底部低于所述第一连接柱结构及第二连接柱结构显露的端面；
提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；
于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面上制备连接各所述第三连接柱结构的第二再布线结构；
自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；
自所述第四面于所述第二半导体衬底中形成若干个第二凹槽，所述第二凹槽形成于相邻的所述第三连接柱结构之间；
于所述第二凹槽中嵌入第二芯片，所述第二芯片的正面朝向所述第四面，于所述第四面制作第三再布线结构，所述第三再布线结构连接所述第二芯片与所述第三连接柱结构；
于所述第二半导体衬底中形成若干个贯穿所述第二半导体衬底的连通孔，且所述连通孔形成于所述第二芯片的外围；
将所述第二半导体衬底的所述第二面与所述第一半导体衬底的所述第一面相键合，所述第一连接柱结构与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构，得到芯片堆叠结构。
可选地，形成所述芯片堆叠结构后还包括步骤：
在所述盖帽远离所示第一半导体衬底的一侧制备与所述第一连接柱结构相连接的金属凸块，并通过所述金属凸块将所述芯片堆叠结构焊接在PCB板上；
于所述PCB板远离所述芯片堆叠结构的一侧形成天线结构；
于所述芯片堆叠结构的外围形成固化层，所述固化层包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板之间的间隙；
于所述芯片堆叠结构远离所述PCB板的一侧形成具有贯通孔的微流道装置，其中，所述贯通孔与所述微流道结构相连通。
可选地，于所述第二半导体衬底中形成所述连通孔之后且在将所述第二半导体衬底与所述第一半导体衬底键合之前还包括步骤：
提供具有相对的第五面及第六面的第三半导体衬底，自所述第五面在所述第三半导体衬底中形成若干个第四TSV孔；
于各所述第四TSV孔中至少填充导电材料，以对应所述第四TSV孔形成若干个第四连接柱结构，并自所述第五面于所述第三半导体中形成若干个中间连通孔；
自所述第六面对所述第三半导体衬底进行减薄处理，以显露所述第四连接柱结构；
将所述第三半导体衬底与所述第二半导体衬底的所述第二面及所述第一半导体衬底的所述第一面相键合，所述第三连接柱结构与部分所述第四连接柱结构及所述第一连接柱结构相连接，所述第二连接柱结构与部分所述第四连接柱结构相连接，所述中间连通孔、所述第二半导体衬底中的所述连通孔以及所述第一半导体衬底的所述微流道槽相连通。
可选地，所述第一半导体衬底中的所述连通孔的直径介于1μm-10000μm之间。
本发明还提供一种基于背部液冷导入的堆叠封装结构，所述堆叠封装结构优选采用本发明的封装结构的制备方法制备得到，当然也可采用其他方法制备，所述堆叠封装结构包括：
第一半导体衬底，所述第一半导体衬底中形成有若干个第一连接柱结构及若干个第二连接柱结构，所述第一半导体衬底中还形成有若干个凹槽及连通孔，所述凹槽的底部显露所述第二连接柱结构，且所述凹槽形成于相邻的所述第一连接柱结构之间，且所述连通孔形成于所述凹槽的外围；
第一芯片，嵌在所述凹槽中；
第一再布线结构，形成在所述第一半导体衬底上，且所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
第二半导体衬底，所述第二半导体衬底中形成有若干个第三连接柱结构，所述第二半导体衬底中还形成有微流道槽，所述微流道槽显露部分所述第三连接柱结构，且所述微流道槽的底部低于所述第三连接柱结构显露的端面；
其中，所述第一半导体衬底与所述第二半导体衬底相键合，所述第一连接柱结构及所述第二连接柱结构均分别与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构；
盖帽，形成在所述第一半导体衬底远离所述第二半导体衬底的一侧，所述盖帽中形成有上下贯穿所述盖帽且与所述微流道结构相连通的盖帽流道，构成芯片堆叠结构。
可选地，所述堆叠封装结构还包括至少一个芯片封装组件，所述芯片封装组件包括衬底、形成在所述衬底中的第二芯片以及形成在所述第二芯片外围且贯穿所述衬底的中间连通孔，所述中间连通孔与所述微流道结构相连通，所述芯片封装组件形成在所述第一半导体衬底与所述盖帽之间。
本发明还提供另一种基于背部液冷导入的堆叠封装结构，所述堆叠封装结构优选采用本发明的封装结构制备方法制备得到，当然也可采用其他方法制备，所述堆叠封装结构包括：
第一半导体衬底，所述第一半导体衬底中形成有若干个第一连接柱结构及若干个第二连接柱结构，所述第一半导体衬底中还形成有若干个第一凹槽及微流道槽，所述第一凹槽的底部显露所述第二连接柱结构，且所述第一凹槽形成于相邻的所述第一连接柱结构之间，所述微流道槽显露部分所述第一连接柱结构及第二连接柱结构，且所述微流道槽的底部低于所述第一连接柱结构及第二连接柱结构显露的端面；
第一芯片，嵌在所述第一凹槽中；
第一再布线结构，形成在所述第一半导体衬底上，且所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
盖帽，形成在所述第一半导体衬底远离所述微流道槽的一侧；
第二半导体衬底，述第二半导体衬底中形成有若干个第三连接柱结构，所述第二半导体衬底中还形成有若干个第二凹槽及贯穿所述第二半导体衬底的连通孔，所述第二凹槽形成于相邻的所述第三连接柱结构之间，所述连通孔形成于所述第二凹槽的外围；
第二芯片，嵌在所述第二凹槽中；
第二再布线结构，形成在所述第二半导体衬底上，连接各所述第三连接柱结构；
第三再布线结构，形成在所述第二半导体衬底上与所述第二再布线结构相对的另一侧，所述第三再布线结构连接所述第二芯片与所述第三连接柱结构；
其中，所述第二半导体衬底与所述第一半导体衬底相键合，所述第一连接柱结构与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构，得到芯片堆叠结构。
可选地，所述第一半导体衬底与所述第二半导体衬底之间还形成有第三半导体衬底，所述第三半导体衬底中形成有若干个贯穿所述第三半导体衬底的第四连接柱结构以及位于所述第四连接柱结构外围的中间连通孔，其中，所述第三连接柱结构与部分所述第四连接柱结构及所述第一连接柱结构相连接，所述第二连接柱结构与部分所述第四连接柱结构相连接，所述中间连通孔、所述第二半导体衬底中的所述连通孔以及所述第一半导体衬底的所述微流道槽相连通。
可选地，所述堆叠封装结构还包括：
金属凸块，形成在所述芯片堆叠结构的一侧并于所述第一连接柱结构电连接；
PCB板，所述芯片堆叠结构通过所述金属凸块焊接在所述PCB板上；
天线结构，形成在所述PCB板远离所述芯片堆叠结构的一侧；
固化层，包围所述芯片堆叠结构并填充满所述芯片堆叠结构与PCB板之间的间隙；
具有贯通孔的微流道装置，形成于所述芯片堆叠结构远离所述PCB板的一侧，且所述贯通孔通过所述盖帽流道与所述微流道结构相连通。
如上所述，本发明的基于背部液冷导入的堆叠封装结构及其制备方法，通过对各个形成封装结构的半导体衬底的加工技术，例如，通过硅片加工技术，制作一种带有微流通道结构散热器的底座，在底座上面开空腔用于放置竖立的射频模组，放置的芯片类型可以依据实际需求选定。同时，在底座的背面做供液系统，使不同层的芯片都能够有独立的微流道供液，散热性能良好。
附图说明
图1显示为本发明实施例一提供的基于背部液冷导入的堆叠封装结构的制备流程。
图2-18显示为本发明实施例一中提供的基于背部液冷导入的堆叠封装结构的制备过程中各步骤的结构示意图。
图19-36显示为本发明实施例二中提供的基于背部液冷导入的堆叠封装结构的制备过程中各步骤的结构示意图。
元件标号说明
100、300-第一半导体衬底;101、301-第一TSV孔;102、302-第二TSV孔;103、303-第一连接柱结构;104、304-第二连接柱结构;105、305-减薄后第一半导体衬底;106-凹槽;107-第一芯片;108、308、406-锡焊层;109、309、407-胶体层;110、310-第一再布线结构;111-连通孔;200、400-第二半导体衬底;201-第三TSV孔;202、401-第三连接柱结构;203、402-第二再布线结构;204、403-减薄后第二半导体衬底;205、311-微流道槽;206、504-微流道结构;207-中间衬底;208-中间连通孔;209-中间连接柱结构;210-第二芯片;211-再布线结构;212、312-盖帽;213-盖帽流道;214、505-金属凸块;215、506-PCB板;216、507-天线结构;217、508-固化层;218、509-微流道装置;219、510-贯通孔;306-第一凹槽;307-第一芯片;404-第二凹槽;405-第二芯片;408-第三再布线结构;409-连通孔;500-第三半导体衬底;501-第四连接柱结构;502-中间连通孔;503-减薄后第三半导体衬底。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。“介于……之间”表示包括端点值的范围。需要说明的，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
如图1-18所示，本实施例提供一种基于背部液冷导入的堆叠封装结构的制备方法，其中，图1显示为该实施例堆叠封装结构制备方法的流程图，图2-18显示为上述制备方法中各步骤得到的结构示意图。其中，所述堆叠封装结构的制备方法包括如下步骤：
如图1中的S1及图2所示，提供具有相对的第一面100a和第二面100b的第一半导体衬底100，所述第一半导体衬底100包括但不限于硅片。自所述第一面100a在所述第一半导体衬底100中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔101及第二深度的第二TSV孔102，所述第一深度大于所述第二深度。其中，所述第一半导体衬底100包括4，6，8，12寸晶圆，厚度范围介于200um-2000um之间，如可以是500μm、1000μm，当然，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料。另外，制备过程中还包括提供载片，所述载片其主要功能是提供支撑作用，其材料厚度的设置可以与上述第一半导体衬底100一致。
在一示例中，可以通过光刻刻蚀工艺形成各TSV孔。另外，所述第一TSV孔的直径介于1μm-1000μm之间，如可以是10μm、100μm、500μm等；所述第一TSV孔的深度介于10μm-1000μm之间，如可以是100μm、200μm、800μm等。所述第二TSV孔的直径介于1μm-1000μm之间，如可以是10μm、100μm、500μm等；所述第二TSV孔的深度介于10μm-1000μm之间，如可以是50μm、100μm、500μm等。所述第一TSV孔和所述第二TVS孔的数量及排布可以依据实际需求设置。
如图1中的S2及图3所示，于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔101形成若干个第一连接柱结构103，对应所述第二TSV孔102形成若干个第二连接柱结构104。在一示例中，所述第一连接结构103自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第一TSV孔101的内壁与所述种子层之间。例如，在一示例中，可以是先在所述第一半导体衬底100上沉积氧化硅胡总氮化硅等绝缘层，当然，也可以是直接热氧化形成绝缘层；然后，通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；接着，再电镀金属铜。之后，采用铜CMP工艺使所述第一半导体衬底100表面的铜及所述种子层去除，使第一半导体衬底100表面只剩下填铜。另外，可以采用干法刻蚀或者湿法腐蚀工艺去除所述第一半导体衬底100表面的绝缘层，当然，可以保留形成在所述第一半导体衬底100表面的绝缘层。通过上述方式，得到由阻挡层、种子层以及金属层构成的所述第一连接柱结构103。同理，所述第二连接结构104也可以是与所述第一连接柱结构103具有相同的结构，二者基于同一工艺形成，所述第二连接柱结构104自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第二TSV孔的内壁与所述种子层之间
在一示例中，所述阻挡层（即所述绝缘层去除后形成的材料层）的厚度介于10nm-100μm之间，如可以是100nm、50μm。所述种子层的厚度介于1nm-100μm之间，如可以是10nm、50μm。所述种子层可以是单层材料层也可以是多层材料层，其材料包括钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种。在另一示例在中，电镀形成金属材料（图Cu）之后，在200℃-500℃条件下进行密化处理，以提高其致密度。
作为示例，形成所述第一连接柱结构103及所述第二连接柱结构104之后还包括步骤：于所述第一半导体衬底100的所述第一面100a制备第一中间连接结构（图中未示出），所述第一中间连接结构包括若干个与所述第一连接结构103及所述第二连接结构104分别一一对应的第一中间连接块，所述第一连接柱结构103及所述第二连接柱结构104通过所述第一中间连接块在后续的工艺中与对应的所述第三连接柱结构相连接。其中，所述第一中间连接结构的制备方法可以是：通过光刻和电镀的工艺在TSV口露出端制作RDL和焊盘，即，首先在第一面形成具有开口的绝缘层，所述开口显露第一连接柱结构103和所述第二连接柱结构104的端部，再通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；然后光刻定义RDL和焊盘（即各个所述第一中间连接块）位置，电镀做出RDL和焊盘金属，金属厚度范围1um到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍中的至少一种。
如图1中的S3及图4所示，自所述第二面100b对所述第一半导体衬底100进行减薄处理，以显露所述第一连接柱结构103。减薄后得到减薄后第一半导体衬底105，通过上述工艺，所述第一连接柱结构103上下贯穿所述减薄后第一半导体衬底105。其中，在一示例中，减薄厚度介于10μm-1000μm之间，如可以是100μm、200μm。
如图1中的S4及图5所示，自所述第二面100b于所述第一半导体衬底100中形成若干个凹槽106，所述凹槽106的底部显露所述第二连接柱结构104，且所述凹槽106形成于相邻的所述第一连接柱结构103之间。也就是说，所述凹槽106与所述第二连接柱结构104上下对应，二者共同贯穿所述减薄后第一半导体衬底105。其中，所述凹槽106下方对应的所述第二连接柱结构104的个数可以依据实际需求选择。另外，所述凹槽106与所述第一连接柱结构103交替间隔排布，其中，相邻的所述凹槽106之间的所述第一连接柱结构103的数量可以依据实际工艺需求选择。作为示例，所述凹槽106的深度介于10μm-1000μm之间，如可以是100μm、200μm。所述凹槽106的数量对应后续嵌入的第一芯片的数量，可以依据实际选择。
如图1中的S5及图6-7所示，于所述凹槽106中嵌入第一芯片107，所述第一芯片107的正面朝向所述第二面100b，并于所述第二面100b制作第一再布线结构110，所述第一再布线结构110连接所述第一芯片107与所述第一连接柱结构103。
具体的，将所述第一芯片107嵌入所述凹槽106中，在所述第一芯片107与所述凹槽106的缝隙内填充胶体层109，当然，还可以在将所述第一芯片107嵌入时，在芯片底部涂焊锡层108，如，高导热导电胶或者金锡焊料片等，以通过这一层使芯片固定在凹槽内。另外，所述第一再布线结构110可以包括若干个焊盘部，以将所述第一芯片107的芯片焊盘（PAD）与需要的所述第一连接柱结构103按照实际器件需求进行电连接，以将所述第一芯片107电性引出，如，图7中示意出将所述第一芯片107与旁边紧邻的所述第一连接柱结构103电连接。其中，可以采用光刻和电镀的工艺形成所述第一连接柱结构110。
如图1中的S6及图8所示，于所述第一半导体衬底100中形成若干个贯穿所述第一半导体衬底100的连通孔111，且所述连通孔111形成于所述第一芯片107的外围。所述连通孔111的形成用于与后续的微流道槽相连通形成流道结构，其位置可以依据实际布置。在一示例中，其形成在所有芯片的外围，以利于后续的液冷散热。可以采用光刻和干法刻蚀的工艺形成所述连通孔111。在一示例中，所述连通孔的直径介于1μm-10000μm之间，例如，可以是10μm、50μm、20μm、500μm。
如图1中的S7及图9所示，提供具有相对的第三面200a和第四面200b的第二半导体衬底200，并自所述第三面200a在所述第二半导体衬底200中制备由若干个第三TSV孔201。可以通过光刻刻蚀工艺形成各TSV孔。在一示例中，各个所述TSV孔的深度一致。其中，可选地，所述第三TSV孔的直径介于1μm-1000μm之间；所述第三TSV孔的深度介于10μm-1000μm之间。另外，所述第二半导体衬底200和载片包括4，6，8，12寸晶圆，厚度范围介于200um-2000um之间，当然，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
如图1中的S8及图10所示，于各所述第三TSV孔201中至少填充导电材料，以对应所述第三TSV孔201形成若干个第三连接柱结构202，并于所述第三面制备第二再布线结构203，所述第二再布线结构203包括若干个与所述第三连接柱结构202一一对应的连接块，所述连接块形成于所述第三连接柱结构202表面。其中，在一示例中，所述第三连接结构202自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第三TSV孔的内壁与所述种子层之间。所述第三连接柱结构202的形成工艺及构成可以参考所述第一连接柱结构103及所述第二连接柱结构102的描述，所述第二再布线结构203的形成可以参见所述第一再布线结构110的描述。在此不再赘述。
如图1中的S9及图11所示，自所述第四面200b对所述第二半导体衬底200进行减薄处理，以显露所述第三连接柱结构202。得到减薄后第二半导体衬底204，此时，所述第三连接柱结构202上下贯穿所述减薄后第二半导体衬底204。减薄厚度介于10μm-1000μm之间，例如可以是50μm、100μm、200μm。作为示例，减薄所述第二半导体衬底之后还包括步骤：于所述第二半导体衬底的所述第二面制备第二中间连接结构，所述第二中间连接结构包括若干个与所述第三连接柱结构一一对应的第二中间连接块，所述第三连接柱结构通过所述第二中间连接块与所述第一连接柱结构及所述第二连接柱结构相连接。其中，所述第二中间连接结构的形成及设计可以参考所述第一中间连接柱结构，在此不再赘述。
如图1中的S10及图12所示，自所述第四面200b于所述第二半导体衬底200中形成微流道槽205，所述微流道槽205显露部分所述第三连接柱结构202，且所述微流道槽205的底部低于所述第三连接柱结构205显露的端面。通过步工艺在所述第二半导体衬底200中形成微流道槽205，相当于所述第三连接柱结构202一部分埋在所述减薄后第二半导体衬底204中，另一部分显露在所述微流道槽205中。可以通过光刻和干法刻蚀工艺形成所述微流道槽。
作为示例，所述微流道槽的深度介于减薄后所述第二半导体衬底厚度的1/4至3/4之间，以在保证散热的同时有利于封装结构的稳定性。
如图1中的S11及图13所示，将所述第一半导体衬底100的所述第一面100a与所述第二半导体衬底200的所述第四面200b键合，所述第一连接柱结构103及所述第二连接柱结构104均分别与所述第三连接柱结构202对应连接，两个所述连通孔111与对应位于二者之间的所述微流道槽205相连通形成微流道结构206。即将两个半导体衬底临时键合，可以进行晶圆级焊接，形成双层堆叠结构，可以看成是形成了两层转接板。其中，所述第一半导体衬底一面作为了所述微流道结构的一侧壁，在一示例中，形成U型的所述微流道结构。再具体工艺过程中，可以自所述微流道结构中通入液冷实现对封装结构的冷却。
如图14所示，作为示例，所述第一半导体衬底100与所述第二半导体衬底200键合之后还包括步骤：在所述第一半导体衬底的所述第二面100b上制备至少一个芯片封装组件，所述芯片封装组件包括中间衬底207、形成在所述中间衬底中的第二芯片210以及形成在所述第二芯片外围且贯穿所述衬底的中间连通孔208，所述中间连通孔208与所述微流道结构206相连通，后续形成的盖帽212制备在所述芯片封装组件上。该示例中，可以在形成外所述第一芯片107的所述第一半导体衬底100继续向上叠加。具体工艺可以是，先提供中间衬底207，并参考本实施例对所述第一半导体衬底及所述第二半导体衬底的处理，在所述衬底207中形成中间连接柱结构209，中间连通孔208，并嵌入第二芯片210，当然，还可以在所述衬底表面制备再布线结构211，然后，将所述衬底207键合在所述第一半导体衬底100上。在一示例中，所述衬底207中形成的中间连接柱结构209与所述第一半导体衬底中的第一连接柱结构103一一对应，且在键合时二者连接。当然，除此之外，还可以继续向上堆叠所述芯片封装组件，即，把双层堆叠结构继续堆叠形成多层堆叠结构。
作为一示例，如图14所示，还可以在所述中间衬底207中制备流道槽（图中未示出），如设置在芯片210下方的所述中间衬底207中，所述流道槽与所述中间连通孔208相连通，实现与所述微流道结构206相连通，从而每一层均有微流道槽进行散热，可以提高散热效果。在一示例中，所述中间衬底207中的流道槽与所述微流道槽205相平行。
如图1中的S12及图15所示，于所述第一半导体衬底100的所述第二面100b上制作盖帽212得到芯片堆叠结构，其中，所述盖帽212中形成有上下贯穿所述盖帽212且与所述微流道结构206相连通的盖帽流道213。所述盖帽212用于保护芯片，其中，当还形成有所述芯片封装组件时，所述盖帽形成在所述芯片封装组件上，覆盖所述芯片封装组件上的芯片。
如图15-18所示，作为示例，形成所述芯片堆叠结构后还包括步骤：
如图15-16所示，于所述第二再布线结构203的所述连接块上制备与所述连接块一一对应的金属凸块214，即可以是在模组表面植球，球径范围在100um到1000um之间，例如，可以是200μm、500μm。另外，通过所述金属凸块214将所述芯片堆叠结构焊接在PCB板215上，可以是通过贴片工艺把模组焊接在PCB板215上。
如图17所示，于所述PCB板215远离所述芯片堆叠结构的一侧形成天线结构216。可以是在所述PCB板215的另一侧贴片天线。所述天线结构216的布局及数量依据实际设定。
如图18所示，于所述芯片堆叠结构的外围形成固化层217，可以是通过底填工艺把模组做固化，所述固化层217包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板215之间的间隙。所述固化层形成工艺及材料可以采用本领域常用的选择。最后，于所述芯片堆叠结构远离所述PCB板215的一侧形成具有贯通孔219的微流道装置218，其材料可以是陶瓷、塑料等，其中，所述贯通孔219通过所述盖帽流道213与所述微流道结构206相连通。其中，可以将所述微流道装置218以焊接的方式形成在所述固化层217上，当然，还在所述固化层217中形成连通所述微流道装置218上的贯通孔219以及所述盖帽212上的盖帽流道213通孔。从而通过上述工艺可以得到晶圆级的封装结构，图18显示出本实施例得到封装结构的一种示例。
另外，本实施例提供一种基于背部液冷导入的堆叠封装结构，所述堆叠封装结构优选采用本实施例的封装结构的制备方法制备得到，当然也可采用其他方法制备，所述堆叠封装结构的相关结构及特征的描述可以参考本实施例制备方法中的描述，在此不再赘述。其中，所述堆叠封装结构包括：
第一半导体衬底100，所述第一半导体衬底100中形成有若干个第一连接柱结构103及若干个第二连接柱结构104，所述第一半导体衬底中还形成有若干个凹槽106及连通孔111，所述凹槽106的底部显露所述第二连接柱结构104，且所述凹槽106形成于相邻的所述第一连接柱结构103之间，且所述连通孔111形成于所述凹槽106的外围；当形成有多个凹槽时，所述连通孔111形成在所有的凹槽106的外围；
第一芯片107，嵌在所述凹槽106中；
第一再布线结构110，形成在所述第一半导体衬底100上，且所述第一再布线结构连接所述第一芯片107与所述第一连接柱结构103；以通过第一连接柱结构电性引出；
第二半导体衬底200，所述第二半导体衬底中形成有若干个第三连接柱结构202，所述第二半导体衬底中还形成有微流道槽205，所述微流道槽显露部分所述第三连接柱结构202，且所述微流道槽205的底部低于所述第三连接柱结构202显露的端面；
其中，所述第一半导体衬底100与所述第二半导体衬底200相键合，所述第一连接柱结构103及所述第二连接柱结构104均分别与所述第三连接柱结构202对应连接，两个所述连通孔111与对应位于二者之间的所述微流道槽205相连通形成微流道结构206；所述第一半导体衬底一面作为了所述微流道结构的一侧壁，在一示例中，形成U型的所述微流道结构。
盖帽212，形成在所述第一半导体衬底100远离所述第二半导体衬底200的一侧，所述盖帽212中形成有上下贯穿所述盖帽212且与所述微流道结构206相连通的盖帽流道213，构成芯片堆叠结构。所述盖帽用于保护芯片。
作为示例，所述堆叠封装结构还包括至少一个芯片封装组件，所述芯片封装组件包括中间衬底207、形成在所述中间衬底207中的第二芯片210以及形成在所述第二芯片外围且贯穿所述衬底的中间连通孔208，所述中间连通孔208与所述微流道结构206相连通，所述芯片封装组件形成在所述第一半导体衬底100与所述盖帽212之间。
作为示例，所述堆叠封装结构还包括：
金属凸块214，形成在所述芯片堆叠结构的一侧并于所述第一连接柱结构103电连接；
PCB板215，所述芯片堆叠结构通过所述金属凸块214焊接在所述PCB板上；
天线结构216，形成在所述PCB板215远离所述芯片堆叠结构的一侧；
固化层217，包围所述芯片堆叠结构并填充满所述芯片堆叠结构与PCB板之间的间隙；
具有贯通孔219的微流道装置218，形成于所述芯片堆叠结构远离所述PCB板215的一侧，且所述贯通孔219通过所述盖帽流道213与所述微流道结构206相连通。
实施例二
本实施例提供另外一种基于背部液冷导入的堆叠封装结构的制备方法，其中，本实施例二的堆叠封装结构的制备方法与实施例一的制备方法主要的不同在于微流道槽形成的位置不同以及芯片布置不同等，其他相关结构及其制备与实施例一类似，可以参考实施例一。
本实施例二的堆叠封装结构的制备方法包括如下步骤：
如图19所示，提供具有相对的第一面300a和第二面300b的第一半导体衬底300，自所述第一面300a在所述第一半导体衬底300中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔301及第二深度的第二TSV孔302，所述第一深度大于所述第二深度。所述第一半导体衬底300与实施例一中所述第一半导体衬底100的选择及其制备TSV孔的工艺一致，可参考实施例一的描述。
如图20所示，于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔301形成若干个第一连接柱结构303，对应所述第二TSV孔302形成若干个第二连接柱结构304。所述第一连接柱结构303与实施例一中所述第一连接柱结构103的特征及其制备工艺一致，所述第二连接柱结构304与实施例一中所述第二连接柱结构104的特征及其制备工艺一致，可参考实施例一的描述。
如图21所示，自所述第二面300b对所述第一半导体衬底300进行减薄处理，以显露所述第一连接柱结构303，得到减薄后第一半导体衬底305。
如图22所示，自所述第二面300b于所述第一半导体衬底300中形成若干个第一凹槽306，所述第一凹槽306的底部显露所述第二连接柱结构304，且所述第一凹槽306形成于相邻的所述第一连接柱结构303之间。
如图23所示，于所述第一凹槽306中嵌入第一芯片307，所述第一芯片307的正面朝向所述第二面300b，于所述第二面300b制作第一再布线结构310，所述第一再布线结构310连接所述第一芯片307与所述第一连接柱结构303。另外，嵌入所述第一芯片307的过程中，还包括形成焊锡308和胶体309，均可参见实施例一的描述。
如图24所示，与实施例一不同的是，本实施例该步骤中，于所述第一半导体衬底300的所述第二面300b上制作覆盖所述第一芯片的盖帽312，其中，所述盖帽312中还形成有进行电连接的连接柱结构。自所述第一面300a在所述第一半导体衬底100中形成微流道槽311，其中，所述微流道槽311显露部分所述第一连接柱结构303及第二连接柱结构304，且所述微流道槽311的底部低于所述第一连接柱结构303及第二连接柱结构304显露的端面。这里，本领域技术人员可以理解的是，虽然是以所述第一半导体衬底300在描述，但是，此时可以理解的是已经是减薄后得到的减薄后第一半导体衬底305。在一示例中，形成的微流道槽311的底部与下方芯片之间具有预设间距，即所述微流道槽311向下不超出芯片的位置。当然，所述微流道槽311的底部还可以与形成芯片的芯片凹槽的底部相平齐。
如图25所示，提供具有相对的第三面400a和第四面400b的第二半导体衬底400，并自所述第三面400a在所述第二半导体衬底200中制备由若干个第三TSV孔（图中未示出）。并于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构401，并于所述第三面上制备连接各所述第三连接柱结构401的第二再布线结构402，所述第三连接柱结构401与后续的所述第一连接柱结构303一一对应。
如图26所示，自所述第四面400b对所述第二半导体衬底400进行减薄处理，以显露所述第三连接柱结构401。并自所述第四面400b于所述第二半导体衬底400中形成若干个第二凹槽404，所述第二凹槽404形成于相邻的所述第三连接柱结构401之间。在一示例中，所述第二凹槽404的位置与所述第一凹槽306在键合结构中的位置一一对应。
如图27所示，于所述第二凹槽404中嵌入第二芯片405，所述第二芯片405的正面朝向所述第四面400b，于所述第四面400b制作第三再布线结构408，所述第三再布线结构408连接所述第二芯片405与所述第三连接柱结构401。另外，嵌入所述第二芯片405的过程中，还包括形成焊锡层406和胶体层407，均可参见实施例一的描述。另外，于所述第四面上制备第三再布线结构408，所述第三再布线结构408实现所述第二芯片405的正面与所述第三连接柱结构401的电连接。
如图28所示，于所述第二半导体衬底400中形成若干个贯穿所述第二半导体衬底400的连通孔409，且所述连通孔409形成于所述第二芯片405的外围。
如图32所示，将所述第二半导体衬底400的所述第二面与所述第一半导体衬底300的所述第一面相键合，所述第一连接柱结构303与所述第三连接柱结构401对应连接，两个所述连通孔409与对应位于二者之间的所述微流道槽311相连通形成微流道结构504，得到芯片堆叠结构。
其中，作为示例，如图29-32所示，于所述第二半导体衬底400中形成所述连通孔409之后且在将所述第二半导体衬底400与所述第一半导体衬底300键合之前还包括步骤：
如图29所示，提供具有相对的第五面500a及第六面500b的第三半导体衬底500，自所述第五面500a在所述第三半导体衬底500中形成若干个第四TSV孔（图中未示出）。于各所述第四TSV孔中至少填充导电材料，以对应所述第四TSV孔形成若干个第四连接柱结构501，并自所述第五面500a于所述第三半导体衬底中形成若干个中间连通孔502。
如图30所示，自所述第六面500b对所述第三半导体衬底500进行减薄处理，以显露所述第四连接柱结构501，得到减薄后第三半导体衬底503。
如图31-32所示，将所述第三半导体衬底500与所述第二半导体衬底400的所述第二面及所述第一半导体衬底300的所述第一面相键合。其中，可以是所述第三半导体衬底先与所述第二半导体衬底进行键合，再将键合后的结构与所述第一半导体衬底进行键合。其中，所述第三连接柱结构401与部分所述第四连接柱结构501相连接，部分所述第四连接柱结构501还与所述第二凹槽的位置相对应，所述中间连通孔502、所述第二半导体衬底中的所述连通孔409以及所述第一半导体衬底的所述微流道槽311相连通。
作为一示例，如图32所示，还可以在减薄后第二半导体衬底403中制备流道槽（图中未示出），如设置在第二芯片405上方的衬底材料中，所述流道槽与所述连通孔409相连通，实现与所述微流道结构504相连通，从而每一层均有微流道槽进行散热，可以提高散热效果。在一示例中，所述减薄后第二半导体衬底403中的流道槽与所述微流道槽311相平行。
如图33-36所述，作为示例，形成所述芯片堆叠结构后还包括步骤：
如图33-34所示，在所述盖帽312远离所示第一半导体衬底300的一侧制备与所述第一连接柱结构303相连接的金属凸块505，所述金属凸块505通过所述盖帽312中的连接柱结构与所述第一连接柱结构303相连，当然，还可以在所述盖帽312未形成连接柱结构的位置形成所述金属凸块505。通过所述金属凸块505将所述芯片堆叠结构焊接在PCB板506上。
如图35所示，于所述PCB板远506离所述芯片堆叠结构的一侧形成天线结构507。
如图36所示，于所述芯片堆叠结构的外围形成固化层508，所述固化层508包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板之间的间隙。最后，于所述芯片堆叠结构远离所述PCB板506的一侧形成具有贯通孔510的微流道装置509，其中，所述贯通孔510与所述微流道结构504相连通。
另外，本实施例提供一种基于背部液冷导入的堆叠封装结构，所述堆叠封装结构优选采用本实施例的封装结构的制备方法制备得到，当然也可采用其他方法制备，所述堆叠封装结构的相关结构及特征的描述可以参考本实施例制备方法中的描述，在此不再赘述。其中，所述堆叠封装结构包括：
第一半导体衬底300，所述第一半导体衬底中形成有若干个第一连接柱结构303及若干个第二连接柱结构304，所述第一半导体衬底中还形成有若干个第一凹槽306及微流道槽311，所述第一凹槽306的底部显露所述第二连接柱结构304，且所述第一凹槽306形成于相邻的所述第一连接柱结构303之间，所述微流道槽显露部分所述第一连接柱结构及第二连接柱结构，且所述微流道槽的底部低于所述第一连接柱结构及第二连接柱结构显露的端面；
第一芯片307，嵌在所述第一凹槽306中；
第一再布线结构310，形成在所述第一半导体衬底300上，且所述第一再布线结构310连接所述第一芯片307与所述第一连接柱结构303；
盖帽312，形成在所述第一半导体衬底100远离所述微流道槽311的一侧；
第二半导体衬底400，述第二半导体衬底400中形成有若干个第三连接柱结构401，所述第二半导体衬底400中还形成有若干个第二凹槽404及贯穿所述第二半导体衬底400的连通孔409，所述第二凹槽404形成于相邻的所述第三连接柱结构401之间，所述连通孔409形成于所述第二凹槽404的外围；
第二芯片405，嵌在所述第二凹槽中404；
第二再布线结构402，形成在所述第二半导体衬底400上，且所述第二再布线结构402连接各所述第三连接柱结构；
第三再布线结构408，形成在所述第二半导体衬底上的与所述第二再布线结构402相对的另一侧，所述第三再布线结构408连接所述第二芯片405与所述第三连接柱结构401；
其中，所述第二半导体衬底400与所述第一半导体衬底300相键合，所述第一连接柱结构303与所述第三连接柱结构401对应连接，两个所述连通孔409与对应位于二者之间的所述微流道槽311相连通形成微流道结构504，得到芯片堆叠结构。
作为示例，所述第一半导体衬底300与所述第二半导体衬底400之间还形成有第三半导体衬底500，所述第三半导体衬底500中形成有若干个贯穿所述第三半导体衬底500的第四连接柱结构501以及位于所述第四连接柱结构外围的中间连通孔502，其中，所述第三连接柱结构401与部分所述第四连接柱结构501对应连接，并于与所述第一连接柱结构303相连接，所述第二连接柱结构304与部分所述第四连接柱结构501相连接，所述中间连通孔502、所述第二半导体衬底中的所述连通孔409以及所述第一半导体衬底的所述微流道槽相连通。
作为示例，所述堆叠封装结构还包括：
金属凸块505，形成在所述芯片堆叠结构的一侧并于所述第一连接柱结构303电连接；
PCB板506，所述芯片堆叠结构通过所述金属凸块505焊接在所述PCB板上；
天线结构507，形成在所述PCB板506远离所述芯片堆叠结构的一侧；
固化层508，包围所述芯片堆叠结构并填充满所述芯片堆叠结构与PCB板之间的间隙；
具有贯通孔510的微流道装置509，形成于所述芯片堆叠结构远离所述PCB板506的一侧，且所述贯通孔510与所述微流道结构504相连通。
综上所述，本发明的基于背部液冷导入的堆叠封装结构及制备方法，制备方法包括：在第一半导体衬底中制备凹槽以及连通孔，并在凹槽中嵌入第一芯片，在第二半导体衬底中制备微流道槽，将第一半导体衬底与第二半导体衬底键合，连通孔与微流道槽连通形成微流道结构，实现器件的背部散热。本发明的基于背部液冷导入的堆叠封装结构及其制备方法，通过对各个形成封装结构的半导体衬底的加工技术，例如，通过硅片加工技术，制作一种带有微流通道结构散热器的底座，在底座上面开空腔用于放置竖立的射频模组，同时，在底座的背面做供液系统，使不同层的芯片都能够有独立的微流道供液，散热性能良好。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，包括如下步骤：
提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；
于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；
自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；
自所述第二面于所述第一半导体衬底中形成若干个凹槽，所述凹槽的底部显露所述第二连接柱结构，且所述凹槽形成于相邻的所述第一连接柱结构之间；
于所述凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，并于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
于所述第一半导体衬底中形成若干个贯穿所述第一半导体衬底的连通孔，且所述连通孔形成于所述第一芯片的外围；
提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；
于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面制备第二再布线结构，所述第二再布线结构包括若干个与所述第三连接柱结构一一对应的连接块，所述连接块形成于所述第三连接柱结构表面；
自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；
自所述第四面于所述第二半导体衬底中形成微流道槽，所述微流道槽显露部分所述第三连接柱结构，且所述微流道槽的底部低于所述第三连接柱结构显露的端面；
将所述第一半导体衬底的所述第一面与所述第二半导体衬底的所述第四面键合，所述第一连接柱结构及所述第二连接柱结构均分别与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构；
于所述第一半导体衬底的所述第二面上制作盖帽得到芯片堆叠结构，其中，所述盖帽中形成有上下贯穿所述盖帽且与所述微流道结构相连通的盖帽流道。
2.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，形成所述芯片堆叠结构后还包括步骤：
于所述第二再布线结构的所述连接块上制备与所述连接块一一对应的金属凸块，并通过所述金属凸块将所述芯片堆叠结构焊接在PCB板上；
于所述PCB板远离所述芯片堆叠结构的一侧形成天线结构；
于所述芯片堆叠结构的外围形成固化层，所述固化层包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板之间的间隙；
于所述芯片堆叠结构远离所述PCB板的一侧形成具有贯通孔的微流道装置，其中，所述贯通孔通过所述盖帽流道与所述微流道结构相连通。
3.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，所述第一连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第一TSV孔的内壁与所述种子层之间；所述第二连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第二TSV孔的内壁与所述种子层之间；所述第三连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第三TSV孔的内壁与所述种子层之间。
4.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，形成所述第一连接柱结构及所述第二连接柱结构之后还包括步骤：于所述第一半导体衬底的所述第一面制备第一中间连接结构，所述第一中间连接结构包括若干个与所述第一连接结构及所述第二连接结构分别一一对应的第一中间连接块，所述第一连接柱结构及所述第二连接柱结构通过所述第一中间连接块与对应的所述第三连接柱结构相连接；和/或，减薄所述第二半导体衬底之后还包括步骤：于所述第二半导体衬底的所述第二面制备第二中间连接结构，所述第二中间连接结构包括若干个与所述第三连接柱结构一一对应的第二中间连接块，所述第三连接柱结构通过所述第二中间连接块与所述第一连接柱结构及所述第二连接柱结构相连接。
5.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，所述第一半导体衬底与所述第二半导体衬底键合之后且在形成所述盖帽之前还包括步骤：在所述第一半导体的所述第二面上制备至少一个芯片封装组件，所述芯片封装组件包括中间衬底、形成在所述中间衬底中的第二芯片以及形成在所述第二芯片外围且贯穿所述中间衬底的中间连通孔，所述中间连通孔与所述微流道结构相连通，所述盖帽制备在所述芯片封装组件上。
6.一种基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，包括如下步骤：
提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；
于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；
自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；
自所述第二面于所述第一半导体衬底中形成若干个第一凹槽，所述第一凹槽的底部显露所述第二连接柱结构，且所述第一凹槽形成于相邻的所述第一连接柱结构之间；
于所述第一凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
于所述第一半导体衬底的所述第二面上制作覆盖所述第一芯片的盖帽，并自所述第一面在所述第一半导体衬底中形成微流道槽，其中，所述微流道槽显露部分所述第一连接柱结构及第二连接柱结构，且所述微流道槽的底部低于所述第一连接柱结构及第二连接柱结构显露的端面；
提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；
于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面上制备连接各所述第三连接柱结构的第二再布线结构；
自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；
自所述第四面于所述第二半导体衬底中形成若干个第二凹槽，所述第二凹槽形成于相邻的所述第三连接柱结构之间；
于所述第二凹槽中嵌入第二芯片，所述第二芯片的正面朝向所述第四面，于所述第四面制作第三再布线结构，所述第三再布线结构连接所述第二芯片与所述第三连接柱结构；
于所述第二半导体衬底中形成若干个贯穿所述第二半导体衬底的连通孔，且所述连通孔形成于所述第二芯片的外围；
将所述第二半导体衬底的所述第二面与所述第一半导体衬底的所述第一面相键合，所述第一连接柱结构与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构，得到芯片堆叠结构。
7.根据权利要求6所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，形成所述芯片堆叠结构后还包括步骤：
在所述盖帽远离所示第一半导体衬底的一侧制备与所述第一连接柱结构相连接的金属凸块，并通过所述金属凸块将所述芯片堆叠结构焊接在PCB板上；
于所述PCB板远离所述芯片堆叠结构的一侧形成天线结构；
于所述芯片堆叠结构的外围形成固化层，所述固化层包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板之间的间隙；
于所述芯片堆叠结构远离所述PCB板的一侧形成具有贯通孔的微流道装置，其中，所述贯通孔与所述微流道结构相连通。
8.根据权利要求6所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，于所述第二半导体衬底中形成所述连通孔之后且在将所述第二半导体衬底与所述第一半导体衬底键合之前还包括步骤：
提供具有相对的第五面及第六面的第三半导体衬底，自所述第五面在所述第三半导体衬底中形成若干个第四TSV孔；
于各所述第四TSV孔中至少填充导电材料，以对应所述第四TSV孔形成若干个第四连接柱结构，并自所述第五面于所述第三半导体中形成若干个中间连通孔；
自所述第六面对所述第三半导体衬底进行减薄处理，以显露所述第四连接柱结构；
将所述第三半导体衬底与所述第二半导体衬底的所述第二面及所述第一半导体衬底的所述第一面相键合，所述第三连接柱结构与部分所述第四连接柱结构及所述第一连接柱结构相连接，所述第二连接柱结构与部分所述第四连接柱结构相连接，所述中间连通孔、所述第二半导体衬底中的所述连通孔以及所述第一半导体衬底的所述微流道槽相连通。
9.一种基于背部液冷导入的堆叠封装结构，其特征在于，所述堆叠封装结构包括：
第一半导体衬底，所述第一半导体衬底中形成有若干个第一连接柱结构及若干个第二连接柱结构，所述第一半导体衬底中还形成有若干个凹槽及连通孔，所述凹槽的底部显露所述第二连接柱结构，且所述凹槽形成于相邻的所述第一连接柱结构之间，且所述连通孔形成于所述凹槽的外围；
第一芯片，嵌在所述凹槽中；
第一再布线结构，形成在所述第一半导体衬底上，且所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
第二半导体衬底，所述第二半导体衬底中形成有若干个第三连接柱结构，所述第二半导体衬底中还形成有微流道槽，所述微流道槽显露部分所述第三连接柱结构，且所述微流道槽的底部低于所述第三连接柱结构显露的端面；
其中，所述第一半导体衬底与所述第二半导体衬底相键合，所述第一连接柱结构及所述第二连接柱结构均分别与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构；
盖帽，形成在所述第一半导体衬底远离所述第二半导体衬底的一侧，所述盖帽中形成有上下贯穿所述盖帽且与所述微流道结构相连通的盖帽流道，构成芯片堆叠结构。
10.根据权利要求9所述的基于背部液冷导入的堆叠封装结构，其特征在于，所述堆叠封装结构还包括至少一个芯片封装组件，所述芯片封装组件包括衬底、形成在所述衬底中的第二芯片以及形成在所述第二芯片外围且贯穿所述衬底的中间连通孔，所述中间连通孔与所述微流道结构相连通，所述芯片封装组件形成在所述第一半导体衬底与所述盖帽之间。
11.一种基于背部液冷导入的堆叠封装结构，其特征在于，所述堆叠封装结构包括：
第一半导体衬底，所述第一半导体衬底中形成有若干个第一连接柱结构及若干个第二连接柱结构，所述第一半导体衬底中还形成有若干个第一凹槽及微流道槽，所述第一凹槽的底部显露所述第二连接柱结构，且所述第一凹槽形成于相邻的所述第一连接柱结构之间，所述微流道槽显露部分所述第一连接柱结构及第二连接柱结构，且所述微流道槽的底部低于所述第一连接柱结构及第二连接柱结构显露的端面；
第一芯片，嵌在所述第一凹槽中；
第一再布线结构，形成在所述第一半导体衬底上，且所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
盖帽，形成在所述第一半导体衬底远离所述微流道槽的一侧；
第二半导体衬底，述第二半导体衬底中形成有若干个第三连接柱结构，所述第二半导体衬底中还形成有若干个第二凹槽及贯穿所述第二半导体衬底的连通孔，所述第二凹槽形成于相邻的所述第三连接柱结构之间，所述连通孔形成于所述第二凹槽的外围；
第二芯片，嵌在所述第二凹槽中；
第二再布线结构，形成在所述第二半导体衬底上，连接各所述第三连接柱结构；
第三再布线结构，形成在所述第二半导体衬底上与所述第二再布线结构相对的另一侧，所述第三再布线结构连接所述第二芯片与所述第三连接柱结构；
其中，所述第二半导体衬底与所述第一半导体衬底相键合，所述第一连接柱结构与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构，得到芯片堆叠结构。
12.根据权利要求11所述的基于背部液冷导入的堆叠封装结构，其特征在于，所述第一半导体衬底与所述第二半导体衬底之间还形成有第三半导体衬底，所述第三半导体衬底中形成有若干个贯穿所述第三半导体衬底的第四连接柱结构以及位于所述第四连接柱结构外围的中间连通孔，其中，所述第三连接柱结构与部分所述第四连接柱结构及所述第一连接柱结构相连接，所述第二连接柱结构与部分所述第四连接柱结构相连接，所述中间连通孔、所述第二半导体衬底中的所述连通孔以及所述第一半导体衬底的所述微流道槽相连通。
13.根据权利要求9或11所述的基于背部液冷导入的堆叠封装结构，其特征在于，所述堆叠封装结构还包括：
金属凸块，形成在所述芯片堆叠结构的一侧并于所述第一连接柱结构电连接；
PCB板，所述芯片堆叠结构通过所述金属凸块焊接在所述PCB板上；
天线结构，形成在所述PCB板远离所述芯片堆叠结构的一侧；
固化层，包围所述芯片堆叠结构并填充满所述芯片堆叠结构与PCB板之间的间隙；
具有贯通孔的微流道装置，形成于所述芯片堆叠结构远离所述PCB板的一侧，且所述贯通孔与所述微流道结构相连通。
CN202010912622.7A 2020-09-03 2020-09-03 基于背部液冷导入的堆叠封装结构及其制备方法 Active CN111769088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010912622.7A CN111769088B (zh) 2020-09-03 2020-09-03 基于背部液冷导入的堆叠封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010912622.7A CN111769088B (zh) 2020-09-03 2020-09-03 基于背部液冷导入的堆叠封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111769088A true CN111769088A (zh) 2020-10-13
CN111769088B CN111769088B (zh) 2021-01-01

Family

ID=72729270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010912622.7A Active CN111769088B (zh) 2020-09-03 2020-09-03 基于背部液冷导入的堆叠封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111769088B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230065622A1 (en) * 2021-09-02 2023-03-02 Raytheon Company Wafer-scale direct bonded array core block for an active electronically steerable array (aesa)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109138A1 (en) * 2008-11-06 2010-05-06 Samsung Electronics Co., Ltd. Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US20140264759A1 (en) * 2013-03-14 2014-09-18 Raytheon Company Stacked wafer with coolant channels
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110010570A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种液体浸没散热的射频微系统组件制作工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109138A1 (en) * 2008-11-06 2010-05-06 Samsung Electronics Co., Ltd. Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US20140264759A1 (en) * 2013-03-14 2014-09-18 Raytheon Company Stacked wafer with coolant channels
CN110010570A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种液体浸没散热的射频微系统组件制作工艺
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法

Also Published As

Publication number Publication date
CN111769088B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN110010561B (zh) 一种多层芯片堆叠的射频结构及其制作方法
CN110010546B (zh) 一种竖立放置射频模块的相变散热结构的制作工艺
US11004810B2 (en) Semiconductor package structure
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN109427702A (zh) 散热器件和方法
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US11145637B2 (en) Semiconductor package including a substrate having two silicon layers formed on each other
CN110010574B (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
US8963285B2 (en) Semiconductor device and method of manufacturing thereof
US20190198972A1 (en) Semiconductor package structure having antenna module
CN111952194B (zh) 一种射频芯片液冷散热工艺
CN111653491B (zh) 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN117334648A (zh) 半导体装置及其制造方法
US20230071418A1 (en) Semiconductor package module and manufacturing methods thereof
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN110010566B (zh) 一种竖立放置的液冷散热射频结构及其制作方法
CN111769088B (zh) 基于背部液冷导入的堆叠封装结构及其制备方法
CN112203398B (zh) 一种pcb板液冷散热工艺
CN111968921B (zh) 一种具有液态散热功能的pcb组装方式
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010475B (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN112701104B (zh) 一种带空气桥结构的多芯片射频前端集成封装结构及制作方法
CN110739227B (zh) 一种基于三维散热结构的三维异构射频模组的制作方法
CN110010477B (zh) 一种侧面散热型密闭射频芯片封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant