CN112365831A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN112365831A
CN112365831A CN202011401245.7A CN202011401245A CN112365831A CN 112365831 A CN112365831 A CN 112365831A CN 202011401245 A CN202011401245 A CN 202011401245A CN 112365831 A CN112365831 A CN 112365831A
Authority
CN
China
Prior art keywords
pixel
sub
data line
display area
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011401245.7A
Other languages
English (en)
Other versions
CN112365831B (zh
Inventor
许森
肖邦清
傅华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011401245.7A priority Critical patent/CN112365831B/zh
Priority to PCT/CN2020/137962 priority patent/WO2022116301A1/zh
Priority to US17/260,243 priority patent/US11942486B2/en
Publication of CN112365831A publication Critical patent/CN112365831A/zh
Application granted granted Critical
Publication of CN112365831B publication Critical patent/CN112365831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种显示面板，包括多个子像素组，所述子像素组包括一第一子像素以及第二子像素。本发明通过改变子像素数据线走线方式，使第一子像素的非显示区具有一条数据线，该第一数据线在显示区设置分支，另外所述第一子像素显示区还设有第二数据线，通过将第一数据线与第二数据线设置相反的信号使两个数据线支线信号对子像素的耦合电压相互抵消，可以改善超窄边框垂直串扰的问题；并且所述第二数据线的分支与第二子像素的第一数据线分支共用非显示区的主干，可以减小覆晶薄膜COF的使用数量，进而降低生产成本。

Description

显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种超窄边框的显示面板。
背景技术
超窄边框简称GCOF(Gate driver in source COF)液晶显示器，是一种新型的面板设计，其中扫描线和数据线驱动信号都从同一侧覆晶薄膜(COF)输出，面板的左右两侧无GOA级传电路。因此采用这样的设计方式可以减小左右两侧的边框，实现“三窄一宽”的窄边框视觉体验。而在超窄边框液晶显示器的子像素设计中，由于数据线和子像素之间存在寄生电容，因此数据线信号的变化会干扰子像素信号，这会造成垂直串扰的显示不良。
在普通的子像素设计中，也会存在垂直串扰的显示不良。如图1所示，任何一个子像素左右两侧的数据线与子像素显示区的距离是相同的(D1＝D2)；如果两条数据线信号相反，子像素的耦合电压一正一反，其可以相互抵消。如图2所示，现有产品设计另一设计架构，子像素的显示区内使用两条数据线，一个子像素内有两条数据线(标记11以及12)走线，两条数据线信号相反，可以抵消数据线对像素的耦合电压。
如图3，在超窄边框设计中，由于扫描线垂直走线会经过子像素内，如果使用图1的架构，会造成子像素左右两侧数据线与子像素显示区距离不同(D3<D4)，造成数据线和子像素的寄生耦合电容大小不同，即使数据线的信号相反，产生的耦合电压也不能完全抵消，因此超窄边框液晶显示器中也仍会有垂直串扰的风险存在；如果使图2用的架构，即如图4所示，这会使得数据线(标记13以及标记14)数量加倍，增加覆晶薄膜COF数量，增加生产成本。
因此，有必要提供显示面板，以改善现有技术中边框宽度较大的问题。
发明内容
本发明一目的提供一种显示面板，在实现显示面板窄边框化的同时解决垂直串扰的问题，并且通过减小布线数量，减小覆晶薄膜COF数量。
本发明提供一种显示面板，包括阵列设置的子像素组；所述子像素组包括第一子像素：其中，所述第一子像素包括：公共电极走线，其围成的方形区域为所述第一子像素的显示区；第一数据线，设于所述公共电极走线的上方，所述第一数据线从所述第一子像素的非显示区延伸并穿过所述显示区；以及第二数据线，设于所述公共电极走线的上方，所述第二数据线设于所述第一子像素的显示区且与所述第一数据线相对设置；其中，所述第一数据线以及所述第二数据线相互绝缘且互不交叉，所述第一数据线以及所述第二数据线的电性信号相反。
进一步地，在所述显示区内的第一数据线与所述第二数据线关于所述第一子像素的中心线左右对称。
进一步地，所述第一数据线包括：主干，设于所述非显示区；第一分支，设于所述显示区，所述第一分支连接所述主干。所述第二数据线包括：第二分支，设于所述显示区，所述第二分支与所述第一分支关于所述第一子像素的中心线左右对称。
进一步地，所述第一分支与所述第二分支皆包括：竖直部；上横向部，连接所述竖直部的一端；以及下横向部，连接所述竖直部的另一端。
进一步地，所述子像素组还包括第二子像素，所述第二子像素为所述第一子像素的相邻像素；所述第二子像素与所述第一子像素的结构相同。
进一步地，所述第二子像素的第一数据线与所述第一子像素的第二数据线共用一主干。
进一步地，所述第二子像素的第一数据线的横向部与所述第一子像素的第二数据线的横向部分别连接所述第二子像素的第一数据线的主干。
进一步地，所述第一子像素还包括：水平扫描线，设置于所述非显示区；垂直扫描线，设于所述第一子像素与所述第二子像素之间，所述垂直扫描线连接所述水平扫描线；像素电极，设于所述显示区上方。
进一步地，所述水平扫描线形成于第一金属层中；所述垂直扫描线形成于第二金属层中，所述第二金属层与所述第一金属层绝缘；所述水平扫描线通过一过孔与所述垂直扫描线连接。。
进一步地，所述第一子像素还包括：薄膜晶体管，设于所述非显示区；其中，所述薄膜晶体管包括：栅极；源漏极，设于所述栅极的上方。
本发明的有益效果是：本发明提供一种显示面板，通过改变子像素数据线走线方式，使第一子像素的非显示区具有一条数据线，该数据线在显示区设置分支，另外所述第一子像素显示区还设有第二数据线，通过将第一数据线与第二数据线设置相反的信号，使两个数据线信号对子像素的耦合电压可以相互抵消，改善超窄边框垂直串扰的问题。
并且本发明所述第二数据线分支与第二子像素的第一数据线分支共用第二子像素的非显示区的主干，在实现图3像素结构的功能同时，由于非显示区的数据线只有一条，并且可以减小覆晶薄膜COF的使用数量，进而降低生产成本。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有技术第一像素结构的示意图。
图2为现有技术第二像素结构的示意图。
图3为现有技术第三像素结构的示意图。
图4为现有技术第四像素结构的示意图。
图5为本发明一实施例提供的像素结构的示意图。
图6为本发明一实施例提供的像素结构的示意图。
图7为图6中过孔处的剖面图。
图8为本发明一实施例提供的薄膜晶体管的结构示意图。
本发明附图标记：
第一子像素110；第二子像素120；公共电极走线111；
第一数据线112；第二数据线1124；水平扫描线117；
垂直扫描线118；像素电极119；非显示区102；
显示区101；竖直部1121；第一电极分支的上横向部1122；
过孔112；基板201；第一金属层202；
第一绝缘层203；第二金属层204；第三金属层205；
钝化206；色阻层207；第二绝缘层208；
第一分支200；第一电极分支的横向部1123；
有源层302；栅极绝缘层303；栅极304；
第一绝缘层203；第二金属层204；第二绝缘层208；
源漏极金属层308。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图5以及图6所示，本发明提供一种显示面板100，包括阵列设置的子像素组100。
所述子像素组100包括第一子像素110以及第二子像素120。所述第二子像素120设于所述第一子像素110的左侧。
其中，所述第一子像素110包括：公共电极走线111、第一数据线112、第二数据线1124、水平扫描线117、垂直扫描线118以及像素电极119。
所述公共电极走线111围成的方形区域为所述第一子像素110的显示区101。所述公共电极走线111与所述水平扫描线117一同形成于第一金属层202。所述第一数据线112与所述第二数据线1124一同形成于第二金属层204中。
具体地，在制备所述公共电极走线111与所述水平扫描线117时，首先通过沉积金属材料后，再图案化得到所述公共电极走线111与所述水平扫描线117。所述公共电极走线111与所述水平扫描线117的材料包括铜及其合金。
在制备所述第一数据线112与所述第二数据线1124时，首先通过沉积金属材料后，再图案化得到所述第一数据线112与所述第二数据线1124。所述第一数据线112与所述第二数据线1124的材料包括铜及其合金。
从剖面结构讲，可以参照图7所示，所述第二金属层204设于所述第一金属层202的上方，且所述第二金属层204设于所述第一金属层202相互绝缘。
从剖面结构讲，所述第一数据线112设于所述公共电极走线111的上方，从平面结构讲，所述第一数据线112从所述子像素的非显示区102延伸并穿过所述显示区101。
从剖面结构讲，所述第二数据线1124设于所述公共电极走线111的上方，从平面结构讲，所述第二数据线1124从所述第一子像素110的非显示区102延伸并穿过所述显示区101。
所述第一数据线112以及所述第二数据线1124相互绝缘且互不交叉，所述第一数据线112以及所述第二数据线1124在所述显示区101相对设置。
更具体的说，所述第一数据线112设于第一子像素110中心线的左侧，所述第二数据线1124设于第一子像素110中心线的右侧，进而这种平面布局结构使得所述第一数据线112以及所述第二数据线1124在显示区101相对设置。
本发明将所述第一数据线112以及所述第二数据线1124的电信号设置相反。进而可以使所述第一数据线112以及所述第二数据线1124对子像素的耦合时所产生的电压可以相互抵消，最终改善超窄边框垂直串扰的问题。
所述第一数据线112在所述显示区101的走线部分与所述第二数据线1124关于所述第一子像素110的中心线左右对称。
具体地将，所述第一数据线112包括主干(图中并未标记出，由于已经标出第一数据线的112标记，其同样可以用作主干标记)以及第一分支200。
所述主干设于所述非显示区102。
所述第一分支200设于所述显示区101，所述第一分支200连接所述主干。
所述第一分支200包括：竖直部1121以及两个互相平行的横向部(上横向部1122、下横向部1123)。
所述上横向部1122连接所述竖直部1121的上端，所述下横向部1123连接所述竖直部1121的下端。所述上横向部1122对应所述显示区101的上边界，所述下横向部1123对应所述显示区101的下边界；换种方式讲，所述上横向部1122对应设于所述公共电极走线111的方形区域的上侧短边上，所述下横向部1123对应设于所述公共电极走线111的方形区域的下侧短边上。.
所述第二数据线1124仅仅包括第二分支210，所述第二分支210与所述第一分支200的结构相同，所述第二分支210同样包括竖直部以及两个互相平行的横向部(图中并未标出，具体可以参考第二分支的结构描述)。
具体的讲，所述第二分支210的上横向部连接所述第二分支210竖直部的上端，所述第二分支210的下横向部连接所述竖直部1121的下端。所述第二分支210的上横向部对应所述显示区101的上边界，所述第二分支210的下横向部对应所述显示区101的下边界；换种方式讲，所述第二分支210的上横向部对应设于所述公共电极走线111的方形区域的上侧短边上，所述第二分支210的下横向部对应设于所述公共电极走线111的方形区域的下侧短边上。
所述第二分支210与所述第一分支200关于所述第一子像素110的显示区101的中心线左右对称。
在所述显示区101，第一分支200的横向部与第二分支210的横向部对应地设在同一直线上。第一分支200的竖直部与第二分支210的竖直部相互平行且设于所述显示区101中心线的左右两侧。
第一分支200与上下横向部形成的图案的开口方向与第二分支210与上下横向部形成的图案的开口方向相反。
所述第二子像素120为所述第一子像素110的相邻像素。所述第二子像素120与所述第一子像素110的结构相同。本发明并未对相邻像素具体作出限定，所述第二子像素120在本实施例中设于所述第一子像素110的右侧。
所述第二子像素120的第一数据线分支121与所述第一子像素110的第二数据线1124共用一主干(标记113)。
换种方式讲，所述第二子像素120的第一数据线分支121的上横向部与第二数据线1124的第二分支210的上横向部在主干(标记113)处汇合。
也可以说，数据线主干穿过非显示区102时，到达显示区101的上边界，主干(标记113)分为所述第二子像素120的第一数据线分支121、第二数据线1124的第二分支210，这两路分支分别在不同子像素的显示区101延伸至显示区下边界的时候再汇合会一根数据线(主干)。
综上，本发明通过改变子像素数据线走线方式，使第一子像素110的非显示区102具有一条数据线(第一数据线112的主干)，第一数据线112在显示区101设置第一分支200，另外所述第一子像素110的显示区101还设有第二数据线1124，所述第二数据线1124的第二分支与第二子像素120的第一数据线分支121共用非显示区102的主干，由于非显示区102的数据线只有一条，能够规避该结构同层金属间距窄的问题，并且可以减小COF的数量，降低生产成本。
并且通过将第一数据线112与第二数据线1124设置相反的信号，这样使两个数据线支线信号对子像素的耦合电压相互抵消，改善超窄边框垂直串扰的问题。本发明在实现图3像素结构的功能同时。
所述第二子像素120的公共电极走线与所述第一子像素110的公共电极走线111相连接，连接处设置在方形区域的长边，进而实现所述第一子像素110与所述第二子像素120的公共电极走线之间相连接。
所述第二子像素120的第一数据线112的横向部分别连接所述第一子像素110的第二数据线1124的横向部。因此本发明的所述数据线图案为“口字形”设计。
也可以这样说，本发明在相邻子像素(所述第一子像素110与所述第二子像素120)非显示区102之间设置数据线主干，数据线(主干)延伸至显示区101的时候，分为两路分支结构，分别进入不同的子像素，其中一路进入所述第一子像素110中并在所述第一子像素110右侧区域延伸，另一路进入所述第二子像素120中并在所述第二子像素120左侧区域延伸，最后数据线分支穿过所述显示区101在所述显示区101的下边界汇合在一起，进而对下行子像素进行数据信号控制。
所述水平扫描线117设置于所述非显示区102，所述水平扫描线117与第一数据线112的主干相互垂直。
从图6的平面角度看，所述垂直扫描线118设于所述第一子像素110与所述第二子像素120之间，所述垂直扫描线118连接所述水平扫描线117。所述垂直扫描线118的材料包括铜及其合金。
从层状结构讲，所述垂直扫描线118与所述水平扫描线117设置在不同层中。
所述像素电极119设于所述显示区101上方，其制备的材料包括氧化铟锡。
所述像素电极119包括电极主干以及多根平行设置的电极分支，所述电极分支图案形状为鱼骨形，电极分支与电极主干的角度一般设置为45度。
所述水平扫描线117与所述垂直扫描线118分别形成于不同的金属层中，所述水平扫描线117通过一过孔112与所述垂直扫描线118连接。进而可以规避同层金属间距窄的问题。
在本发明中，所述水平扫描线117与所述公共电极走线111制备于同一层中。在制备所述公共电极走线111与所述水平扫描线117时，首先通过沉积金属材料后，再图案化得到所述公共电极走线111与所述水平扫描线117。
而垂直扫描线118可与数据线设置在同一层，在制备的时候，只需一同沉积图案化即可得到。因此，垂直扫描线118与数据线的材料相同。
如图7所示，在所述过孔112处，子像素的剖面结构包括：基板201、第一金属层202、第一绝缘层203、第二金属层204、第二绝缘层208、第三金属层205、钝化层206以及色阻层207。
所述基板201为柔性基板，其材料为聚酰亚胺。
所述第一金属层202设于所述基板201上。所述第一金属层202的材料包括铜及其合金。所述第一金属层202中形成薄膜晶体管的栅极。
所述第一绝缘层203设于所述基板201上且覆盖所述第一金属层202，所述第一绝缘层203上包括所述过孔112。所述第一绝缘层203材料包括氮化硅或氧化硅。
所述第二金属层204设于所述第一绝缘层203上，所述第二金属层204通过所述过孔112连接所述第一金属层202。所述第二金属层204的材料包括铜及其合金。
所述第二绝缘层208设于所述第二金属层204以及所述第一绝缘层203上。所述第二绝缘层208材料包括氮化硅或氧化硅。
所述第三金属层205设于所述第二绝缘层208上。所述第三金属层205的材料包括铜及其合金。
所述第一数据线112与所述第二数据线1124制备于所述第三金属层205中，通过气相沉积的方法制备形成。
所述钝化层206设于所述第二绝缘层205上且覆盖所述第三金属层205。所述钝化层206的材料包括氮化硅或氧化硅。
所述色阻层207设于所述钝化层206上，所述色阻层207包括红色色阻(R)、蓝色色阻(B)以及绿色色阻(G)。
在一实施例中，所述公共电极走线111与所述水平扫描线117设于所述第一金属层202中；所述垂直扫描线118设于所述第二金属层204中。
在一实施例中，所述公共电极走线111与所述水平扫描线117可以设于所述第二金属层204中；所述垂直扫描线118设于所述第一金属层202中。
本发明通过不同层对金属走线的设置，进而可以规避同层金属间距窄的问题。
在一实施例中，所述第一子像素110还包括：一薄膜晶体管。
如图8所示，所述薄膜晶体管设于所述非显示区102。其中，所述薄膜晶体管处的层状结构：具体包括：基板201、有源层302、栅极绝缘层303、栅极304、第一绝缘层203、第二金属层204、第二绝缘层208、源漏极金属层308、钝化层206以及第一电极层310。图8中有部分膜层是与图7中的膜层相同。
所述基板201包括：玻璃基板2011、阻隔层2012以及缓冲层2013。
所述阻隔层2012设于所述玻璃基板2011上；所述缓冲层2013设于所述阻隔层2012远离所述玻璃基板2011的一侧。所述阻隔层2012的材料包括氮化硅及氧化硅。
所述有源层302设于所述基板201上；所述有源层302为多晶硅材料。
所述栅极绝缘层303设于所述有源层302以及所述基板201上。
所述栅极304设于所述栅极绝缘层303上；所述栅极304的材料包括铝、铜以及铜铝合金。亦即，所述栅极304的材料可选自铝、铜或铜铝合金。
其中，铝的导电性能最好，铝和铜的柔性更好，适合制备柔性显示面板100。
本发明显示面板100的栅极304采用铜铝合金，其导电性和耐弯折特性都远优于现有的栅极材料钼，可以很好的适用于折叠显示面板或卷曲显示面板。
所述栅极304制备于第一金属层202中，可与所述公共电极走线111与所述水平扫描线117通过气相沉积的方法一同制备形成。
所述第一绝缘层203设于所述栅极304以及所述栅极绝缘层303上。
所述第二金属层204设于所述第一绝缘层203上。
所述第二绝缘层208设于所述第二金属层204以及所述第一绝缘层203上。
所述源漏极金属层308设于所述第二绝缘层208上且连接所述有源层302；所述源漏极金属层308具有源极走线3081以及漏极走线3082，所述源极走线3081以及所述漏极走线3082分别连接所述有源层302。所述源漏极金属层308制备于第三金属层205中，通过气相沉积的方法制备形成。
所述钝化层206设于所述源漏极金属层308以及所述第二绝缘层208上；所述第一电极层310设于所述钝化层206上。所述第一电极层310图案化可得到所述像素电极119
本发明提供一种显示面板，通过改变子像素数据线走线方式，在第一子像素110的非显示区102设置只有一条第一数据线122的主干，该第一数据线122在显示区101设置第一分支200，另外所述第一子像素110的显示区101还设有第二数据线1124。本发明通过将第一数据线112与第二数据线1124设置相反的信号使两个数据线支线信号对子像素的耦合电压相互抵消，这可以改善超窄边框垂直串扰的问题。
在一个子像素组中，所述第二数据线1124的第二分支210与第二子像素120的第一数据线分支121共用非显示区102的主干，本发明在实现图3像素结构的功能同时，由于非显示区102的数据线只有一条，可以减小COF的数量，降低生产成本。
本发明将水平扫描线117与垂直扫描线118设在不同膜层中，能够规避该结构同层金属间距窄的问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，包括阵列设置的子像素组；
所述子像素组包括第一子像素：
其中，所述第一子像素包括：
公共电极走线，其围成的方形区域为所述第一子像素的显示区；
第一数据线，设于所述公共电极走线的上方，所述第一数据线从所述第一子像素的非显示区延伸并穿过所述显示区；以及
第二数据线，设于所述公共电极走线的上方，所述第二数据线设于所述第一子像素的显示区且与所述第一数据线相对设置；
其中，所述第一数据线以及所述第二数据线相互绝缘且互不交叉，所述第一数据线以及所述第二数据线的电性信号相反。
2.如权利要求1所述的显示面板，其特征在于，
在所述显示区内的第一数据线与所述第二数据线关于所述第一子像素的中心线左右对称。
3.如权利要求1所述的显示面板，其特征在于，
所述第一数据线包括：
主干，设于所述非显示区；
第一分支，设于所述显示区，所述第一分支连接所述主干；
所述第二数据线包括：
第二分支，设于所述显示区，所述第二分支与所述第一分支关于所述第一子像素的中心线左右对称。
4.如权利要求3所述的显示面板，其特征在于，
所述第一分支与所述第二分支皆包括：
竖直部；
上横向部，连接所述竖直部的一端；以及
下横向部，连接所述竖直部的另一端。
5.如权利要求4所述的显示面板，其特征在于，
所述子像素组还包括第二子像素，所述第二子像素为所述第一子像素的相邻的行子像素；
所述第二子像素与所述第一子像素的结构相同。
6.如权利要求5所述的显示面板，其特征在于，
所述第二子像素的第一数据线与所述第一子像素的第二数据线共用一主干。
7.如权利要求5所述的显示面板，其特征在于，
所述第二子像素的第一数据线的横向部与所述第一子像素的第二数据线的横向部分别连接所述第二子像素的第一数据线的主干。
8.如权利要求5所述的显示面板，其特征在于，还包括：
水平扫描线，设置于所述非显示区；
垂直扫描线，设于所述第一子像素与所述第二子像素之间，所述垂直扫描线连接所述水平扫描线；
像素电极，设于所述显示区上方。
9.如权利要求8所述的显示面板，其特征在于，
所述水平扫描线形成于第一金属层中；
所述垂直扫描线形成于第二金属层中，所述第二金属层与所述第一金属层绝缘；
所述水平扫描线通过一过孔与所述垂直扫描线连接。
10.如权利要求1所述的显示面板，其特征在于，还包括：
薄膜晶体管，设于所述非显示区；
其中，所述薄膜晶体管包括：
栅极；
源漏极，设于所述栅极的上方。
CN202011401245.7A 2020-12-02 2020-12-02 显示面板 Active CN112365831B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011401245.7A CN112365831B (zh) 2020-12-02 2020-12-02 显示面板
PCT/CN2020/137962 WO2022116301A1 (zh) 2020-12-02 2020-12-21 显示面板
US17/260,243 US11942486B2 (en) 2020-12-02 2020-12-21 Display panel with two data lines arranged opposite to each other in display area of sub-pixel, and display device including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011401245.7A CN112365831B (zh) 2020-12-02 2020-12-02 显示面板

Publications (2)

Publication Number Publication Date
CN112365831A true CN112365831A (zh) 2021-02-12
CN112365831B CN112365831B (zh) 2022-04-08

Family

ID=74535177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011401245.7A Active CN112365831B (zh) 2020-12-02 2020-12-02 显示面板

Country Status (3)

Country Link
US (1) US11942486B2 (zh)
CN (1) CN112365831B (zh)
WO (1) WO2022116301A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023035371A1 (zh) * 2021-09-08 2023-03-16 深圳市华星光电半导体显示技术有限公司 画素阵列、显示面板和显示装置
WO2023155227A1 (zh) * 2022-02-17 2023-08-24 深圳市华星光电半导体显示技术有限公司 像素结构及显示面板
WO2023159592A1 (zh) * 2022-02-28 2023-08-31 京东方科技集团股份有限公司 一种电路板、显示基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100214518A1 (en) * 2009-02-23 2010-08-26 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate and method for manufacturing the same
CN201867560U (zh) * 2010-11-08 2011-06-15 京东方科技集团股份有限公司 阵列基板和液晶显示器
CN104090438A (zh) * 2014-06-27 2014-10-08 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN104317124A (zh) * 2014-11-05 2015-01-28 京东方科技集团股份有限公司 阵列基板、像素驱动方法和显示装置
US20190064979A1 (en) * 2017-08-28 2019-02-28 Xiamen Tianma Micro-Electronics Co., Ltd. Touch display panel and touch display device thereof
CN111025803A (zh) * 2019-12-12 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI432860B (zh) * 2010-08-31 2014-04-01 Au Optronics Corp 畫素結構
CN103018988A (zh) * 2012-12-06 2013-04-03 京东方科技集团股份有限公司 一种tft-lcd阵列基板及制作方法、显示装置
KR102033619B1 (ko) 2013-06-25 2019-10-18 엘지디스플레이 주식회사 표시장치
KR102243210B1 (ko) * 2014-08-19 2021-04-23 삼성디스플레이 주식회사 표시 장치
CN106886112B (zh) * 2017-04-27 2020-07-24 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
KR102571354B1 (ko) * 2018-05-16 2023-08-28 엘지디스플레이 주식회사 전계발광 표시장치
CN110320719A (zh) * 2019-04-29 2019-10-11 上海中航光电子有限公司 显示面板及其制作方法和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100214518A1 (en) * 2009-02-23 2010-08-26 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate and method for manufacturing the same
CN201867560U (zh) * 2010-11-08 2011-06-15 京东方科技集团股份有限公司 阵列基板和液晶显示器
CN104090438A (zh) * 2014-06-27 2014-10-08 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN104317124A (zh) * 2014-11-05 2015-01-28 京东方科技集团股份有限公司 阵列基板、像素驱动方法和显示装置
US20190064979A1 (en) * 2017-08-28 2019-02-28 Xiamen Tianma Micro-Electronics Co., Ltd. Touch display panel and touch display device thereof
CN111025803A (zh) * 2019-12-12 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023035371A1 (zh) * 2021-09-08 2023-03-16 深圳市华星光电半导体显示技术有限公司 画素阵列、显示面板和显示装置
WO2023155227A1 (zh) * 2022-02-17 2023-08-24 深圳市华星光电半导体显示技术有限公司 像素结构及显示面板
WO2023159592A1 (zh) * 2022-02-28 2023-08-31 京东方科技集团股份有限公司 一种电路板、显示基板及显示装置

Also Published As

Publication number Publication date
US11942486B2 (en) 2024-03-26
CN112365831B (zh) 2022-04-08
WO2022116301A1 (zh) 2022-06-09
US20220406816A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN112365831B (zh) 显示面板
US9791749B2 (en) Display device
JP4508870B2 (ja) 液晶表示装置
US10312263B2 (en) Display panel and manufacturing method thereof
US10663813B2 (en) Liquid crystal display
CN104133331B (zh) 用于窄边框型液晶显示装置的阵列基板及其制造方法
US6100948A (en) Matrix-type display capable of being repaired by pixel unit and a repair method therefor
JP4162890B2 (ja) 液晶表示装置
US8384870B2 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
CN206619595U (zh) 显示面板
US7768618B2 (en) Liquid crystal display device and fabrication method thereof
US9285643B2 (en) Liquid crystal display
KR20080000496A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20230102513A1 (en) Array substrate and display panel
CN101093843A (zh) 一种平板显示器中的电极结构及其制造方法
JP6378949B2 (ja) 液晶表示装置
CN101540333A (zh) 薄膜晶体管基板及具有薄膜晶体管基板的显示装置
CN112748616A (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
US20230110225A1 (en) Array substrate, display panel and display device having the array substrate
US10928696B2 (en) Wiring substrate and display panel
CN110473883B (zh) 阵列基板及oled显示装置
CN113410278B (zh) 一种显示装置及显示设备
CN101728399B (zh) 薄膜晶体管数组基板及其制造方法
CN109828419B (zh) 阵列基板及其制作方法
KR20030042603A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant