CN1123586A - 用于频移键控信号的解调器 - Google Patents

用于频移键控信号的解调器 Download PDF

Info

Publication number
CN1123586A
CN1123586A CN95190119A CN95190119A CN1123586A CN 1123586 A CN1123586 A CN 1123586A CN 95190119 A CN95190119 A CN 95190119A CN 95190119 A CN95190119 A CN 95190119A CN 1123586 A CN1123586 A CN 1123586A
Authority
CN
China
Prior art keywords
signal
control device
frequency information
information signal
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN95190119A
Other languages
English (en)
Inventor
克里斯托弗·P·拉罗莎
迈克尔·J·卡尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1123586A publication Critical patent/CN1123586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种解调器用于改进误码率性能，包括一个零阈值比较器电路(502)、一个第一阈值检测电路(508)和一个第二阈值检测器电路(504)。第一阈值检测器电路(508)把频率信息信号与预定阈值比较，选择最佳误码率性能。第二检测器阈值电路(504)用于保证已出现交替比特码型。解调器414还包括一个控制装置电路(516)，当频率信息信号落在第一或第二检测器阈值(508、504)之外时，用于从零阈值比较器(502)耦合多个比特(522)至控制装置的输出，作为判决输出信号(416)。如果频率信息信号落在检测器装置的两个阈值之内，那么通过来自前面比特间隔反相比特判决形成用于控制装置(516)的判决输出信号(416)。

Description

用于频移键控信号的解调器
本发明涉及电子通信电路，具体涉及解调器电路。
高斯频移键控(GFSK)和高斯最小偏移键控(GMSK)已在许多数字通信系统应用中使用，它包括第二代无绳电话(CT—2)和移动通信特别小组(GSM)。GMSK/GFSK的进一步应用包括数字欧洲无绳电话(DECT)(1.152兆比特/每秒(MBPS)速率)和无线局域网(RLAN)(1.0MBPS速率)。
如图1所示，一种常规的GFSK调剂器100表示用于频带限制不归零(NRZ)数据输入102的具有时间与带宽乘积BT的高斯预调制滤波器104。所产生的信号输入到FM调制器106，该调制器106具有置于ΔQ的最大偏差，用于提供GFSK信号108。
在无线电设备中用于解调GFSK信息的常规方法是使用接有低通滤波器和中心限制器(Center Sliecr)(作为判决装置)的模拟器鉴频器。虽然这种解调方法在过去业已成功地实施了，但是与模拟鉴频器相关的电路的复杂性和其要求的调谐使其很难实施。无线电设备的整个尺寸和费用随这样的电路而趋于增加。模拟电路固有的DC偏差也能使精确的频率控制难以实现。其它通信功能的实现，例如同步和分集算法难以实现。再则，前置调制滤波器和接收滤波器的组合频带限制产生降级的误码率(BER)性能，它导致无线电设备的降级接收机灵敏度。
用于GFSK的常规模拟解调器表示在图2中。解调器200包括一个中频(IF)滤波器204，它用于限制IF输入信号202的噪音电平，接着是一个限幅器/鉴频器206，一个后检测低通滤波器208，用于进一步降低噪音，和一个中心限制器210，用于限制比特输出212。常规的中心限制器210把频率信息信号或差分相位信号Δθ与零阈值比较。当限制器电路210被使用时，几乎所有比特误码出现在两个交变比特码型，即“010”和“101”。
参见图3，图中示出对于一组比特码型从“000”至“111”在差分相位信号Δθ和正常符号数之间关系的曲线图。前置调制器IF和后量检测滤波器的组合频带限制产生眼图构造。眼图越密集，由解调器产生的比特误码数越大。比特码型“010”和“101”产生最坏的眼闭合(即眼开口＝33％)，如图3的眼图所示，因此它们是主要的比特误码源。使用RLAN系统参数产生了图3所示的眼图，这里数据速率是1.0Mbps，高斯前置调制滤波器有0.39的BT乘积，FM调制器具有其偏差设置为250KHz，和IF滤波器是1MHzSAW滤波器。在数字解调器中固有的时间和相位量化噪声将产生甚至进一步增加BER(即密集的眼图)，超过由模拟解调器产生的BER。
在解调器中使用的交替数据限制器结构在文章题目为“用具有限幅器—鉴频器检测的限频带数字FM的多电平判决方法”中描述了。这篇文章发表在“IEEE Transaction on Vehicular Technology”VOL.VT—33.No.3，1984年8月。虽然这个方法比常规的数据限制器改进了误码率性能，它要求需要精确地设置的四个阈值。它对时间和频率差错，频率偏差的变化和量化噪声也敏感。
据此，现在需要一种能提供降低误码率和容易地以集成电路生产的解调器。
图1示出常规的GFSK调制器的方框图。
图2示出常规的GFSK解调器的方框图。
图3示出由常规的GFSK解调器产生的眼图。
图4示出根据本发明的数字解调器的方框图。
图5示出图4所示解调器中使用的判决装置电路的方框图。
图6示出图5的判决装置电路的第一和第二阈值检测器电平。
图7示出本发明的误码率性能与用于解调GFSK信号的传统方法比较的曲线图。
图8示出根据本发明无线电接收机的方框图。
根据本发明的数字解调器400的方框图表示在图4中。例如在无线电接收机中出现的接收的IF信号402由滤波器/限幅器404滤波和限幅，用于提供第一和第二状态逻辑电平。使用频移键控(FSK)调制接收的IF信号402，最好地是高斯频移健控(GFSK)调制。相位检测器406利用提供基准时钟信号的高频时钟407。基准时钟信号用于估计有限IF信号穿过零点(即状态转变)之间的时间。然后这种估计被变换为代表相对于基准时钟407相位的有限IF信号相位的N比特字413。然后通过相位频率变换电路408在预定的时间间隔，例如一个符号间隔计算模2π相移对字413进行差分运算。然后通过判决装置电路414将产生的频率信息信号或差分相位信号418，Δθ限制和变换为比特416。这些主要功能块的每一块在下面详细说明。
相位检测器406在IF输入信号402的每个穿过零点处内部地产生更新相位字。然后使用一个时钟(未示出)以M倍该比特率对产生的相位信号进行取样和保持。在优选实施例中，相位检测器406电路产生7比特相位字413(N＝7)，以每比特8个样值(M＝8)定时。在优选实施例中，相位检测器406是一个直接的相位数字化电路，如在专利合作条约公开号WO93/12578、发明人ChristopherLarosa等、标题为“用于直接的相位数字化的设备和方法”中所叙述的。
相位—频率变换电路408包括一个延迟电路410和一个减法器412。相位—频率变换电路408确定在一个符号间隔内接收的IF信号402的模2π相约，这是通过使用延迟电路410延迟相位字413一个比特周期进行的，延迟电路可用一个NXM组(bank)的D触发器和从当前的相位检测器相位字413中减去该结果。通过使用二进制补码相位变换，一个简单的N比特减法器412可用于执行等级的模2π差分运算。
在本发明中，如图5所示，判决装置电路414用于抵消限带及其有关的误码率性能降低影响。这可通过提供差分相位信号(Δθ)418至零阈值比较器502，第一阈值检测器508和第二阈值检测器504来实现。
零阈值比较器502取差分相位信号418并把它分为多个的比特522，把它们发送到控制装置，例如2∶1(两个输入，一个输出)复用器516的输入端。控制装置516的控制端相应于具有第一和第二逻辑状态的选择信号524，当选择的信号524是第一逻辑状态电平时，例如在优选实施例中的低逻辑电平，控制装置516允许比特522通过控制装置516并作为判决输出信号416出现在控制装置的输出端。延迟电路518延迟当前的判决输出信号一个预定时间间隔，例如一个符号期间，并且逻辑门520反相延迟的输出信号并把延迟的反相信号送给控制装置516的第二输入端，当在优选实施例中选择信号524的第二状态是高逻辑电平时，反相的延迟输出信号变为新的判决输出信号416。
通过使用具有由(-ε＜Δθ＜+ε)规定的上和下限的预定阈值，这里∑是被编程用于最佳误码率性能，第一阈值检测器508确定输入的差分相位信号418是否不可靠的。当差分相位信号418落到预定阈值之外时，第一阈值指示信号514被置于第一逻辑状态电平(低逻辑电平)。当差分相位信号418落到预定阈值之内时，第一阈值指示信号514被置于第二逻辑电平(高逻辑电平)。第一阈值指示信号514被发送到组合装置逻辑门510，例如“与”门的第一输入端。在优选实施例中，新的逻辑电平送到逻辑门510，用于送到检测器电路每个7比特差分相位字。
第二阈值检测器504和延迟电路506用于保证交替的比特码型产生该事件。第二阈值检测器504取差分相位信号418(Δθ)并把它与由(-πΔf/Rb＜Δθ＜πΔf/Rb)限定的上和下阈值限值的阈值比较。第二阈值检测器的阈值限值最好设置为大约一半的最大差分相位信号，或+/-π(Δf/Rb)，这里Δf是最大频率偏差和Rb是比特速率。第二阈值检测器504把差分相位信号与第二检测器阈值限值进行比较并当差分相位信号落在阈值限定的外侧时，产生第一逻辑状态电平，在该优选实施例中为低逻辑电平。而当差分相位信号落在阈值限值之内时，在该优选实施例中产生第二逻辑状态电平，低逻辑电平。第一或第二逻辑状态电平被延迟预定的时间间隔，例如二分之一比特周期，通过延迟电路506产生交替的比特码型，延迟的输出信号，例如第二阈值指示信号512被发送到逻辑门510的第二端。
如果第一阈值指示信号514和第二阈值指示信号512都是高逻辑申平，逻辑门510将输出高逻辑电平选择信号524至2∶1复用器516。这个高逻辑电平选择信号524指示来自前面符号周期的判决输出信号应反相。这种延迟和反相过程由反馈判决输出信号416通过延迟电路518(例如—比特的反相延迟电路)来完成并通过使用反相器520反相延迟的信号并提供延迟反相的信号到2∶1复用器516的第二输入端。延迟反相信号通过控制装置516，当选择的信号524是高逻辑电平时产生判决输出信号416。
第一阈值检测器508和第二阈值检测器504的阈值表示在图6中。选择第一检测器阈值+/-e，602，以便优化误码率性能。在优选实施例中，第一检测器阈值被设置于+/-π/8弧度，和第二检测器阈值+/-Δf/Rb,604，被置于+/-π/4弧度。
已测量的RLAN解调器的BER性能被绘在图7中。具有常规中心限幅器的模拟鉴别器的性能用线704绘出，而本发明的具有判决装置电路414的数字解调器用线706绘出。测量的数据表明，具有常规中心限幅器的数字解调器比具有常规中心限幅器在10-5的BER约差3dB。这种性能降级是由于在全数字方法中固有的时间和相位的量化。本发明的解调器使用判决装置电路414，在10-5ER时，约有3dB的改进。
现在参见图8，表示使用本发明的射频接收机800的方框图。接收的射频信号首先由滤波器802滤波并且然后发送到低噪声放大器(LNA)804进行放大。被放大的信号814用混频器806变换为中频(IF)信号810。由混频器806通过组合信号814与本地振荡器(LO)信号812产生IF信号810。然后IF信号810使用解调器808解调，在这种情况下，它包括图5所示的判决装置电路414的解调器400。然后，解调的信号被发送到音频/数据处理电路816，用于提供音频或数据信号到射频用户。
在说明和描述本发明的优选实施例的同时，应当明白，本发明不应这样限制。虽然以相位检测器电路406和相位—频率变换电路408的组合进行描述，判决装置电路414也能用于解调由模拟鉴别器和低通滤波器产生的频率信息信号。而且，阈值检测器508和504可包括一个常规交变码型检测器，而不是如本发明描述的阈值检测器，以便确定在频率信息信号内是否出现交变码型，本领域的技术人员在不脱离由所附权利要求书限定的本发明精神和范围下将发现多种修改、改变、变化、替代和等效。
总之，本发明的判决装置电路414已被证明在抵消由于带频限定引起的量化噪声和眼图闭合两个方面的影响很有效。本发明的判决装置电路具有简单得多的数字实现，能够抵消量化效应，它比目前可用的判决装置电路对时间和频率误差不敏感得多。净结果是一个数字检测器，它提供比常规模拟方法重要的性能优点。本解调器能够容易地与其它通信功能一起集成到一个惯用的IC，因此，降低了无线电设备的整个尺寸和费用。除了改进误码率性能之外，本发明消除了模拟鉴别器的调谐要求和模拟电路中固有的DC编移问题。

Claims (11)

1.一种解调器，用于解调频移键控(FSK)信号和提供频率信息信号，其特征在于，包括：
一个零阈值比较器，响应于频率信息信号，用于提供多个比特；
一个阈值检测器，连接到控制装置，阈值检测器响应于所述频率信息信号，用于比较频率信息信号与预定的阈值，当频率信息信号在预定阈值的之外阈时，提供一个第一逻辑状态信号，和当频率信息信号落在预定阈值内时，提供一个第二逻辑状态信号；和
一个控制装置，具有提供判决输出信号的一个输出端，响应从阈值检测器接收第一逻辑状态信号，该控制装置提供由零阈值比较器提供的多个比特到该控制装置的输出端，作为判决输出信号，该控制装置延迟和反相判决输出信号并响应于来自阈值检测器接收第二逻辑状态信号，提供一个延迟反相输出信号到控制装置的输出端，作为判决输出信号。
2.根据权利要求1的解调器，其特征在于，控制装置包括：
一个控制装置，它具有第一和第二输入端，第一输入端连接至零阈值比较器，用于接收多个比特，和控制装置，具有一个输出端，用于提供判决输出信号；和
一个反馈环，连接在控制装置的输出端和控制装置的第二输入端之间。
3.根据权利要求2的解调器，其特征在于，反馈环包括串连的一个延迟电路和反相器，用于反向和延迟在控制装置的输出端上提供的判决输出信号并把该信号传给控制装置的第二输入端。
4.根据权利要求2的解调器，其特征在于，控制装置进一步包括一个控制端，用于接收第一和第二逻辑状态信号，当在控制端接收到所述第一逻辑状态信号时，控制装置电气地连接控制装置的第一输入端到控制装置的输出端，和当在控制端接收到所述第二逻辑状态信号时，电气地连接第二输入端到该输出端。
5.根据权利要求4的解调器，其特征在于，控制装置包括一个复用器。
6.根据权利要求3的解调器，其中延迟电路包括一个—比特周期延迟电路。
7.一种用于解调频移键控(FSK)信号的方法，其特征在于，该方法包括以下步骤：
a)变换FSK信号为频率信息信号；
b)变换频率信息信号为多个比特；
c)建立检测器阈值；
d)确定频率信息信号是落在检测器阈值之外还是在其内；
e)建立预定时间间隔；
f)当所述频率信息信号落在检测器阈值外时，转发多个比特作为判决输出信号；
g)当所述频率信息信号落在检测器之内时以预定时间间隔反相和延迟判决输出信号。
8.根据权利要求7的方法，其特征在于，预定时间间隔包括—比特期间。
9.一种无线电接收机，其特征在于，包括：
一个频率检测器电路，用于接收频移键控(FSK)信号和变换该信号为频率信息信号；和
一个判决装置电路，用于接收频率信息信号和提供判决输出信号，该判决装置电路包括：
一个零阈值比较器，响应于频率信息信号提供多个比特；
一个控制装置，具有输入和输出端，输入端连接到零阈值比较器，用于接收多个比特；
一个阈值检测器，连接到控制装置，该阈值检测器响应于所述频率信息信号，用于把频率信息信号与预定阈值进行比较，当频率信息信号是在预定阈值外时，提供第一逻辑信号，和当频率信息信号落在预定阈值之内时提供第二逻辑信号；和
当由阈值检测器提供的第一逻辑状态信号到所述控制装置时，该控制装置提供多个比特到控制装置的输出端。
10.根据权利要求9的无线电接收机，其特征在于，所述频率检测器进一步包括：
一个滤波器/限幅器电路，用于产生有关接收的FSK信号的滤波的和限幅的信号；
相位检测器电路，用于接收所述滤波和限幅信号和产生相位字；和
相位—频率变换器，用于变换所述相位字为所述频率信息信号。
11.一种解调器，其特征在于，包括：
用于变换频移键控(FSK)信号为频率信息信号的一个装置；
一个零阈值比较器，响应于该频率信息信号提供多个比特；
一个控制装置，具有连接到零阈值比较器一个输入端，用于接收多个比特，和该控制装置具有一个输出端，用于提供一个判决输出信号；
一个阈值检测器，连接到该控制装置，该阈值检测器响应于所述频率信息信号，用于把频率信息信号与预定阈值比较，当频率信息信号是在预定阈值之外时提供第一逻辑信号，所述阈值检测器包括一个交替码型检测器，用于确定交替的码型是否已在频率信息信号内出现；和
当由阈值检测器提供的第一逻辑状态信号被提供到所述控制装置时，该控制装置提供多个比特作为判决输出信号到该控制装置的输出端。
CN95190119A 1994-01-31 1995-01-31 用于频移键控信号的解调器 Pending CN1123586A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/189,376 1994-01-31
US08/189,376 US5436589A (en) 1994-01-31 1994-01-31 Demodulator for frequency shift keyed signals

Publications (1)

Publication Number Publication Date
CN1123586A true CN1123586A (zh) 1996-05-29

Family

ID=22697068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95190119A Pending CN1123586A (zh) 1994-01-31 1995-01-31 用于频移键控信号的解调器

Country Status (6)

Country Link
US (1) US5436589A (zh)
EP (1) EP0692157A4 (zh)
JP (1) JPH08508868A (zh)
CN (1) CN1123586A (zh)
CA (1) CA2159225A1 (zh)
WO (1) WO1995020843A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640653B (zh) * 2003-11-06 2012-08-08 株式会社建伍 移动通信系统及方法、接收机及发射机、接收及发射方法
CN111447161A (zh) * 2020-04-03 2020-07-24 杭州易百德微电子有限公司 判决方法和判决模块

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514529B2 (ja) * 1994-06-06 2004-03-31 沖電気工業株式会社 多値ｆｓｋ検波回路
US5661433A (en) * 1996-06-27 1997-08-26 Motorola, Inc. Digital FM demodulator
US6008703A (en) * 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
US5933455A (en) * 1997-05-28 1999-08-03 Advanced Micro Devices, Inc. Data slicer for demodulated binary FSK signals in a time division duplex radio environment
TW374271B (en) * 1998-04-23 1999-11-11 Winbond Electronics Corp GFSK radio frequency transceiver of ISM band
KR100403625B1 (ko) * 2001-04-17 2003-10-30 삼성전자주식회사 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법
JP2002319825A (ja) * 2001-04-24 2002-10-31 Alps Electric Co Ltd Ｆｍ復調回路
CN100525270C (zh) * 2001-10-31 2009-08-05 英特尔公司 数字传输系统中的误差校正方法与装置
US7035365B2 (en) 2002-03-11 2006-04-25 Intel Corporation Error correction method and apparatus for data transmission system
DE10300938B4 (de) * 2003-01-13 2005-12-15 Infineon Technologies Ag Wandlerschaltung für eine Limiter-Empfängerstruktur und Verfahren zur Signalwandlung in einer Limiter-Empfängerstruktur
US7293250B2 (en) * 2005-11-14 2007-11-06 Infineon Technologies, Ag Method of modeling physical layout of an electronic component in channel simulation
TWI691187B (zh) 2014-08-21 2020-04-11 日商新力股份有限公司 信號處理裝置及方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571712A (en) * 1969-07-30 1971-03-23 Ibm Digital fsk/psk detector
US4163209A (en) * 1977-09-28 1979-07-31 Harris Corporation Technique for controlling memoryful non-linearities
US4190802A (en) * 1978-08-17 1980-02-26 Motorola, Inc. Digital demodulator for phase shift keyed signals
NL8104441A (nl) * 1981-09-29 1983-04-18 Philips Nv Een ontvanger voor ffsk gemoduleerde datasignalen.
US4479092A (en) * 1981-11-20 1984-10-23 At&T Bell Laboratories Digital frequency-shift keyed demodulator
US4961206A (en) * 1984-11-22 1990-10-02 Martin Tomlinson Data modem system
US4716376A (en) * 1985-01-31 1987-12-29 At&T Information Systems Inc. Adaptive FSK demodulator and threshold detector
FR2639494B1 (fr) * 1988-11-18 1994-03-18 Thomson Csf Procede et dispositif de restitution de signaux numeriques affectes d'interference intersymbole
US5001724A (en) * 1989-01-13 1991-03-19 Hewlett-Packard Company Method and apparatus for measuring phase accuracy and amplitude profile of a continuous-phase-modulated signal
US4922206A (en) * 1989-06-28 1990-05-01 Rockwell International Corporation Method of demodulation using split delay line
JPH082060B2 (ja) * 1989-09-13 1996-01-10 日本電気株式会社 搬送波再生方式およびディジタル位相復調装置
US5122758A (en) * 1989-12-18 1992-06-16 Nec Corporation Differential phase demodulator for psk-modulated signals
US5084669A (en) * 1990-03-08 1992-01-28 Telefonaktiebolaget L M Ericsson Direct phase digitization
JPH0642685B2 (ja) * 1990-07-05 1994-06-01 日本無線株式会社 遅延検波回路
EP0467712B1 (en) * 1990-07-20 1998-04-29 Nec Corporation Phase demodulator for psk-modulated signals
US5097486A (en) * 1990-07-31 1992-03-17 Ampex Corporation Pipelined decision feedback decoder
US5067139A (en) * 1990-12-17 1991-11-19 Motorola, Inc. Coherent detector for QPSK modulation in a TDMA system
US5058136A (en) * 1990-12-17 1991-10-15 Motorola, Inc. Coherent detection for QPSK modulation
US5289505A (en) * 1991-12-13 1994-02-22 Motorola, Inc. Frequency translation apparatus and method
CA2101323C (en) * 1991-12-13 1999-01-12 Christopher P. Larosa Apparatus and method for direct phase digitizing
US5299232A (en) * 1992-03-26 1994-03-29 Motorola, Inc. Phase compensation method and apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640653B (zh) * 2003-11-06 2012-08-08 株式会社建伍 移动通信系统及方法、接收机及发射机、接收及发射方法
CN111447161A (zh) * 2020-04-03 2020-07-24 杭州易百德微电子有限公司 判决方法和判决模块
CN111447161B (zh) * 2020-04-03 2023-03-28 杭州易百德微电子有限公司 判决方法和判决模块

Also Published As

Publication number Publication date
EP0692157A1 (en) 1996-01-17
US5436589A (en) 1995-07-25
WO1995020843A1 (en) 1995-08-03
CA2159225A1 (en) 1995-08-03
JPH08508868A (ja) 1996-09-17
EP0692157A4 (en) 1997-10-01

Similar Documents

Publication Publication Date Title
AU681205B2 (en) Digital communications equipment using differential quaternary frequency shift keying
CN1123586A (zh) 用于频移键控信号的解调器
US5065107A (en) Phase-locked loop bandwidth switching demodulator for suppressed carrier signals
US5602879A (en) Clock recovering circuit for digital demodulator
JPH08107429A (ja) 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法
CA1108246A (en) Timing-phase recovery circuit
WO1984004860A1 (en) Data detector using probabilistic information in received signals
EP0572376B1 (en) Spectrally efficient digital fm modulation system
CA2150631A1 (en) Frequency-shift-keying detector using digital circuits
CN1078788C (zh) 具有可调符号限幅解调器的接收机
EP0259867B1 (en) Demodulator for psk-modulated signals
US5608762A (en) Apparatus and method for automatic discriminator compensation in a FSK receiver
CN1321517C (zh) 用于连续相位移频键控调制信号的解调的装置和方法
US6002725A (en) M-ary FSK receiver
US4577335A (en) Coherent data communications technique
Ohno et al. Half-bit offset decision frequency detection of differentially encoded GMSK signals
Fattouche et al. Equalization of pi/4 offset DQPSK transmitted over flat fading channels
Schiphorst et al. Channel selection requirements for Bluetooth receivers using a simple demodulation algorithm
JP2002368829A (ja) 変調方式識別装置および受信機
EP0670093B1 (en) High speed fsk demodulator
US6389089B1 (en) Method of searching for pilot signals
KR100219773B1 (ko) 연속위상 주파수키잉 수신기의 최적 문턱값 설정방법
Kwon Performance of continuous-phase frequency shift keying under fading
Mun et al. Symbol synchronization for zero-crossing demodulator under static and mobile fading environments
KR20240010366A (ko) 반송파 주파수 오류 추정 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1042102

Country of ref document: HK