CN112328167A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN112328167A
CN112328167A CN202010362398.9A CN202010362398A CN112328167A CN 112328167 A CN112328167 A CN 112328167A CN 202010362398 A CN202010362398 A CN 202010362398A CN 112328167 A CN112328167 A CN 112328167A
Authority
CN
China
Prior art keywords
command
data clock
memory device
data
receiving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010362398.9A
Other languages
English (en)
Inventor
柳成宪
金正烈
奉斗源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112328167A publication Critical patent/CN112328167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

公开了一种存储器装置及其操作方法。所述存储器装置包括：命令解码器，被配置为接收命令；数据时钟接收电路，被配置为接收数据时钟信号；和控制逻辑，被配置为：基于由命令解码器解码的所述命令来控制数据时钟接收电路，并且启用数据时钟接收电路。响应于存储器装置接收到动态数据时钟命令，控制逻辑启用数据时钟接收电路。数据时钟接收电路处于启用状态，直到预定的特定命令被接收。

Description

存储器装置及其操作方法
本申请要求于2019年8月5日在韩国知识产权局提交的第10-2019-0095177号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
发明构思的示例性实施例涉及一种存储器装置及其操作方法，更具体地，涉及一种接收数据时钟信号的存储器装置及其操作方法。
背景技术
面向移动的存储器装置(诸如，低功率双倍数据速率(LPDDR)同步动态随机存取存储器(SDRAM))主要用于移动电子装置(诸如，智能电话、平板个人计算机(PC)或超级本)中。随着移动操作系统(OS)的容量增大以支持在这样的移动电子装置中执行的多任务操作，对具有较低功耗特性和高速操作性能的移动电子装置的需求也增大。为了确保存储器装置的高速操作，需要减少在存储器装置的操作中消耗的不必要的时段，这可通过各种方法来实现。
发明内容
根据发明构思的示例性实施例，一种存储器装置包括：命令解码器，被配置为接收命令；数据时钟接收电路，被配置为接收数据时钟信号；和控制逻辑，被配置为：基于由命令解码器解码的所述命令来控制数据时钟接收电路，并且启用数据时钟接收电路。响应于存储器装置接收到动态数据时钟命令，控制逻辑启用数据时钟接收电路。数据时钟接收电路处于启用状态，直到预定的特定命令被接收。
根据发明构思的示例性实施例，一种存储器装置的操作方法包括：接收动态数据时钟命令，动态数据时钟命令用于使数据时钟接收电路处于启用状态直到预定的特定命令被接收；响应于动态数据时钟命令，启用数据时钟接收电路；接收预定的特定命令；和响应于预定的特定命令，禁用数据时钟接收电路。
根据发明构思的示例性实施例，一种存储器装置包括：多个存储器排，包括第一存储器排和第二存储器排；第一引脚，数据时钟信号通过第一引脚从存储器装置的外部输入；数据时钟接收电路，被配置为接收经由第一引脚输入的数据时钟信号；第二引脚，命令通过第二引脚从存储器装置的外部输入；和控制逻辑，被配置为：基于经由第二引脚输入的命令来控制存储器装置的数据操作，基于经由第二引脚输入的第一命令来启用数据时钟接收电路，在数据时钟接收电路处于启用状态时的间隔期间控制第一存储器排和第二存储器排的数据操作，并且基于经由第二引脚输入的第二命令来禁用数据时钟接收电路。第一命令是使数据时钟接收电路在数据时钟接收电路被启用之后保持启用状态直到第二命令经由第二引脚被输入的命令。
根据发明构思的示例性实施例，一种存储器装置的操作方法包括：接收与存储器装置的数据操作相关的激活命令；响应于激活命令，启用数据时钟接收电路；将通过数据时钟接收电路接收的数据时钟信号与主时钟信号同步；接收预定的特定命令；和响应于预定的特定命令，禁用数据时钟接收电路。
根据发明构思的示例性实施例，一种存储器装置的操作方法包括：接收指示存储器装置的断电模式的终止的断电退出命令；响应于断电退出命令，启用数据时钟接收电路；将通过数据时钟接收电路接收的数据时钟信号与主时钟信号同步；接收指示进入存储器装置的断电模式的断电进入命令；和响应于断电进入命令，禁用数据时钟接收电路。
根据发明构思的示例性实施例，针对一种存储器装置的操作方法，存储器装置包括第一存储器排和第二存储器排，所述操作方法包括：在第一时间点，从存储器控制器接收第一命令；在第一时间点之后的第二时间点，响应于第一命令，启用数据时钟接收电路；在第二时间点之后的第三时间点，针对第一存储器排执行第一数据操作命令；在第三时间点之后的第四时间点，针对第二存储器排执行第二数据操作命令；在第四时间点之后的第五时间点，接收预定的特定命令；在第五时间点之后的第六时间点，响应于预定的特定命令，禁用数据时钟接收电路。
附图说明
通过参照附图详细地描述发明构思的示例性实施例，将更清楚地理解发明构思的以上和其他特征。
图1示出根据发明构思的示例性实施例的数据处理系统。
图2示出根据发明构思的示例性实施例的图1的存储器装置。
图3示出根据发明构思的示例性实施例的图1的存储器装置。
图4示出根据比较示例的信号的时序图。
图5示出根据发明构思的示例性实施例的命令。
图6A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。
图6B是根据发明构思的示例性实施例的用于解释图6A的存储器装置的操作方法的流程图。
图7A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。
图7B是根据发明构思的示例性实施例的用于解释图7A的存储器装置的操作方法的流程图。
图8A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。
图8B是根据发明构思的示例性实施例的用于解释图8A的存储器装置的操作方法的流程图。
图9A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。
图9B是根据发明构思的示例性实施例的用于解释图9A的存储器装置的操作方法的流程图。
图10是根据发明构思的示例性实施例的用于解释图1的存储器装置的操作方法的时序图。
图11是根据发明构思的示例性实施例的用于解释图1的存储器装置的操作方法的时序图。
图12示出根据发明构思的示例性实施例的存储器系统。
图13示出根据发明构思的示例性实施例的图12的存储器系统的信号的时序图。
具体实施方式
发明构思的示例性实施例提供了一种存储器装置及其操作方法，更具体地，提供了一种能够减少存储器装置的操作中不必要消耗的时间并提高存储器装置的操作速度的方法和装置。
在下文中，参照附图详细描述发明构思的示例性实施例。贯穿本申请，相同的参考标号可表示相同的元件。
图1示出根据发明构思的示例性实施例的数据处理系统。
数据处理系统10可包括主机100、存储器控制器200和存储器装置300。数据处理系统10可应用于需要存储器的各种电子装置，诸如，服务器、台式机、膝上型计算机、智能电话、平板个人计算机(PC)、打印机、扫描仪、监视器、数码相机、数字音乐播放器、数字媒体记录器或便携式游戏机，但不限于此。
主机100可向存储器控制器200提供数据DATA和请求信号REQ。例如，主机100可向存储器控制器200提供请求针对数据DATA的读取操作或写入操作的请求信号REQ。另外，主机100可向存储器控制器200提供命令、地址和优先级信息，但不限于此。主机100和存储器控制器200可基于各种接口协议(诸如，通用串行总线(USB)协议、多媒体卡(MMC)协议、串行高级技术附件(ATA)协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型设备接口(ESDI)协议或集成驱动电子设备(IDE)协议)来交换数据DATA和信号。主机100可与存储器控制器200一起被实现为包括中央处理器(CPU)和/或图形处理器(GPU)的片上系统(SoC)或应用处理器(AP)。
响应于来自主机100的请求信号REQ，存储器控制器200可控制存储器装置300。例如，响应于从主机100接收的读取请求，存储器控制器200可控制存储器装置300读取数据DQ(在图2中)。类似地，响应于从主机100接收的写入请求，存储器控制器200可控制存储器装置300写入数据DQ。为此，存储器控制器200可向存储器装置300提供命令CMD和地址ADDR。
在发明构思的示例性实施例中，存储器控制器200可经由存储器装置300的命令引脚向存储器装置300提供命令CMD。然而，发明构思不限于此。例如，存储器控制器200可经由存储器装置300的命令/地址引脚向存储器装置300提供命令CMD和地址ADDR。另外，例如，存储器控制器200可经由存储器装置300的特定引脚向存储器装置300提供命令CMD和任何其他信号。存储器控制器200可在存储器控制器200与存储器装置300之间发送/接收将被写入的数据DQ或已经读取的数据DQ。
存储器控制器200可向存储器装置300提供主时钟信号CK和数据时钟信号WCK。在发明构思的示例性实施例中，存储器控制器200可经由存储器装置300的数据时钟引脚向存储器装置300提供数据时钟信号WCK。主时钟信号CK和数据时钟信号WCK可以是用于存储器控制器200和存储器装置300中的数据通信的时钟信号。作为非限制性示例，数据时钟信号WCK的频率可以是主时钟信号CK的频率的两倍或四倍。
存储器装置300可被实现为易失性存储器装置。易失性存储器装置可被实现为随机存取存储器(RAM)、动态RAM(DRAM)或静态RAM(SRAM)，但不限于此。例如，存储器装置300可包括：双倍数据速率(DDR)同步DRAM(SDRAM)(DDR SDRAM)、低功率DDR(LPDDR)SDRAM(LPDDRSDRAM)、图形DDR(GDDR)SDRAM(GDDR SDRAM)、Rambus DRAM(RDRAM)等。可选地，存储器装置300可被实现为高带宽存储器(HBM)。另一方面，存储器装置300可被实现为非易失性存储器装置。例如，存储器装置300可被实现为电阻式存储器(诸如，相变RAM(PRAM)、磁RAM(MRAM)或电阻式RAM(RRAM))。
存储器装置300可包括命令解码器310、控制逻辑320和数据时钟接收器(WLK接收器)330。存储器装置300的组件(例如，命令解码器310、控制逻辑320和数据时钟接收器330)可以是电路，并且可被称为命令解码器电路、控制逻辑电路和数据时钟接收电路。
在发明构思的示例性实施例中，存储器装置300可包括存储器单元阵列，并且存储器单元阵列可包括多个存储器单元。例如，存储器单元阵列可包括多个行和多个列彼此交叉的区域中的多个存储器单元。存储器单元阵列的多个存储器单元可通过地址ADDR指示，并且地址ADDR可包括用于指示多个存储器单元的多个位。例如，地址ADDR可包括行地址和列地址。
命令解码器310可生成与从存储器控制器200输入的命令CMD对应的控制信号DS。命令解码器310可向控制逻辑320提供基于与命令CMD相关的信号(例如，芯片选择信号(CAS)、行地址选通信号(RAS)、列地址选通信号(CAS)、写入使能信号(WE)或时钟使能信号(CKE))生成的控制信号DS。在发明构思的示例性实施例中，命令解码器310还可对来自存储器控制器200的地址ADDR进行解码。
另一方面，命令解码器310可以以各种形式实现，并且命令解码器310可以以硬件或软件实现。例如，当命令解码器310以硬件实现时，命令解码器310可包括用于生成与命令CMD对应的控制信号DS的各种电路。例如，当命令解码器310以软件实现时，命令解码器310可由存储器装置300中的任何处理器执行以提供与命令CMD对应的控制信号DS。在发明构思的示例性实施例中，命令解码器310可包括在控制逻辑320中。然而，发明构思不限于此，并且命令解码器310可通过组合其中的硬件和软件以固件实现。
控制逻辑320可控制存储器装置300的总体操作。控制逻辑320可基于控制信号DS来控制存储器装置300的操作。例如，控制逻辑320可基于控制信号DS来控制存储器装置300的数据操作(诸如，写入操作、读取操作和擦除操作)。
在发明构思的示例性实施例中，控制逻辑320可基于控制信号DS来控制数据时钟接收器330。例如，控制逻辑320可基于控制信号DS来启用或禁用数据时钟接收器330。为此，控制逻辑320可基于控制信号DS来生成数据时钟接收器使能信号WR_EN，并且向数据时钟接收器330提供数据时钟信号接收器使能信号WR_EN。例如，控制逻辑320可通过使用具有第一逻辑电平的数据时钟接收器使能信号WR_EN来启用(或激活)数据时钟接收器330。另外，例如，控制逻辑320可通过使用具有第二逻辑电平的数据时钟接收器使能信号WR_EN来禁用(或去激活)数据时钟接收器330。
数据时钟接收器330可从存储器控制器200接收数据时钟信号WCK。例如，数据时钟接收器330可接收经由数据时钟引脚输入的数据时钟信号WCK。
在发明构思的示例性实施例中，数据时钟接收器330可包括用于接收数据时钟信号WCK的缓冲器。包括在数据时钟接收器330中的缓冲器可基于从控制逻辑320发送的数据时钟接收器使能信号WR_EN来开启或关闭。缓冲器可通过具有第一逻辑电平的数据时钟接收器使能信号WR_EN被开启，并且可通过具有第二逻辑电平的数据时钟接收器使能信号WR_EN被关闭。数据时钟接收器330可通过关闭其中的缓冲器而被禁用。
数据时钟接收器330也可被称为数据时钟接收电路，并且数据时钟接收器使能信号WR_EN也可被称为数据时钟接收电路使能信号。
根据发明构思的示例性实施例的存储器控制器200可向存储器装置300提供新定义的命令。在本说明书中，新定义的命令可被称为动态数据时钟命令。动态数据时钟命令可以是在动态数据时钟命令被输入到存储器装置300之后并在预定的特定命令被输入之前或直到预定的特定命令被输入时使数据时钟接收器330处于启用状态的命令。换句话说，响应于由存储器装置300接收的动态数据时钟命令，存储器装置300可启用数据时钟接收器330，并且数据时钟接收器330可保持启用状态直到预定的特定命令被输入。根据发明构思的示例性实施例，新定义的命令可以是与存储器装置300的数据操作相关的断电退出命令或激活命令，断电退出命令或激活命令类似地使数据时钟接收器330处于启用状态，并且将在以下详细描述。
此后，响应于由存储器装置300接收的预定的特定命令，存储器装置300可禁用数据时钟接收器330。在发明构思的示例性实施例中，预定的特定命令可包括用于命令数据时钟信号WCK与主时钟信号CK之间的同步的结束或终止的同步关闭命令。根据发明构思的示例性实施例，预定的特定命令可包括与存储器装置300的数据操作相关的预充电命令。在发明构思的示例性实施例中，预定的特定命令可包括用于命令执行存储器装置300的断电模式的断电进入命令。换句话说，断电进入命令指示进入存储器装置300的断电模式。
另外，响应于接收到与存储器装置300的数据操作相关的激活命令，根据发明构思的示例性实施例的存储器装置300可启用数据时钟接收器330，并且数据时钟接收器330可保持启用状态直到预定的特定命令被输入。此后，响应于由存储器装置300接收的预定的特定命令，存储器装置300可禁用数据时钟接收器330。根据发明构思的示例性实施例，预定的特定命令可包括与存储器装置300的数据操作相关的预充电命令。在发明构思的示例性实施例中，预定的特定命令可包括用于命令执行存储器装置300的断电模式的断电进入命令。
另外，响应于由存储器装置300接收用于命令存储器装置300的断电模式的终止的断电退出命令，根据发明构思的示例性实施例的存储器装置300可启用数据时钟接收器330，并且数据时钟接收器330可保持启用状态直到指示存储器装置300的断电模式的断电进入命令被输入。此后，响应于由存储器装置300接收的断电进入命令，存储器装置300可禁用数据时钟接收器330。
针对根据发明构思的示例性实施例的数据处理系统10，可能够减少在存储器装置300的操作中不必要消耗的时间。特别地，在存储器装置300中将数据时钟信号WCK与主时钟信号CK同步的前导时间可减少。另外，在根据排交错(rank interleaving)方法的数据操作中，数据时钟信号WCK的前导时间可减少。此外，由于在存储器装置300的操作中数据时钟信号WCK的前导时间减少，因此存储器装置300的操作速度可增大，并且存储器装置300的高速操作性能可提高。
图2示出根据发明构思的示例性实施例的图1的存储器装置。先前参照图1描述的存储器装置300的重复描述被省略。参照图1描述图2。
存储器装置300可包括第一引脚301、第二引脚302、命令解码器310、控制逻辑320、数据时钟接收器330、数据输入/输出(I/O)电路350以及子存储器装置360。
命令解码器310可经由第一引脚301从存储器装置300外部的存储器控制器200接收命令CMD。换句话说，命令解码器310可接收经由第一引脚301输入的命令CMD。第一引脚301可被称为命令引脚。另外，在发明构思的示例性实施例中，第一引脚301可以是一起接收命令CMD和地址ADDR的命令/地址引脚。命令解码器310可生成与命令CMD对应的控制信号DS，并且向控制逻辑320提供生成的控制信号DS。如上所述，命令解码器310可被包括在控制逻辑320中。
控制逻辑320可基于控制信号DS来控制存储器装置300的操作(例如，存储器装置300的数据操作)。另外，例如，控制逻辑320可基于控制信号DS来控制数据时钟接收器330。为此，控制逻辑320可向数据时钟接收器330提供据时钟接收器使能信号WR_EN。
数据时钟接收器330可经由第二引脚302接收数据时钟信号WCK。第二引脚302可被称为数据时钟引脚。数据时钟接收器330可向数据I/O电路350提供接收的数据时钟信号WCK_r。数据时钟接收器330可通过控制逻辑320的控制被启用或禁用。例如，数据时钟接收器330可基于数据时钟接收器使能信号WR_EN被启用或禁用。在发明构思的示例性实施例中，数据时钟接收器330可包括用于接收数据时钟信号WCK的缓冲器。接收的数据时钟信号WCK_r可表示缓冲的数据时钟信号。
关于第一引脚301和第二引脚302，术语“引脚”可广泛地表示至集成电路的电互连，并且可包括例如垫(或焊盘，pad)上或集成电路上的另一电接触点。
数据I/O电路350可连接到子存储器装置360，并且可从外部接收数据DQ或者将数据DQ输出到外部。数据I/O电路350可基于接收的数据时钟信号WCK_r和在存储器装置300中生成的内部时钟信号中的至少一个来接收数据DQ或者输出数据DQ。例如，在存储器装置300的数据写入操作中，数据I/O电路350可响应于接收的数据时钟信号WCK_r来接收数据DQ。另外，例如，在存储器装置300的数据读取操作中，数据I/O电路350可基于在其中生成的读取选通信号来将数据DQ输出到外部。
子存储器装置360可包括存储器单元阵列(例如，多个存储器排(memoryrank))。存储器单元阵列可包括多个存储器单元。例如，存储器单元阵列可包括在多个行和多个列彼此交叉的区域中的存储器单元。
针对根据发明构思的示例性实施例的存储器装置300，可能够减少在存储器装置300的操作中不必要消耗的时间。特别地，在存储器装置300中的将数据时钟信号WCK与主时钟信号CK同步的处理中，不必要消耗的时间可减少。另外，在根据排交错方法的数据操作中，在将数据时钟信号WCK与主时钟信号CK同步的处理中不必要消耗的时间可减少。此外，由于在存储器装置300的操作中不必要消耗的时间减少，因此存储器装置300的操作速度可增大，并且存储器装置300的高速操作性能可提高。以下参照图5至图11更详细地描述存储器装置300的详细操作。
图3示出根据发明构思的示例性实施例的图1的存储器装置。图3是示出图1的存储器装置300的实施方式的示图。主要参照与图2的差异来描述图3。
存储器装置300可包括第一引脚301、第二引脚302、控制逻辑320、数据时钟接收器330、数据I/O电路350以及子存储器装置360。控制逻辑320可包括命令解码器310。
换句话说，控制逻辑320可执行参照图1和图2描述的命令解码器310的操作。控制逻辑320可生成与命令CMD对应的控制信号，并且基于控制信号生成用于控制数据时钟接收器330的数据时钟接收器使能信号WR_EN。
图4示出根据比较示例的信号的时序图。特别地，图4示出根据比较示例的存储器装置中的主时钟信号CK、数据时钟信号WCK、针对第一存储器排的第一数据DQ_R1以及针对第二存储器排的第二数据DQ_R2。
在根据比较示例的存储器装置中，在第一时间点tp_1，数据时钟信号WCK可与主时钟信号CK同步。在第一时间点tp_1与第二时间点tp_2之间，与针对第一存储器排的数据操作相关的第一数据DQ_R1可与数据时钟信号WCK同步，并且可被输入到存储器装置或者从存储器装置输出。此后，在经过预定的时间距离(PTD)之后，数据时钟信号WCK可被禁用。在本比较示例中，可假设数据时钟信号WCK在第二时间点tp_2被禁用。
从第三时间点tp_3，数据时钟信号WCK可由存储器装置再次接收，在第三时间点tp_3，已经从第二时间点tp_2经过第一时间距离TD_1。
在从第三时间点tp_3到第四时间点tp_4的时间段期间，数据时钟信号WCK可与主时钟信号CK同步。数据时钟信号WCK与主时钟信号CK的同步可表示使数据时钟信号WCK的相位与主时钟信号CK的相位匹配的操作。从第三时间点tp_3到第四时间点tp_4的时间段可被称为数据时钟信号WCK的前导时段。
在数据时钟信号WCK与主时钟信号CK的同步完成之后，在从第四时间点tp_4到第五时间点tp_5的时间段期间，与针对第二存储器排的数据操作相关的数据DQ_R2可被输入到存储器装置或者从存储器装置输出。
参照图4，在根据比较示例的存储器装置中，由于在从启用时间已经过PTD之后数据时钟接收电路被自动禁用，所以当在针对第一存储器排的数据操作完成之后执行针对第二存储器排的数据操作时，可需要执行用于将数据时钟信号WCK与主时钟信号CK同步的前导操作。因此，可需要等于作为第三时间点tp_3与第四时间点tp_4之间的时间距离的第二时间距离TD_2的前导时间。这个前导时间需求可增加存储器装置的整体操作时间，因此，存储器装置的操作速度可减小。因此，存储器装置的高速操作性能可降低。
图5示出根据发明构思的示例性实施例的命令。具体地，图5示出根据发明构思的示例性实施例的新定义的命令。参照图1描述图5。
根据发明构思的示例性实施例的存储器控制器200可向存储器装置300提供动态WCK命令。动态WCK命令可以是用于在动态WCK命令被输入到存储器装置300之后并在预定的特定命令被输入之前启用数据时钟接收器330的命令。换句话说，响应于由存储器装置300接收的动态WCK命令，存储器装置300可启用数据时钟接收器330，并且数据时钟接收器330可保持启用状态直到预定的特定命令被输入。此后，响应于由存储器装置300接收的预定的特定命令，存储器装置300可禁用数据时钟接收器330。
在发明构思的示例性实施例中，预定的特定命令可包括用于命令数据时钟信号WCK与主时钟信号CK之间的同步的结束的同步关闭命令。参照图6A和图6B描述与这个操作相关的发明构思的示例性实施例。
根据发明构思的示例性实施例，预定的特定命令可包括与存储器装置300的数据操作相关的预充电命令。参照图7A和图7B描述与这个操作相关的发明构思的示例性实施例。
在发明构思的示例性实施例中，预定的特定命令可包括用于命令执行存储器装置300的断电模式的断电进入命令。参照图8A和图8B描述与这个操作相关的发明构思的示例性实施例。
图6A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。图6A中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3可分别表示独立于图4中示出的第一时间点tp_1，第二时间点tp_2和第三时间点tp_3的时间点。一起参照图1和图2来描述图6A。
在第一时间点tp_1，存储器装置300可从存储器控制器200接收动态WCK命令。动态WCK命令还可被称为动态数据时钟命令。例如，存储器装置300可经由第一引脚301接收动态数据时钟命令。接收的动态数据时钟命令可被提供给命令解码器310，并且命令解码器310可通过对动态数据时钟命令进行解码来生成与动态数据时钟命令对应的控制信号DS。基于与动态数据时钟命令对应的控制信号DS，控制逻辑320可启用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第一逻辑电平的数据时钟接收器使能信号WR_EN来启用数据时钟接收器330。
由于数据时钟接收器330被启用，因此从第二时间点tp_2，数据时钟信号WCK可由存储器装置300接收。图6A示出在第二时间点tp_2之后数据时钟信号WCK的相位与主时钟信号CK的相位立即对齐(align)，但是这仅是为了便于描述，并且不限于此。例如，在从第二时间点tp_2的预定的时间距离期间，存储器装置300可执行同步操作以使数据时钟信号WCK的相位与主时钟信号CK的相位匹配。换句话说，在从第二时间点tp_2经过预定的时间距离之后，数据时钟信号WCK的相位可与主时钟信号CK相同。
数据时钟接收器330可保持启用状态，直到用于命令数据时钟信号WCK与主时钟信号CK之间的同步的结束的同步关闭命令被存储器装置300接收。
在第三时间点tp_3之前的时间点，存储器装置300可接收同步关闭命令。接收的同步关闭命令可被提供给命令解码器310，并且命令解码器310可通过对同步关闭命令进行解码来生成与同步关闭命令对应的控制信号DS。基于与同步关闭命令对应的控制信号DS，控制逻辑320可禁用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第二逻辑电平的数据时钟接收器使能信号WR_EN来禁用数据时钟接收器330。
由于数据时钟接收器330被禁用，因此从第三时间点tp_3开始，数据时钟信号WCK不会被存储器装置300接收。
根据发明构思的示例性实施例中的存储器装置300和新定义的动态数据时钟命令，存储器装置300可接收数据时钟信号WCK，直到同步关闭命令被接收。因此，即使针对第一存储器排的数据操作之后的针对第二存储器排的数据操作被执行，将数据时钟信号WCK与主时钟信号CK重新同步的操作也可无需执行。作为结果，在存储器装置300中不必要消耗的时间可减少，因此存储器装置300的操作速度可提高。
图6B是根据发明构思的示例性实施例的用于解释图6A的存储器装置的操作方法的流程图。图6B具体地示出根据参照图6A描述的发明构思的示例性实施例的用于解释存储器装置300的操作方法的流程图。一起参照图1、图2和图6A来描述图6B。
存储器装置300可接收动态数据时钟命令(S120)。例如，存储器装置300可经由第一引脚301从存储器控制器200接收动态数据时钟命令。接收的动态数据时钟命令可由命令解码器310进行解码。命令解码器310可通过对动态数据时钟命令进行解码来生成与动态数据时钟命令对应的控制信号DS。
响应于动态数据时钟命令，存储器装置300可启用数据时钟接收器330(S140)。例如，控制逻辑320可基于与动态数据时钟命令对应的控制信号DS来启用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第一逻辑电平的数据时钟接收器使能信号WR_EN来启用数据时钟接收器330。在发明构思的示例性实施例中，在数据时钟接收器330被启用之后，存储器装置300可执行将数据时钟信号WCK与主时钟信号CK同步的操作。
存储器装置300可接收同步关闭命令(S160)。例如，存储器装置300可经由第一引脚301从存储器控制器200接收同步关闭命令。接收的同步关闭命令可由命令解码器310进行解码。命令解码器310可通过对同步关闭命令进行解码来生成与同步关闭命令对应的控制信号DS。
响应于同步关闭命令，存储器装置300可禁用数据时钟接收器330(S180)。例如，控制逻辑320可基于与同步关闭命令对应的控制信号DS来禁用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第二逻辑电平的数据时钟接收器使能信号WR_EN来禁用数据时钟接收器330。
图7A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。图7A中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3可分别表示独立于先前附图中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3的时间点。一起参照图1和图2描述图7A。
在图7A中，直到预充电命令被接收之前的操作可被理解为与图6A中的在同步关闭命令被接收之前的操作基本相同，并且其描述被省略。
数据时钟接收器330可保持启用状态，直到与存储器装置300的数据操作相关的预充电命令被存储器装置300接收。
在第三时间点tp_3之前的时间点，存储器装置300可接收预充电命令。接收的预充电命令可被提供给命令解码器310，并且命令解码器310可通过对预充电命令进行解码来生成与预充电命令对应的控制信号DS。基于与预充电命令对应的控制信号DS，控制逻辑320可禁用数据时钟接收器330。
由于数据时钟接收器330被禁用，因此从第三时间点tp_3开始，数据时钟信号WCK不会被存储器装置300接收。
根据发明构思的示例性实施例中的存储器装置300和新定义的动态数据时钟命令，存储器装置300可接收数据时钟信号WCK，直到预充电命令被接收。因此，即使在针对第一存储器排的数据操作被执行之后针对第二存储器排的数据操作被执行时，将数据时钟信号WCK与主时钟信号CK重新同步的操作也可无需执行。作为结果，在存储器装置300中不必要消耗的时间可减少，因此存储器装置300的操作速度可提高。
图7B是根据发明构思的示例性实施例的用于解释图7A的存储器装置的操作方法的流程图。图7B具体地示出根据参照图7A描述的发明构思的示例性实施例的用于解释存储器装置300的操作方法的流程图。一起参照图1、图2和图7A来描述图7B。
在图7B中，操作S220可与图6B中的操作S120基本相同，并且操作S240可被理解为与图6B中的操作S140基本相同，并且其描述被省略。
存储器装置300可接收预充电命令(S260)。例如，存储器装置300可经由第一引脚301从存储器控制器200接收预充电命令。接收的预充电命令可由命令解码器310进行解码。命令解码器310可通过对预充电命令进行解码来生成与预充电命令对应的控制信号DS。
响应于预充电命令，存储器装置300可禁用数据时钟接收器330(S280)。例如，控制逻辑320可基于与预充电命令对应的控制信号DS来禁用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第二逻辑电平的数据时钟接收器使能信号WR_EN来禁用数据时钟接收器330。
图8A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。图8A中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3可分别表示独立于先前附图中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3的时间点。一起参照图1和图2来描述图8A。
在图8A中，直到断电进入命令被接收之前的操作可被理解为与图6A中同步关闭命令被接收之前的操作基本相同，并且其描述被省略。
数据时钟接收器330可保持启用状态，直到命令执行存储器装置300的断电进入操作的断电进入命令由存储器装置300接收。
在第三时间点tp_3之前的时间点，存储器装置300可接收断电进入命令。接收的断电进入命令可被提供给命令解码器310，并且命令解码器310可通过对断电进入命令进行解码来生成与断电进入命令对应的控制信号DS。基于与断电进入命令对应的控制信号DS，控制逻辑320可禁用数据时钟接收器330。
由于数据时钟接收器330被禁用，因此从第三时间点tp_3开始，数据时钟信号WCK不会被存储器装置300接收。
根据发明构思的示例性实施例中的存储器装置300和新定义的动态数据时钟命令，存储器装置300可接收数据时钟信号WCK，直到断电进入命令被接收。因此，即使在针对第一存储器排的数据操作被执行之后针对第二存储器排的数据操作被执行时，将数据时钟信号WCK与主时钟信号CK重新同步的操作也可无需执行。作为结果，在存储器装置300中不必要消耗的时间可减少，因此存储器装置300的操作速度可提高。
图8B是根据发明构思的示例性实施例的用于解释图8A的存储器装置的操作方法的流程图。图8B具体地示出根据参照图8A描述的发明构思的示例性实施例的用于解释存储器装置300的操作方法的流程图。一起参照图1、图2和图8A来描述图8B。
在图8B中，操作S320可与图6B中的操作S120基本相同，并且操作S340可被理解为与图6B中的操作S140基本相同，并且其描述被省略。
存储器装置300可接收断电进入命令(S360)。例如，存储器装置300可经由第一引脚301从存储器控制器200接收断电进入命令。接收的断电进入命令可由命令解码器310进行解码。命令解码器310可通过对断电进入命令进行解码来生成与断电进入命令对应的控制信号DS。
响应于断电进入命令，存储器装置300可禁用数据时钟接收器330(S380)。例如，控制逻辑320可基于与断电进入命令对应的控制信号DS来禁用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第二逻辑电平的数据时钟接收器使能信号WR_EN来禁用数据时钟接收器330。
图9A示出根据发明构思的示例性实施例的图1的存储器装置的信号的时序图。图9A中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3可分别表示独立于先前附图中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3的时间点。一起参照图1和图2来描述图9A。
在第一时间点tp_1，存储器装置300可从存储器控制器200接收与存储器装置300的数据操作相关的激活命令。例如，存储器装置300可经由第一引脚301接收激活命令。接收的激活命令可被提供给命令解码器310，并且命令解码器310可通过对激活命令进行解码来生成与激活命令对应的控制信号DS。基于与激活命令对应的控制信号DS，控制逻辑320可启用数据时钟接收器330。
由于数据时钟接收器330被启用，因此从第二时间点tp_2开始，数据时钟信号WCK可被存储器装置300接收。图9A示出在第二时间点tp_2之后，数据时钟信号WCK的相位与主时钟信号CK的相位立即对齐，但是这仅是为了便于描述，并且不限于此。例如，在从第二时间点tp_2的预定的时间距离期间，存储器装置300可执行同步操作以使数据时钟信号WCK的相位与主时钟信号CK的相位匹配。换句话说，在从第二时间点tp_2经过预定的时间距离之后，数据时钟信号WCK的相位可与主时钟信号CK相同。
数据时钟接收器330可保持启用状态，直到与存储器装置300的数据操作相关的预充电命令由存储器装置300接收。
在第三时间点tp_3之前的时间点，存储器装置300可接收预充电命令。接收的预充电命令可被提供给命令解码器310，并且命令解码器310可通过对预充电命令进行解码来生成与预充电命令对应的控制信号DS。基于与预充电命令对应的控制信号DS，控制逻辑320可禁用数据时钟接收器330。
由于数据时钟接收器330被禁用，因此从第三时间点tp_3开始，数据时钟信号WCK不会被存储器装置300接收。
根据发明构思的示例性实施例中的存储器装置300，存储器装置300可接收数据时钟信号WCK，直到预充电命令被接收。因此，即使在针对第一存储器排的数据操作之后的针对第二存储器排的数据操作被执行时，将数据时钟信号WCK与主时钟信号CK重新同步的操作也可无需执行。作为结果，在存储器装置300中不必要消耗的时间可减少，因此存储器装置300的操作速度可提高。
图9B是根据发明构思的示例性实施例的用于解释图9A的存储器装置的操作方法的流程图。图9B具体地示出根据参照图9A描述的发明构思的示例性实施例的用于解释存储器装置300的操作方法的流程图。一起参照图1、图2和图9A来描述图9B。
存储器装置300可接收与数据操作相关的激活命令(S420)。例如，存储器装置300可经由第一引脚301从存储器控制器200接收激活命令。接收的激活命令可由命令解码器310进行解码。命令解码器310可通过对激活命令进行解码来生成与激活命令对应的控制信号DS。
响应于激活命令，存储器装置300可启用数据时钟接收器330(S440)。例如，控制逻辑320可基于与激活命令对应的控制信号DS来启用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第一逻辑电平的数据时钟接收器使能信号WR_EN来启用数据时钟接收器330。在发明构思的示例性实施例中，在数据时钟接收器330被启用之后，存储器装置300可执行将数据时钟信号WCK与主时钟信号CK同步的操作。
存储器装置300可基于接收的数据时钟信号WCK来接收或发送数据(S450)。例如，当存储器装置300执行写入操作时，存储器装置300可在操作S440与操作S460之间基于数据时钟信号WCK来接收数据。另外，例如，当存储器装置300执行读取操作时，存储器装置300可在操作S440与操作S460之间基于读取数据选通信号来将数据发送到外部，读取数据选通信号基于数据时钟信号WCK生成。
存储器装置300可接收预充电命令(S460)。例如，存储器装置300可经由第一引脚301从存储器控制器200接收预充电命令。接收的预充电命令可由命令解码器310进行解码。命令解码器310可通过对预充电命令进行解码来生成与预充电命令对应的控制信号DS。
响应于预充电命令，存储器装置300可禁用数据时钟接收器330(S480)。例如，控制逻辑320可基于与预充电命令对应的控制信号DS来禁用数据时钟接收器330。数据时钟接收器330可在数据的接收或发送完成之后被禁用。例如，控制逻辑320可通过向数据时钟接收器330提供具有第二逻辑电平的数据时钟接收器使能信号WR_EN来禁用数据时钟接收器330。
图10是根据发明构思的示例性实施例的用于解释图1的存储器装置的操作方法的时序图。图10中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3可分别表示独立于先前附图中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3的时间点。一起参照图1和图2来描述图10。
在图10中，直到断电进入命令被接收之前的操作可被理解为与图9A中预充电命令被接收之前的操作基本相同，并且其描述被省略。
数据时钟接收器330可保持启用状态，直到命令执行存储器装置300的断电进入操作的断电进入命令被存储器装置300接收。
在第三时间点tp_3之前的时间点，存储器装置300可接收断电进入命令。接收的断电进入命令可被提供给命令解码器310，并且命令解码器310可通过对断电进入命令进行解码来生成与断电进入命令对应的控制信号DS。基于与断电进入命令对应的控制信号DS，控制逻辑320可禁用数据时钟接收器330。
由于数据时钟接收器330被禁用，因此从第三时间点tp_3开始，数据时钟信号WCK不会被存储器装置300接收。
图11是根据发明构思的示例性实施例的用于解释图1的存储器装置的操作方法的时序图。图11中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3可分别表示独立于先前附图中示出的第一时间点tp_1、第二时间点tp_2和第三时间点tp_3的时间点。一起参照图1和图2来描述图11。
在第一时间点tp_1，存储器装置300可从存储器控制器200接收命令存储器装置300的断电模式的终止的断电退出命令。例如，存储器装置300可经由第一引脚301接收断电退出命令。接收的断电退出命令可被提供给命令解码器310，并且命令解码器310可通过对断电退出命令进行解码来生成与断电退出命令对应的控制信号DS。基于与断电退出命令对应的控制信号DS，控制逻辑320可启用数据时钟接收器330。
由于数据时钟接收器330被启用，因此从第二时间点tp_2开始，数据时钟信号WCK可被存储器装置300接收。图11示出在第二时间点tp_2之后，数据时钟信号WCK的相位与主时钟信号CK的相位立即对齐，但是这仅是为了便于描述，并且不限于此。例如，在从第二时间点tp_2的预定的时间距离期间，存储器装置300可执行同步操作以使数据时钟信号WCK的相位与主时钟信号CK的相位匹配。换句话说，在从第二时间点tp_2经过预定的时间距离之后，数据时钟信号WCK的相位可与主时钟信号CK的相位相同。
数据时钟接收器330可保持启用状态，直到命令执行存储器装置300的断电进入操作的断电进入命令被存储器装置300接收。
在时间点tp_3之前的时间点，存储器装置300可接收断电进入命令。接收的断电进入命令可被提供给命令解码器310，并且命令解码器310可通过对断电进入命令进行解码来生成与断电进入命令对应的控制信号DS。基于与断电进入命令对应的控制信号DS，控制逻辑320可禁用数据时钟接收器330。
由于数据时钟接收器330被禁用，因此从第三时间点tp_3开始，数据时钟信号WCK不会被存储器装置300接收。
图12示出根据发明构思的示例性实施例的存储器系统。存储器系统20可包括存储器控制器200和存储器装置300。先前参照图1、图2和图3描述的存储器控制器200和存储器装置300的重复描述被省略。
存储器装置300可包括控制逻辑320、数据时钟接收器330、数据I/O电路350以及子存储器装置360。控制逻辑320可包括命令解码器310。然而，发明构思不限于图12中示出的示例性实施例，并且如图2中所示，命令解码器310可被配置为独立于控制逻辑320的硬件。
子存储器装置360可包括多个存储器排。例如，子存储器装置360可包括第一存储器排360_1至第N存储器排360_N(其中，N是2或更大的自然数)。
存储器控制器200可通过向存储器装置300提供芯片设置信号CS来在多个存储器排之中选择至少一个存储器排。例如，当存储器控制器200向存储器装置300提供与第一存储器排360_1对应的芯片设置信号CS时，第一存储器排360_1可被选择，并且当存储器控制器200向存储器装置300提供与第二存储器排360_2对应的芯片设置信号CS时，第二存储器排360_2可被选择。
当存储器装置300对多个存储器排执行数据操作时，存储器控制器200可控制存储器装置300通过使用排交错方法来执行数据操作。例如，当存储器装置300将数据DQ写入子存储器装置360时，数据DQ可以以交错单元来划分。以交错单元划分的数据可以以流水线方式被写入多个存储器排中。例如，在第一划分数据被写入第一存储器排360_1中之后，第二划分数据可被写入第二存储器排360_2中。
参照图5至图11描述的示例性实施例可类似地应用于图12的存储器系统20。
例如，在发明构思的示例性实施例中，响应于存储器装置300接收到动态数据时钟命令，控制逻辑320可启用数据时钟接收器330。数据时钟接收器330可保持启用状态，直到同步关闭命令被存储器装置300接收。存储器装置300可对多个存储器排执行数据操作，并且例如，可对第一存储器排360_1和第二存储器排360_2执行数据操作。例如，存储器装置300可根据排交错方法对第一存储器排360_1和第二存储器排360_2执行数据操作。在对第一存储器排360_1和第二存储器排360_2的数据操作完成之后，存储器装置300可接收同步关闭命令。响应于存储器装置300接收到同步关闭命令，控制逻辑320可禁用数据时钟接收器330。当将图12中的示例性实施例与图4中示出的比较示例进行比较，并且对第二存储器排360_2的数据操作被执行时，由于对数据时钟信号WCK的同步操作不需要被执行，所以不必要消耗的时间可减少，并且存储器装置300的性能可提高。
类似地，在发明构思的示例性实施例中，在针对第一存储器排360_1和第二存储器排360_2的排交错方法的数据操作中，响应于存储器装置300接收到动态数据时钟命令，控制逻辑320可启用数据时钟接收器330。在存储器装置300对第一存储器排360_1执行数据操作，并且与对第二存储器排360_2的数据操作相关的数据DQ被输入到存储器装置300或者从存储器装置300输出之后，存储器装置300可接收与对第二存储器排360_2的数据操作相关的预充电命令。响应于存储器装置300接收到与对第二存储器排360_2的数据操作相关的预充电命令，控制逻辑320可禁用数据时钟接收器330。
类似地，在发明构思的示例性实施例中，在针对第一存储器排360_1和第二存储器排360_2的排交错方法的数据操作中，响应于存储器装置300接收到动态数据时钟命令，控制逻辑320可启用数据时钟接收器330。此后，存储器装置300可对第一存储器排360_1和第二存储器排360_2执行数据操作。此后，响应于存储器装置300接收到断电进入命令，控制逻辑320可禁用数据时钟接收器330。
类似地，在发明构思的示例性实施例中，在针对第一存储器排360_1和第二存储器排360_2的排交错方法的数据操作中，响应于存储器装置300接收到与对第一存储器排360_1的数据操作相关的激活命令，控制逻辑320可启用数据时钟接收器330。在存储器装置300对第一存储器排360_1执行数据操作，并且与对第二存储器排360_2的数据操作相关的数据DQ被输入到存储器装置300或者从存储器装置300输出之后，存储器装置300可接收与对第二存储器排360_2的数据操作相关的预充电命令。响应于存储器装置300接收到与第二存储器排360_2的数据操作相关的预充电命令，控制逻辑320可禁用数据时钟接收器330。
类似地，在发明构思的示例性实施例中，在针对第一存储器排360_1和第二存储器排360_2的排交错方法的数据操作中，响应于存储器装置300接收到与对第一存储器排360_1的数据操作相关的激活命令，控制逻辑320可启用数据时钟接收器330。此后，存储器装置300可对第一存储器排360_1和第二存储器排360_2执行数据操作。此后，响应于存储器装置300接收到断电进入命令，控制逻辑320可禁用数据时钟接收器330。
类似地，在发明构思的示例性实施例中，在针对第一存储器排360_1和第二存储器排360_2的排交错方法的数据操作中，响应于存储器装置300接收到与对第一存储器排360_1的数据操作相关的断电退出命令，控制逻辑320可启用数据时钟接收器330。此后，存储器装置300可对第一存储器排360_1和第二存储器排360_2执行数据操作。此后，响应于存储器装置300接收到断电进入命令，控制逻辑320可禁用数据时钟接收器330。
图13示出根据发明构思的示例性实施例的图12的信号的时序图。图13中示出的第一时间点tp_1至第九时间点tp_9可表示独立于先前附图中示出的时间点的时间点。参照图12来描述图13。
在第一时间点tp_1，存储器装置300可从存储器控制器200接收动态WCK命令。例如，存储器装置300可经由命令引脚接收动态WCK命令。接收的动态WCK命令可被提供给命令解码器310，并且命令解码器310可通过对动态WCK命令进行解码来生成与动态WCK命令对应的控制信号DS。基于与动态WCK命令对应的控制信号DS，控制逻辑320可启用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第一逻辑电平的数据时钟接收器使能信号WR_EN来启用数据时钟接收器330。
由于数据时钟接收器330被启用，因此从第二时间点tp_2开始，数据时钟信号WCK可被存储器装置300接收。图13示出在第二时间点tp_2之后，数据时钟信号WCK的相位与主时钟信号CK的相位立即对齐，但是这仅是为了便于描述，并且不限于此。例如，在从第二时间点tp_2的预定的时间距离期间，存储器装置300可执行同步操作以使数据时钟信号WCK的相位与主时钟信号CK的相位匹配。
数据时钟接收器330可保持启用状态，直到在第九时间点tp_9，用于命令数据时钟信号WCK与主时钟信号CK之间的同步结束的同步关闭命令被存储器装置300接收。换句话说，从第二时间点tp_2到第九时间点tp_9，数据时钟接收器330可保持启用状态。数据时钟接收器330可在启用状态下接收数据时钟信号WCK。
在第三时间点tp_3，存储器装置300可从存储器控制器200接收针对第一存储器排的数据操作命令。在本示例性实施例中，数据操作命令是读取命令，但是发明构思不限于此。
从第四时间点tp_4到第五时间点tp_5，针对第一存储器排360_1的第一数据DQ_R1可从第一存储器排360_1被读取。例如，第一数据DQ_R1可经由数据I/O电路350从第一存储器排360_1被提供给存储器装置300外部的存储器控制器200。
在第六时间点tp_6，存储器装置300可从存储器控制器200接收针对第二存储器排360_2的数据操作命令。在本示例性实施例中，数据操作命令是读取命令，但是发明构思不限于此。
从第七时间点tp_7到第八时间点tp_8，针对第二存储器排360_2的第二数据DQ_R2可从第二存储器排360_2被读取。例如，第二数据DQ_R2可经由数据I/O电路350从第二存储器排360_2被提供给存储器装置300外部的存储器控制器200。
在第二数据DQ_R2被输入或输出之后，存储器装置300可从存储器控制器200接收同步关闭命令。图13示出在第八时间点tp_8，同步关闭命令被输入，但不限于此。例如，在第八时间点tp_8之后的另一时间点，同步关闭命令可被输入。
接收的同步关闭命令可被提供给命令解码器310，并且命令解码器310可通过对同步关闭命令进行解码来生成与同步关闭命令对应的控制信号DS。基于与同步关闭命令对应的控制信号DS，控制逻辑320可禁用数据时钟接收器330。例如，控制逻辑320可通过向数据时钟接收器330提供具有第二逻辑电平的数据时钟接收器使能信号WR_EN来禁用数据时钟接收器330。
由于数据时钟接收器330被禁用，因此从第九时间点tp_9开始，数据时钟信号WCK不会被存储器装置300接收。
根据如参照图6A至图11描述的发明构思的示例性实施例，可对图13的时序图进行各种修改。
例如，当图7A和图7B的示例性实施例应用于图13时，同步关闭命令可由预充电命令代替。在这种情况下，预充电命令可以是与对第二存储器排360_2的数据操作相关的预充电命令。
例如，当图8A和图8B的示例性实施例应用于图13时，同步关闭命令可由断电进入命令代替。
例如，当图9A和图9B的示例性实施例应用于图13时，动态数据时钟(WCK)命令可由激活命令代替，并且同步关闭命令可由预充电命令代替。在这种情况下，激活命令可以是与对第一存储器排360_1的数据操作相关的激活命令，并且预充电命令可以是与第二存储器排360_2的数据操作相关的预充电命令。
当图10的示例性实施例应用于图13时，动态数据时钟命令可由激活命令代替，并且同步关闭命令可由断电进入命令代替。在这种情况下，激活命令可以是与对第一存储器排360_1的数据操作相关的激活命令。
当图11的示例性实施例应用于图13时，动态数据时钟命令可由断电退出命令代替，并且同步关闭命令可由断电进入命令代替。
虽然已经参照发明构思的示例性实施例具体示出并描述了发明构思，但是本领域普通技术人员将理解，在不脱离如权利要求所阐述的发明构思的精神和范围的情况下，可对其进行形式和细节上的各种改变。

Claims (25)

1.一种存储器装置，包括：
命令解码器，被配置为接收命令；
数据时钟接收电路，被配置为接收数据时钟信号；和
控制逻辑，被配置为：基于由命令解码器解码的所述命令来控制数据时钟接收电路，
其中，响应于动态数据时钟命令被接收到，控制逻辑启用数据时钟接收电路，并且
数据时钟接收电路处于启用状态，直到预定的特定命令被接收。
2.根据权利要求1所述的存储器装置，其中，预定的特定命令包括指示数据时钟信号与主时钟信号之间的同步的终止的同步关闭命令。
3.根据权利要求2所述的存储器装置，其中，控制逻辑被配置为：响应于同步关闭命令被接收到，禁用数据时钟接收电路。
4.根据权利要求1所述的存储器装置，其中，预定的特定命令包括与所述存储器装置的数据操作相关的预充电命令。
5.根据权利要求4所述的存储器装置，其中，控制逻辑被配置为：响应于预充电命令被接收到，禁用数据时钟接收电路。
6.根据权利要求1所述的存储器装置，其中，预定的特定命令包括指示进入所述存储器装置的断电模式的断电进入命令。
7.根据权利要求6所述的存储器装置，其中，控制逻辑被配置为：响应于断电进入命令被接收到，禁用数据时钟接收电路。
8.根据权利要求1所述的存储器装置，其中，数据时钟接收电路包括缓冲器，缓冲器被配置为：通过控制逻辑的控制被开启或关闭，并且接收数据时钟信号。
9.根据权利要求8所述的存储器装置，其中，控制逻辑被配置为：通过经由具有第一逻辑电平的数据时钟接收电路使能信号开启缓冲器来启用数据时钟接收电路，并且通过经由具有第二逻辑电平的数据时钟接收电路使能信号关闭缓冲器来禁用数据时钟接收电路。
10.一种存储器装置的操作方法，所述操作方法包括：
接收动态数据时钟命令，动态数据时钟命令用于使数据时钟接收电路处于启用状态，直到预定的特定命令被接收；
响应于动态数据时钟命令，启用数据时钟接收电路；
接收预定的特定命令；和
响应于预定的特定命令，禁用数据时钟接收电路。
11.根据权利要求10所述的操作方法，其中，预定的特定命令包括指示数据时钟信号与主时钟信号之间的同步的终止的同步关闭命令。
12.根据权利要求10所述的操作方法，其中，预定的特定命令包括与存储器装置的数据操作相关的预充电命令。
13.根据权利要求12所述的操作方法，还包括：
在数据时钟接收电路被启用之后，基于通过数据时钟接收电路接收的数据时钟信号来接收或发送数据，
其中，在接收或发送数据的步骤完成之后，响应于预定的特定命令来禁用数据时钟接收电路。
14.根据权利要求10所述的操作方法，其中，预定的特定命令包括指示进入存储器装置的断电模式的断电进入命令。
15.根据权利要求10所述的操作方法，其中，数据时钟接收电路包括缓冲器，缓冲器被配置为接收数据时钟信号，并且
数据时钟接收电路通过由控制逻辑关闭缓冲器被禁用。
16.一种存储器装置，包括：
多个存储器排，包括第一存储器排和第二存储器排；
第一引脚，数据时钟信号通过第一引脚从所述存储器装置的外部输入；
数据时钟接收电路，被配置为接收经由第一引脚输入的数据时钟信号；
第二引脚，命令通过第二引脚从所述存储器装置的外部输入；和
控制逻辑，被配置为：基于经由第二引脚输入的命令来控制所述存储器装置的数据操作，基于经由第二引脚输入的第一命令来启用数据时钟接收电路，在当数据时钟接收电路处于启用状态时的间隔期间控制第一存储器排和第二存储器排的数据操作，并且基于经由第二引脚输入的第二命令来禁用数据时钟接收电路，
其中，第一命令是使数据时钟接收电路在数据时钟接收电路被启用之后保持在启用状态直到第二命令经由第二引脚被输入的命令。
17.根据权利要求16所述的存储器装置，其中，控制逻辑被配置为：根据排交错方法来控制第一存储器排和第二存储器排的数据操作。
18.根据权利要求17所述的存储器装置，其中，第二命令包括与第二存储器排的数据操作相关的预充电命令。
19.根据权利要求16所述的存储器装置，其中，第二命令包括命令数据时钟信号与主时钟信号之间的同步的终止的同步关闭命令。
20.根据权利要求16所述的存储器装置，其中，第二命令包括指示进入所述存储器装置的断电模式的断电进入命令。
21.一种存储器装置的操作方法，所述操作方法包括：
接收与存储器装置的数据操作相关的激活命令；
响应于所述激活命令，启用数据时钟接收电路；
将通过数据时钟接收电路接收的数据时钟信号与主时钟信号同步；
接收预定的特定命令；和
响应于预定的特定命令，禁用数据时钟接收电路。
22.根据权利要求21所述的操作方法，其中，预定的特定命令包括与存储器装置的数据操作相关的预充电命令。
23.根据权利要求21所述的操作方法，其中，预定的特定命令包括指示进入存储器装置的断电模式的断电进入命令。
24.根据权利要求21所述的操作方法，其中，数据时钟接收电路包括缓冲器，缓冲器被配置为接收数据时钟信号，并且
数据时钟接收电路通过由控制逻辑关闭缓冲器被禁用。
25.一种存储器装置的操作方法，所述操作方法包括：
接收指示存储器装置的断电模式的终止的断电退出命令；
响应于断电退出命令，启用数据时钟接收电路；
将通过数据时钟接收电路接收的数据时钟信号与主时钟信号同步；
接收指示进入存储器装置的断电模式的断电进入命令；和
响应于断电进入命令，禁用数据时钟接收电路。
CN202010362398.9A 2019-08-05 2020-04-30 存储器装置及其操作方法 Pending CN112328167A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190095177A KR20210016866A (ko) 2019-08-05 2019-08-05 메모리 장치 및 그것의 동작 방법
KR10-2019-0095177 2019-08-05

Publications (1)

Publication Number Publication Date
CN112328167A true CN112328167A (zh) 2021-02-05

Family

ID=74303018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010362398.9A Pending CN112328167A (zh) 2019-08-05 2020-04-30 存储器装置及其操作方法

Country Status (3)

Country Link
US (2) US11031068B2 (zh)
KR (1) KR20210016866A (zh)
CN (1) CN112328167A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210016866A (ko) 2019-08-05 2021-02-17 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172240A1 (en) * 2001-01-23 2003-09-11 Brian Johnson Method and apparatus for clock synchronization between a system clock and a burst data clock
CN102696021A (zh) * 2009-11-05 2012-09-26 拉姆伯斯公司 接口时钟管理
CN107545915A (zh) * 2016-06-29 2018-01-05 三星电子株式会社 操作半导体存储器装置的方法和半导体存储器装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477108B2 (en) * 2000-09-01 2002-11-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including memory with reduced current consumption
KR101374336B1 (ko) 2007-10-11 2014-03-17 삼성전자주식회사 메모리 시스템 및 이 시스템을 위한 반도체 메모리 장치와제어부
KR100878125B1 (ko) 2007-11-30 2009-01-14 연세대학교 산학협력단 동기화된 더블 데이터 레이트 플래시 메모리 장치, 및 그인터페이스 장치
KR20110001396A (ko) 2009-06-30 2011-01-06 삼성전자주식회사 전력 소모를 줄일 수 있는 반도체 메모리 장치
KR101024239B1 (ko) 2009-09-01 2011-03-29 주식회사 하이닉스반도체 반도체 장치
KR20110056124A (ko) 2009-11-20 2011-05-26 삼성전자주식회사 전력 소모를 감소한 메모리 콘트롤러, 메모리 장치 및 메모리 시스템
KR101096262B1 (ko) 2009-12-29 2011-12-23 주식회사 하이닉스반도체 클럭제어회로 및 클럭생성회로
KR20120076406A (ko) 2010-12-29 2012-07-09 에스케이하이닉스 주식회사 내부클럭 생성회로
KR20130032505A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체 시스템
KR102299380B1 (ko) 2014-12-19 2021-09-08 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
WO2016135744A2 (en) * 2015-02-25 2016-09-01 Gyan Prakash A system and method for multi-cycle write leveling
US9812187B2 (en) 2016-02-22 2017-11-07 Mediatek Inc. Termination topology of memory system and associated memory module and control method
KR20210016866A (ko) 2019-08-05 2021-02-17 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172240A1 (en) * 2001-01-23 2003-09-11 Brian Johnson Method and apparatus for clock synchronization between a system clock and a burst data clock
CN102696021A (zh) * 2009-11-05 2012-09-26 拉姆伯斯公司 接口时钟管理
CN107545915A (zh) * 2016-06-29 2018-01-05 三星电子株式会社 操作半导体存储器装置的方法和半导体存储器装置

Also Published As

Publication number Publication date
US20210043242A1 (en) 2021-02-11
US11031068B2 (en) 2021-06-08
US11423970B2 (en) 2022-08-23
KR20210016866A (ko) 2021-02-17
US20210280233A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
US20240014817A1 (en) Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
KR102282971B1 (ko) 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
KR102401271B1 (ko) 메모리 시스템 및 그 동작 방법
US10008247B2 (en) Memory device for performing multi-core access to bank groups
KR102223007B1 (ko) 반도체 메모리 장치, 이의 리프레쉬 방법 및 반도체 메모리 장치의 리프레쉬 카운터
US10838662B2 (en) Memory system and method of operating the same
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
CN117099075A (zh) 针对长突发长度的存储器数据传送的双倍取得
US11423970B2 (en) Memory device receiving data clock signals and operation method thereof
US20020136079A1 (en) Semiconductor memory device and information processing system
US11783880B2 (en) Operating method of memory device for extending synchronization of data clock signal, and operating method of electronic device including the same
US20080133820A1 (en) DDR flash implementation with row buffer interface to legacy flash functions
US20230386542A1 (en) Operating method of memory device for extending synchronization of data clock signal, and operating method of electronic device including the same
TWI830830B (zh) 訊號發送及接收裝置、其操作方法、記憶體元件以及其操作方法
KR20200145647A (ko) 메모리 장치, 메모리 장치의 동작 방법, 메모리 모듈 및 메모리 모듈의 동작 방법
WO2022213300A1 (en) High-performance input buffer and memory device having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination