CN112309487A - 芯片测试系统 - Google Patents

芯片测试系统 Download PDF

Info

Publication number
CN112309487A
CN112309487A CN201910682969.4A CN201910682969A CN112309487A CN 112309487 A CN112309487 A CN 112309487A CN 201910682969 A CN201910682969 A CN 201910682969A CN 112309487 A CN112309487 A CN 112309487A
Authority
CN
China
Prior art keywords
chip
test
chip testing
chips
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910682969.4A
Other languages
English (en)
Other versions
CN112309487B (zh
Inventor
蔡振龙
基因·罗森塔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
First Inspection Co Ltd
Original Assignee
First Inspection Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by First Inspection Co Ltd filed Critical First Inspection Co Ltd
Priority to CN201910682969.4A priority Critical patent/CN112309487B/zh
Publication of CN112309487A publication Critical patent/CN112309487A/zh
Application granted granted Critical
Publication of CN112309487B publication Critical patent/CN112309487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties

Abstract

本发明公开一种芯片测试系统包含：中央控制装置、芯片测试装置、芯片安装设备、多个环境控制设备、分类设备及移载设备。中央控制装置能控制芯片安装设备将多个芯片安装于芯片测试装置。各环境控制设备包含多个彼此独立的容置室，且各容置室中设置有温度调节装置。中央控制装置能控制移载设备，将芯片测试装置，置放于环境控制设备的其中一个容置室中。当芯片测试装置承载有芯片，而被设置于容置室中时，中央控制装置能控制相对应的温度调节装置作动，而使多个芯片处于预定温度下，被芯片测试装置进行预定测试程序。

Description

芯片测试系统
技术领域
本发明涉及一种芯片测试系统，尤其涉及一种能适用于内存测试的芯片测试系统。
背景技术
一般来说，内存在出厂前，必须通过高温测试、预烧(Burn-In)测试，或高温测试、预烧测试及低温测试。现有的内存测试设备，内存在进行高温测试、预烧测试或低温测试时，必须反复地被插拔于不同的电连接座，为此，容易造成内存接脚的毁坏，且反复地插拔亦浪费大量的时间，而造成测试效率低落的问题。
发明内容
本发明实施例在于提供一种芯片测试系统，其用以改善现有的内存设备，在让内存处于不同温度环境中进行测试时，必须反复地拆装芯片，而造成测试效率低落，且容易造成内存的接脚损坏的问题。
本发明的其中一个实施例公开一种芯片测试系统，其用以对多个芯片进行测试，芯片测试系统包含：一中央控制装置、至少一芯片测试装置、一芯片安装设备、至少一环境控制设备、一移载设备以及一分类设备；至少一芯片测试装置其包含多个电连接座，各个电连接座用以承载一个芯片，芯片测试装置能被中央控制装置控制而对其所承载的多个芯片进行一预定测试程序，芯片测试装置具有至少一供电构件；一芯片安装设备其能被中央控制装置控制，而将多个芯片安装于芯片测试装置的多个电连接座上；环境控制设备连接中央控制装置，各个环境控制设备包含一设备本体及多个温度调节装置：一设备本体其包含多个容置室，设备本体连接一供电设备，各个容置室能容置芯片测试装置，设备本体具有多个供电构件；各个容置室中设置有一个温度调节装置；各个温度调节装置能受中央控制装置控制，而使相对应的容置室中的芯片测试装置的多个电连接座上的芯片的周围温度到达一预定温度；一移载设备其能被中央控制装置控制而载运芯片测试装置，以使芯片测试装置于芯片安装设备、多个环境控制设备的多个容置室及分类设备之间移动；其中，当移载设备将承载有多个芯片的芯片测试装置，由芯片安装设备移载至其中一个环境控制设备的其中一个容置室中时，供电设备能通过设备本体的供电构件及芯片测试装置的供电构件，而提供电力给芯片测试装置；当芯片测试装置被供电，且温度调节装置使芯片测试装置上的多个芯片的周围温度到达预定温度时，中央控制装置能控制芯片测试装置，对其所承载的多个芯片进行一预定测试程序；分类设备能受中央控制装置控制，而将多个芯片由芯片测试装置的多个电连接座卸下，且分类设备能依据各个芯片完成预定测试程序后的测试结果，将各个芯片置放于一良品区或一不良品区；其中，当芯片测试装置对其所承载的多个芯片完成预定测试程序时，中央控制装置将控制移载设备，以将芯片测试装置由容置室中移载至分类设备。
优选地，芯片测试装置还包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧面，各个电连接座用以承载至少一个芯片；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；各个测试模块用以对其所连接的多个电连接座上的芯片进行预定测试程序；及
其中，供电构件连接电路板；供电设备能通过设备本体的供电构件及芯片测试装置的供电构件，提供电力给各个测试模块。
优选地，芯片测试装置的供电构件包含多个连接端子，多个连接端子设置于电路板；设备本体的供电构件包含多个容置室端子，各个容置室中设置有多个容置室端子；多个连接端子用以与各个容置室中的多个容置室端子相连接；当多个连接端子与其中一个容置室中的多个容置室端子相互连接时，供电设备能提供电力给芯片测试装置。
优选地，各个环境控制设备还包含多个升降装置，各个容置室中设置有一个升降装置；各个升降装置能被中央控制装置控制，而使设置于容置室中的芯片测试装置的多个连接端子与多个容置室端子相互连接或相互分离。
优选地，芯片测试装置的供电构件为一接收天线，设备本体的供电构件为一发射天线，接收天线能与发射天线相互耦合，而芯片测试装置能通过接收天线，以无线的方式接收供电设备所传输的电力。
优选地，芯片测试装置还包含有多个第一数据传输端子，多个第一数据传输端子设置于电路板，设备本体的各个容置室中设置有多个第二数据传输端子；多个第一数据传输端子用以与多个第二数据传输端子相互连接，以相互传输数据。
优选地，芯片测试装置还包含有至少一第一数据传输天线，第一数据传输天线用以与设置于环境控制设备的至少一第二数据传输天线以无线的方式传输数据。
优选地，各个测试模块在对其所连接的多个电连接座上的芯片完成预定测试程序后，测试模块将会把各个芯片的测试结果数据及其测试参数数据写入芯片中，以使各个芯片中储存有测试结果数据及测试参数数据。
优选地，各个环境控制设备还包含有多个罩体及至少一抽气装置；各个容置室中设置有一个罩体；当芯片测试装置设置于其中一个容置室中，且芯片测试装置被供电时，容置室中的罩体能盖设于电路板上，而罩体与电路板能共同形成一封闭空间，多个电连接座则对应位于封闭空间中，且中央控制装置能控制抽气装置作动，以将封闭空间中的空气向外抽出。
优选地，各个温度调节装置包含一接触结构，各个温度调节装置被中央控制装置控制而运作时，接触结构的温度将提升或降低至预定温度；当罩体盖设于设置于容置室中的芯片测试装置的电路板上，且抽气装置被中央控制装置控制而将封闭空间中的气体向外抽出时，温度调节装置的接触结构，将抵靠设置于芯片测试装置的多个电连接座上的多个芯片的一侧。
优选地，各个环境控制设备还包含多个限位装置，各个容置室中设置有一个限位装置，各个限位装置能被中央控制装置控制，而与设置于容置室中的芯片测试装置相互连接，据以限制芯片测试装置于容置室中的活动范围。
优选地，芯片测试系统还包含一预先测试设备，预先测试设备连接中央控制装置，预先测试设备包含至少一电连接座，预先测试设备的电连接座用以承载至少一个芯片，预先测试设备能对其所承载的芯片进行一短路测试及一漏电流测试；中央控制装置能控制移载设备，以使芯片安装设备在将各个芯片安装于芯片测试装置前，先将各个芯片安装于预先测试设备的电连接座，以对芯片进行短路测试及漏电流测试。
优选地，芯片测试系统还包含一最终测试设备，最终测试设备连接中央控制装置，最终测试设备包含至少一电连接座，最终测试设备的电连接座用以承载至少一个芯片，最终测试设备能对其所承载的芯片进行一短路测试及一漏电流测试；中央控制装置能控制移载设备，将各个芯片由芯片测试装置上卸下后，先将各个芯片安装于最终测试设备的电连接座，以对芯片进行短路测试及漏电流测试。
综上所述，本发明实施例所公开的芯片测试系统，可以利用芯片安装设备将多个芯片安装于芯片测试装置上，而后利用移载设备将芯片测试装置及其承载的芯片一同移载至容置室中，并利用温度调节装置使设置于容置室中的芯片测试装置所承载的芯片的周围温度达到预定温度；接着，提供电力给芯片测试装置后，芯片测试装置将会对其所承载的多个芯片进行测试；最后，当芯片测试装置对其承载的多个芯片完成测试后，再通过移载设备及分类设备，依据各芯片完成测试后的结果对其进行分类。是以，本发明的芯片测试系统可以让芯片于测试过程中，不会被反复地插拔。
附图说明
图1为本发明公开的芯片测试系统的示意图。
图2为本发明公开的芯片测试系统的方块示意图。
图3为本发明公开的芯片测试系统的芯片测试装置的示意图。
图4为本发明公开的芯片测试系统的芯片测试装置的方块示意图。
图5为本发明公开的芯片测试系统的芯片测试装置的电连接座的示意图。
图6为本发明公开的芯片测试系统的芯片测试装置的电连接座的剖面分解示意图。
图7为本发明公开的芯片测试系统的芯片测试装置的电连接座未设置有芯片的剖面示意图。
图8为本发明公开的芯片测试系统的芯片测试装置的电连接座设置有芯片的剖面示意图。
图9为本发明公开的芯片测试系统的环境控制设备的示意图。
图10为本发明公开的芯片测试系统的环境控制设备与中央控制装置的方块示意图。
图11为本发明公开的芯片测试系统的温度调节装置及盖体的组装示意图。
图12、13为本发明公开的芯片测试系统的温度调节装置及盖体的分解示意图。
图14为本发明公开的芯片测试系统的温度调节装置及盖体设置于芯片测试装置上的剖面示意图。
图15为图14的局部放大示意图。
图16为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第一实施例的流程示意图。
图17为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第二实施例的流程示意图。
图18为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第三实施例的流程示意图。
图19为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第四实施例的流程示意图。
图20为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第五实施例的流程示意图。
图21为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第六实施例的流程示意图。
图22为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第七实施例的流程示意图。
图23为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第八实施例的流程示意图。
图24为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第九实施例的流程示意图。
图25为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第十实施例的流程示意图。
图26为内存通过本发明公开的芯片测试系统测试后的方块示意图。
图27为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第十一实施例的流程示意图。
图28为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第十二实施例的流程示意图。
图29为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第十三实施例的流程示意图。
图30为本发明公开的中央控制装置的方块示意图。
具体实施方式
请一并参阅图1、图2及图3，图1为本发明公开的芯片测试系统的示意图，图2为本发明公开的芯片测试系统的方块示意图，图3为本发明公开的芯片测试装置的示意图。本发明公开的芯片测试系统E用以对多个芯片C进行测试。芯片测试系统E包含：一中央控制装置E1、一芯片安装设备E2、至少一芯片测试装置1、多个环境控制设备E3、一移载设备E4及一分类设备E5。
中央控制装置E1连接芯片安装设备E2、多个环境控制设备E3、移载设备E4及分类设备E5，而中央控制装置E1能控制各个设备的作动；中央控制装置E1例如是服务器、各式计算机设备等，于此不加以限制。芯片安装设备E2可以是包含有一机械手臂(图未示)，机械手臂能受中央控制装置E1控制，以将设置载盘(tray)上的多个芯片C逐一取出后，逐一置放于芯片测试装置1的多个电连接座2上。
如图2、图3及图4所示，图4显示为芯片测试装置1的方块示意图。芯片测试装置1用以承载多个芯片C，且芯片测试装置1能被移载设备E4载运而于多个工作站(例如芯片安装设备E2、多个环境控制设备E3、移载设备E4及分类设备E5)之间传递。
芯片测试装置1包含：一电路板10、多个电连接座2、一控制机组3及至少一供电构件4。电路板10彼此相反的两侧分别定义为一第一侧面101及一第二侧面102。多个电连接座2固定设置于电路板10的第一侧面101，各个电连接座2用以承载一个所述芯片C。关于电连接座2的形式可以是依据不同芯片C变化，于此不加以限制。
在实际应用中，多个电连接座2可以是区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座2。控制机组3设置于电路板10的第二侧面102，控制机组3包含多个测试模块30，各个测试模块30对应与一个电连接座群组相连接。
具体来说，本实施例的图3中，电路板10上设置有96个电连接座2，而其可以是区分为16组电连接座群组，各个电连接座群组包含有6个电连接座2，而各个电连接座群组中的6个电连接座2是连接于同一个测试模块30，亦即，在图3中电路板10可以是设置有16个测试模块30。当然，电路板10上设置的电连接座2的数量及其对应被区隔为多少个电连接座群组，皆可以是依据需求变化。
各个测试模块30被供电时，能对其所连接的多个电连接座2上的多个芯片C进行一预定测试程序，举例来说，所述芯片C可以是各式内存(例如是NAND Flash等)，而各个测试模块30能对各个内存进行读取测试、写入测试及电性测试中的至少一个。在各个测试模块30用以测试内存的实施例中，各个测试模块30可以包含有图形产生器(PatternGenerator,PG)、参数量测单元(Parametric Measurement Unit,PMU)、组件电源供应模块(Device Power Supplies,DPS)及驱动电路(Driver)。
通过使设置于电路板10上的多个电连接座2，分别连接至多个不同的测试模块30的设计，测试模块30及其所连接的电连接座2上的多个芯片C，彼此间的信号传递可以更快速且不易发生衰减。更具体来说，若设置有96个电连接座2的电路板10仅连接一个信号输入源，则信号输入源所发出的信号，由电路板10的一侧传递至电路板10的另一侧时，信号将明显发生衰减的问题，从而可能导致芯片测试结果不准确的问题。
值得一提的是，不同电连接座群组的多个电连接座2，彼此之间可以是不相互连接，而当芯片测试装置1故障时，相关维修人员可以通过逐一测试各个电连接座群组，而快速地找出毁坏的电连接座2，且相关维修人员可以是仅更换毁坏的电连接座2、电连接座2的零组件、同群组的电连接座2或测试模块30，而相关人员无须更换整个电路板10的所有电连接座2或所有的测试模块30。
如图3所示，在实际应用中，芯片测试装置1还可以是包含有一机壳31，所述机壳31固定设置于电路板10的第二侧面102，而机壳31对应包覆多个测试模块30，以保护多个测试模块30。在具体的实施中，机壳31还可以是依据需求设置有相关的散热装置，例如是风扇、散热鳍片等。于本实施例的图3中，是以芯片测试装置1仅包含有单一个机壳31，而机壳31是对应包覆多个测试模块30，但芯片测试装置1的机壳31的数量不以单一个为限，在不同的应用中，芯片测试装置1也可以是包含有多个机壳31，而各个机壳31可以是包覆有单一个测试模块30或是两个、三个等数量的测试模块30。
供电构件4设置于电路板10，供电构件4连接电路板10，而供电构件4可以通过电路板10连接多个测试模块30。供电构件4例如可以是板对板连接器，其形式例如可以为Pogopin或是簧片等结构，但不以此为限。于本实施例的图3中，是以供电构件4包含有多个连接端子，且供电构件4设置于电路板10的第一侧面101为例，但供电构件4的形式、数量及供电构件4设置于电路板的位置等，不以图中所示为限。
供电构件4用以与外部供电设备连接，而外部供电设备能通过供电构件4，供电给各个测试模块30，所述外部供电设备是指独立于芯片测试装置1的供电设备，外部供电设备可以是任何可以提供电力的设备，于此不加以限制。也就是说，芯片测试装置1在没有通过供电构件4与外部供电设备连接的情况下，各个测试模块30基本上是没有电力对其所连接的多个芯片C进行预定测试程序。当然，在不同的实施例中，芯片测试装置1也可以是设置有至少一电池，电池连接多个测试模块30，而电池能供电给多个测试模块30。
在另一实施例中，供电构件4可以是包括一接收天线，而供电构件4能以无线的方式接收电力，以提供电力给各个测试模块30。在供电构件4为接收天线的实施例中，芯片测试装置1可以是包含有一充电电池模块，且供电构件4连接充电电池模块，而供电构件4能以无线的方式接收电力，以对所述充电电池模块充电；而，在具体的实施中，各个测试模块30对其所承载的芯片C进行测试所需的电力，则可以是来自于充电电池模块及外部供电设备通过接收天线(供电构件4)提供。在供电构件4为接收天线的实施例中，供电构件4的设置位置可以是不外露于芯片测试装置1，而是埋设于电路板10中或是藏设于芯片测试装置1中。另外，各个芯片测试装置1所具有的供电构件4的数量，可以是依据需求变化，不局限为单一个，也可以两个或两个以上。
如图3、图4及图10所示，特别说明的是，芯片测试装置1还可以包含有多个第一数据传输端子8，而容置室E311中可以是对应设置有多个第二数据传输端子E32。多个第一数据传输端子8能与多个第二数据传输端子E32相互接触并相互传递信息。在实际应用中，各第一数据传输端子8及各第二数据传输端子E32可以是Pogo pin或是簧片等结构，但不以此为限。关于第一数据传输端子8及第二数据传输端子E32的数量及其设置位置，可以是依据需求变化，于此不加以限制。
在不同的实施例中，芯片测试装置1也可以是包含有至少一个第一数据传输天线(图未示)，而容置室E311中可以是对应设置有至少一个第二数据传输天线(图未示)。第一数据传输天线能与第二数据传输天线相互作用，而以无线的方式相互传输信息。在实际应用中，第一数据传输天线设置的位置不局限于容置室E311中，只要第一数据传输天线可以与设置于容置室E311中的第二数据传输天线相互传递信息，第一数据传输天线可以是设置于任何于环境控制设备E3的任意位置。
请一并参阅图5、图6、图7及图8，图5显示为本发明公开的芯片测试装置1的各个电连接座2的示意图，图6显示为电连接座2的剖面分解示意图，图7显示为电连接座2未设置有芯片C的剖面示意图，图8显示为电连接座2设置有芯片C的剖面示意图。
各个电连接座2包含：多个探针组件20、一底座本体21、一升降结构22、一支撑结构23及多个弹性组件24。各探针组件20包含针体201及弹簧202。针体201的一端用以与芯片C的电连接部C1(如图8所示)相连接。弹簧202套设于针体201，且当针体201的一端受压时，弹簧202将受压而对应产生弹性回复力，借此，当针体201不再受压时，针体201将受弹性回复力作用而回复至未受压的位置。
底座本体21具有一顶壁211及一环侧壁212，顶壁211具有一开孔21A，环侧壁212的一侧连接于顶壁211的周缘，环侧壁212的另一侧固定设置于电路板10，顶壁211及环侧壁212及电路板10共同形成有一容置槽21B。顶壁211彼此相反的两侧面定义为一外侧面2111及一内侧面2112(如图7所示)。在实际应用中，顶壁211及环侧壁212可以是一体成型地设置，底座本体21还可以具有多个锁孔21C(如图5所示)，多个锁孔21C可以与多个锁固件(例如螺丝)相互配合，以将底座本体21固定于电路板10。
升降结构22包含有一基部221及一承载部222。基部221完全地设置于容置槽21B中，基部221向一侧延伸形成有承载部222，承载部222的部分能穿设于开孔21A。承载部222的向远离基部221的一侧延伸形成有四个限位部223，四个限位部223可以是位于承载部222的四个边角处，且四个限位部223与承载部222共同形成有一芯片容槽22B，芯片容槽22B用以提供芯片C设置，四个限位部223用以与芯片C相互卡合。升降结构22还具有多个连接孔22A(如图6所示)，各个连接孔22A贯穿基部221及承载部222设置。
多个探针组件20的一部分固定设置于支撑结构23中，且多个探针组件20固定设置于支撑结构23中的一端，用以与电路板10相连接；多个探针组件20的另一端则位于多个连接孔22A中，位于多个连接孔22A中的探针组件20的一端用以与芯片C的电连接部C1相连接。
在实际应用中，支撑结构23可以是包含有一底座结构231及一辅助结构232。底座结构231设置于容置槽21B中，且底座结构231与本体21相互固定(例如是配合多个螺丝而与本体21相互固定)。底座结构231具有多个穿孔，而多个探针组件20的一端固定设置于底座结构231的多个穿孔中。辅助结构232设置于容置槽21B中，且辅助结构232位于底座结构231及顶壁211之间，辅助结构232与底座结构231相互固定(例如是利用螺丝相互锁固)。辅助结构232具有多个彼此间隔地设置的支撑孔，多个支撑孔与底座结构231的多个穿孔相互连通，且多个支撑孔与多个连接孔22A相对应地设置，而多个连接孔22A、多个支撑孔及多个穿孔将共同形成有多个探针通道，多个探针组件20则对应设置于多个探针通道中。
如图7所示，支撑结构23设置于容置槽21B中，弹性组件24设置于支撑结构23及升降结构22之间。弹性组件24能使升降结构22的基部221抵靠顶壁211的内侧面2112，并使基部221与支撑结构23之间对应形成有一间隙S。
于实际应用中，在电连接座2固定于电路板10上，且电连接座2的限位部223未受外力抵压时，位于升降结构22及支撑结构23之间的四个弹性组件24可以是略为被压缩，而弹性组件24被压缩所对应产生的弹性回复力，将使升降结构22稳固地抵靠于顶壁211的内侧面2112。
如图8所示，当芯片C固定设置于芯片容槽22B中，且升降结构22未被抵压时，芯片C的多个电连接部C1将对应容置于多个连接孔22A中，且各个探针组件20是未与多个电连接部C1相连接(例如是不相互接触)。当升降结构22被抵压时，升降结构22的至少一部分将内缩于底座本体21中，即，升降结构22将相对于支撑结构23向电路板10的方向移动，而多个探针组件20将对应与芯片C的多个电连接部C1相连接。
请一并参阅图3、图9及图10，图9显示为本发明公开的环境控制设备E3的示意图。多个环境控制设备E3连接中央控制装置E1，而中央控制装置E1能控制任一个环境控制设备E3独立地运作。各环境控制设备E3用以使设置于芯片测试装置1上的多个芯片C于一预定温度(例如是一预定高温温度或一预定低温温度)的环境中进行预定测试程序。
各个环境控制设备E3包含：一设备本体E31、多个容置室端子E33及多个温度调节装置E34。设备本体E31包含多个容置室E311。于此所指的容置室E311主要是用来容置芯片测试装置1，而，环境控制设备E3所包含的多个容置室E311可以是相互连通或是不相互连通，于此不加以限制。设备本体E31连接一供电设备(即前述说明中所述及的独立于芯片测试装置1的外部供电设备)。设备本体E31可以是包含有多个供电构件，设备本体E31的供电构件电性连接供电设备，而供电设备能通过设备本体E31的多个供电构件，以提供电力给设置于各个容置室E311中的芯片测试装置1。
值得一提的是，在环境控制设备E3所包含的多个容置室E311彼此相互独立，而不相互连通的实施例中，各个容置室E311可以是设置有一活动门，且环境控制设备E3可以是连接有一抽气设备。当芯片测试装置1设置于容置室E311中时，中央控制装置E1可以控制相对应的活动门作动，以使容置室E311成为密闭空间，而后，中央控制装置E1可以控制抽气设备作动，以使容置室E311呈现为近似于真空的状态，如此，将可使容置室E311内的温度不易受外在环境影响。
在芯片测试装置1的供电构件4包含有多个连接端子的实施例中，设备本体E31的供电构件可以是对应包含有多个容置室端子E33，且各个容置室E311中可以是对应设置有多个容置室端子E33，多个容置室端子E33用以与芯片测试装置1的多个连接端子相连接。关于容置室端子E33的设置位置，可以是依据芯片测试装置1设置于容置室E311中的位置及其供电构件4的多个连接端子的位置进行设计，于此不加以限制。在芯片测试装置1的供电构件4为接收天线的实施例中，各容置室E311中则可以是对应设置有无线充电用的发射天线，发射天线连接外部供电设备，而当芯片测试装置1设置于容置室E311中的预定位置时，容置室E311中的发射天线则能与芯片测试装置1的接收天线(供电构件4)耦合，而外部供电设备得以提供电力给各测试模块30。
各个温度调节装置E34连接中央控制装置E1，各个温度调节装置E34能被中央控制装置E1控制，而使相对应的容置室E311中的芯片测试装置1的多个电连接座2上的芯片C的周围温度到达预定温度。
在其中一个实际例中，多个温度调节装置E34可以区分为多个加热装置E34A及多个致冷装置E34B。多个加热装置E34A设置于设备本体E31，多个致冷装置E34B设置于设备本体E31；各个容置室E311中的温度能被其中一个加热装置E34A或其中一个致冷装置E34B改变，以到达预定的低温温度或是预定的高温温度。
各个加热装置E34A可以包含有一高温接触结构E34A1，高温接触结构E34A1用以与设置于芯片测试装置1上的多个芯片C的一侧面相接触。各个加热装置E34A连接中央控制装置E1，而中央控制装置E1能控制各个加热装置E34A独立地运作，而使各个加热装置E34A的高温接触结构E34A1的温度提升至预定高温温度。其中，所述高温接触结构E34A1的材质可以是依据预定高温温度决定，且高温接触结构E34A1用以接触多个芯片C的一侧可以呈一平坦状。
在具体的应用中，各个高温接触结构E34A1中可以是包含有各式电热加热器(例如加热线圈)，或者，高温接触结构E34A1中也可以是包含有多个流道，各流道提供高温流体通过。当然，也可以是将电热加热器或具有多个流道的相关加热器，设置于高温接触结构E34A1的一侧。
各个致冷装置E34B可以包含有一低温接触结构E34B1，低温接触结构E34B1用以与设置于芯片测试装置1上的多个芯片C的一侧相接触。各个致冷装置E34B连接中央控制装置E1，而中央控制装置E1能控制各个致冷装置E34B独立地运作，而使各个致冷装置E34B的低温接触结构E34B1的温度降低至预定低温温度。其中，所述低温接触结构E34B1的材质可以是依据预定低温温度决定，且低温接触结构E34B1用以接触多个芯片C的一侧的一侧可以呈一平坦状。在具体的应用中，各个低温接触结构E34B1中可以是包含有多个流道，各流道提供低温流体通过，或者，也可以是将具有多个流道的相关构件，设置于低温接触结构E34B1的一侧。
在上述实施例中，是以各个加热装置E34A包含有高温接触结构E34A1，各致冷装置E34B包含有低温接触结构E34B1，而加热装置E34A及致冷装置E34B是分别通过高温接触结构E34A1及低温接触结构E34B1来接触多个芯片C的一侧面，以直接对各个芯片C进行热传递或热导出，而使多个芯片C的温度到达预定温度。但，在不同的应用中，各加热装置E34A及各致冷装置E34B也可以以非接触的方式，来使芯片测试装置1上的多个芯片C的周围温度到达预定温度，举例来说，各加热装置E34A或致冷装置E34B可以是直接提升或是降低相对应的容置室E311内的温度。
在上述说明中，是以各个容置室E311中设置有加热装置E34A或是致冷装置E34B为例，但各个容置室E311所设置的温度调节装置E34不局限仅具有单一加热功能，或是仅具有单一致冷功能。在不同的实施例中，各个温度调节装置E34可以是同时包含有一加热器E341及一致冷器E342，且各个温度调节装置E34还可以是依据需求包含有一接触结构E343。加热器
E341及致冷器E342能被中央控制装置E1控制，而使接触结构E343的温度到达预定高温温度或预定低温温度。接触结构E343用来与设置于芯片测试装置1上的多个芯片C相接触，借此用直接接触的方式来使多个芯片C的温度到达预定温度。当然，在不同的应用中，各温度调节装置E34也可以是不具有接触结构E343，而各温度调节装置E34是通过加热器E341或是致冷器E342，以使相对应的容置室E311，到达预定高温温度或是预定低温温度。
请一并参阅图9、图10、图11、图12、图13及图14，各个环境控制设备E3的温度调节装置E34可以是与一罩体E35相互连接。罩体E35的一侧内凹形成有一凹槽E351，罩体E35具有一容置开孔E352，容置开孔E352与凹槽E351相连通。罩体E35还具有两个抽气孔E353。各环境控制设备E3可以是包含有至少一抽气装置E37，而两个抽气孔E353则用以与抽气装置E37相连接。
温度调节装置E34例如可以是包含有前述接触结构E34A1、E34B1、E343，且接触结构E34A1、E34B1、E343的一侧可以是呈现为平坦状，接触结构E34A1、E34B1、E343内可以是包含有至少一流道E344，而接触结构E34A1、E34B1、E343对应具有一流体入口E345及一流体出口E346，借此，高温流体或是低温流体将可通过流体入口E345进入流道E344中，再由流体出口E346流出，借此，通过高温流体或低温流体不间断地流动于流道E344中，将可使接触结构E34A1、E34B1、E343的温度到达预定温度。
在实际应用中，罩体E35还可以是固定设置有一盖体E36，盖体E36与温度调节装置E34之间可以是对应形成有一容置空间SP1，容置空间SP1则可以是填充有任何可以阻隔热能传递的构件。
请参阅图14及图15，图14显示芯片测试装置1的电连接座2及设置于其上的芯片C，与温度调节装置E34的接触结构E34A1、E34B1、E343相互接触的示意图，图15为图14的局部放大示意图。如图所示，在罩体E35抵靠于电路板10的一侧时，罩体E35、接触结构E34A1、E34B1、E343及电路板10将共同形成一封闭空间SP2，而多个电连接座2将对应位于所述封闭空间SP2中；于此同时，供电构件4的多个连接端子可以是对应与多个容置室端子E33相连接。
如图8及图15所示，在中央控制装置E1控制抽气设备作动，以通过罩体E35的抽气孔E353，将封闭空间SP2中的气体向外抽出，，以使封闭空间SP2呈现为接近真空或是真空的状态的过程中，接触结构E34A1、E34B1、E343将抵压各个电连接座2的升降结构22，而各个升降结构22将相对于底座本体21向靠近电路板10的方向移动，而多个探针组件20将对应与芯片C的多个电连接部C1相连接，且接触结构E34A1、E34B1、E343将对应抵靠于多个芯片C的一侧面；换言之，在封闭空间SP2中的气体被向外抽出的过程中，接触结构E34A1、E34B1、E343将抵压各个电连接座2的升降结构22，而电连接座2的升降结构22将由图8所示的状态转换为图15所示的状态。
在实际应用中，中央控制装置E1控制抽气设备，将封闭空间SP2中的空气抽出的时间点，可以是依据需求设计。举例来说，中央控制装置E1可以是在供电构件4所包含的多个连接端子(如图3所示)与容置室端子E33(如图10所示)相连接时，控制抽气设备作动，以将封闭空间SP2中的空气抽出；或者，中央控制装置E1也可以是通过设置于容置室E311(如图9所示)中的至少一个传感器(例如是光学传感器或机械式按压传感器等)，来判断芯片测试装置1是否已经设置于容置室E311中的预定位置，而中央控制装置E1在通过传感器判断芯片测试装置1位于容置室E311中的预定位置时，则控制抽气设备作动，以将封闭空间SP2中的空气抽出。
如图10及图15所示，当抽气装置E37将封闭空间SP2内的气体向外抽出，而接触结构E34A1、E34B1、E343对应抵靠于多个芯片C的一侧面，且各个电连接座2的多个探针组件20与设置于其上的芯片C的多个电连接部C1相连接时，中央控制装置E1将可控制温度调节装置E34作动，以使接触结构E34A1、E34B1、E343到达预定温度，且中央控制装置E1可以是在接触结构E34A1、E34B1、E343的温度到达预定温度时，控制各电连接座2所连接的测试模块30对该芯片C进行预定测试程序。
通过上述罩体E35及抽气装置E37的相互配合，可以大幅降低接触结构E34A1、E34B1、E343同时抵压多个电连接座2的升降结构22所需要的作用力，亦即，可以降低升降装置E38(于后详述)使芯片测试装置1所承载的多个芯片C，同时抵靠于接触结构E34A1、E34B1、E343所需的作用力。
请复参图1及图2，移载设备E4设置于多个环境控制设备E3之间，而移载设备E4用以载运芯片测试装置1。移载设备E4可以是包含机械手臂及固持组件，固持组件用以固持芯片测试装置1。中央控制装置E1连接移载设备E4，而中央控制装置E1能控制移载设备E4，以将承载有多个芯片C的芯片测试装置1设置于任一环境控制设备E3的任一容置室E311(如图9所示)中。相对地，移载设备E4亦可被中央控制装置E1控制，以将设置于任一容置室E311中的芯片测试装置1移出容置室E311。
分类设备E5连接中央控制装置E1，而分类设备E5能受中央控制装置E1控制，以将多个芯片C由芯片测试装置1的多个电连接座2上卸下，且分类设备E5能依据各个芯片C通过预定测试程序后的测试结果，将各个芯片C置放于一良品区A1的载盘或一不良品区A2的载盘。分类设备E5例如可以是包含有机械手臂。在分类设备E5与芯片安装设备E2设置于相邻位置的实施例中，芯片安装设备E2及分类设备E5可以是共用同一个机械手臂。在实际应用中，所述良品区A1还可以是依据需求，区隔有多个区域，而分类设备E5可以是依据各个芯片C通过预定测试程序后的测试结果，将芯片C设置于良品区A1的不同区域，举例来说，可以是依据芯片C的运作效能进行区分。
如图16所示，其为本发明公开的一种芯片测试方法的第一实施例的流程示意图。上述芯片测试系统E可以是用以下芯片测试方法，对多个芯片C进行预定测试程序，所述芯片测试方法包含：
一芯片安装步骤S1：通过芯片安装设备(E2)，将多个芯片(C)由一载盘，移载至芯片测试装置(1)的多个电连接座(2)上；
一移入步骤S2：将承载有多个芯片(C)的芯片测试装置(1)，移载至其中一个环境控制设备(E3)的其中一个容置室(E311)；
一温度调节步骤S3：控制容置室(E311)中的温度调节装置(E34)运作，以使多个芯片(C)处于预定温度的环境中；
一测试步骤S4：供电给设置于容置室(E311)中的芯片测试装置(1)，以使各个测试模块(30)对其所连接的多个芯片(C)进行预定测试程序；
一移出步骤S6：将芯片测试装置(1)由容置室(E311)中移出，并将芯片测试装置(1)移载至分类设备(E5)；
一分类步骤S7：利用分类设备(E5)，依据各个芯片(C)完成预定测试程序后的测试结果，将多个芯片(C)分别置放至良品区(A1)或不良品区(A2)。
在芯片测试装置1的供电构件4包含有多个连接端子的实施例中，于测试步骤S4前，还可以包含有一连接步骤：使芯片测试装置1的供电构件4的多个连接端子与设置于容置室E311中的多个容置室端子E33相连接。在具体实施中，连接步骤可以是位于移入步骤S2及温度调节步骤S3之间，或者连接步骤也可以是位于温度调节步骤S3及测试步骤S4之间。
如图17所示，其为本发明的一种芯片测试方法的第二实施例的流程示意图。本实施例与图16所示的实施例的最大差异在于：在移入步骤S2及温度调节步骤S3之间还可以是包含有一抽气步骤S21。于移入步骤S2中是使设置于容置室E311中的罩体E35及芯片测试装置1的电路板10相互连接，而使罩体E35与电路板10共同形成封闭空间SP2(如图14所示)，而后，于抽气步骤S21中，则是使与封闭空间SP2相连接的抽气装置作动，以将封闭空间SP2内的空气向外抽出。
如图14所示及前述相对应的实施例说明，当罩体E35与电路板10共同形成封闭空间SP2时，各个电连接座2是对应位于封闭空间SP2中。在执行抽气步骤S21后，各个电连接座2将是位于接近真空的环境中，因此，后续执行温度调节步骤S3时，封闭空间SP2的温度将不易受外在环境影响，而电连接座2及其所承载的芯片C的周围温度，将容易维持在预定的温度。
如图18所示，其为本发明公开的一种芯片测试方法的第三实施例的流程示意图。本实施例与前述实施例最大不同之处在于：于测试步骤S4及移出步骤S6之间则还可以包含有以下步骤：
一分离步骤S5：在芯片测试装置(1)对其所连接的所有芯片(C)完成预定测试程序后，控制芯片测试装置(1)的供电构件(4)与容置室(E311)中的多个容置室端子(E33)相互分离。
如图3、图9及图10所示，在实际应用中，环境控制设备E3还可以包含多个升降装置E38，各个容置室E311设置有一个升降装置E38。各个升降装置E38连接中央控制装置E1。各个升降装置E38能被中央控制装置E1控制，而使设置于容置室E311中的芯片测试装置1进行升降作动，进而使芯片测试装置1的供电构件4的多个连接端子与容置室端子E33相互连接或相互分离。
在实际应用中，各芯片测试装置1被移载设备E4送入容置室E311中时，芯片测试装置1的多个供电构件4可以是不与多个容置室端子E33相连接，而当中央控制装置E1判断任一容置室E311中设置有芯片测试装置1时，中央控制装置E1则可以控制相对应的升降装置E38作动，以使芯片测试装置1于容置室E311中移动，从而使供电构件4的多个连接端子与容置室端子E33相连接，借此，外部供电设备将可通过供电构件4提供电力给多个测试模块30。
在实际应用中，关于中央控制装置E1如何判断任一容置室E311中是否设置有芯片测试装置1的方式，可以是依据需求设计，于此不加以限制。举例来说，可以是于容置室E311中设置有传感器(例如是光学传感器或是任何机械式的按压开关等)，当芯片测试装置1进入容置室E311中时，传感器将对应产生相关信号并传递至中央控制装置E1，而中央控制装置E1则可以是依据传感器所传递的信号来判断容置室E311中是否设置有芯片测试装置1。当然，传感器也可以是用来确认芯片测试装置1是否设置于容置室E311中的预定位置，而传感器可以是依据芯片测试装置1位于容置室E311中的位置，传递相对应的信号至中央控制装置E1，中央控制装置E1则可以是依据传感器所传递的信号，判断芯片测试装置1是否位于容置室E311中的预定位置，若中央控制装置E1判断芯片测试装置1位于容置室E311中的预定位置，则中央控制装置E1可以是控制升降装置E38作动；反之，若中央控制装置E1判断芯片测试装置1不是位于容置室E311中的预定位置，则中央控制装置E1可以是控制相关的警示装置作动以警示使用者，举例来说，中央控制装置E1可以是控制相关警示灯发出特定颜色的灯光、控制相关显示屏幕显示错误讯息等。
在供电构件4为接收天线的实施例中，当芯片测试装置1设置于容置室E311中时，位于容置室E311中相对应的发射天线，即可以是与接收天线相互耦合，而芯片测试装置1即可通过供电构件4得到电力。当然，在另一实施例中，接收天线也可以是在芯片测试装置1设置于容置室E311中的预定位置时，才可对应与接收天线相互耦合，于此不加以限制。
如图3及图10所示，在各个温度调节装置E34具有前述接触结构E34A1、E34B1、E343的实施例中，升降装置E38被控制而作动时，芯片测试装置1及其所承载的多个芯片C将被升降装置E38带动，而向靠近接触结构E34A1、E34B1、E343的方向移动或是向远离接触结构E34A1、E34B1、E343的方向移动。
在温度调节装置E34连接有罩体E35的实施例中，当升降装置E38被控制而使芯片测试装置1向接触结构E34A1、E34B1、E343的方向移动预定位置时，罩体E35将对应盖设于芯片测试装置1的电路板10上，而罩体E35将与电路板10共同形成封闭空间SP2。而后，在所述温度调节步骤S3前，中央控制装置E1将先控制抽气装置E37对封闭空间SP2进行抽气，以使封闭空间SP2呈现为接近真空的状态，如此，在温度调节步骤S3后，封闭空间SP2中的温度将不易受外部环境影响。
在实际应用中，当芯片测试装置1设置于容置室E311中，且升降装置E38使芯片测试装置1上升后，多个芯片C可以是不与接触结构E34A1、E34B1、E343相互接触，而当抽气装置E37开始抽气后，多个芯片C及接触结构E34A1、E34B1、E343才相互接触，但不以此为限。在另一实施例中，多个芯片C也可以是在抽气装置E37未进行抽气时，即与接触结构E34A1、E34B1、E343相互接触。
于测试步骤S4中，芯片测试装置1是通过接收天线或是多个连接端子，与相对应的发射天线或是容置室端子相互耦合或相互连接，据以得到电力，从而各个测试模块30得以对其所连接的芯片C进行测试。
如图9及图10所示，在实际应用中，为了使芯片测试装置1的供电构件4的多个连接端子能与多个容置室端子E33稳固地相互连接，环境控制设备E3还可以包含多个限位装置E39，多个限位装置E39设置于多个容置室E311中。各个限位装置E39连接中央控制装置E1。各个限位装置E39能被中央控制装置E1控制，以限制芯片测试装置1于容置室E311中的活动范围。关于限位装置E39的具体结构可以是依据需求设计，举例来说，可以是使芯片测试装置1设置有卡合孔，而限位装置E39包含有相对应的卡勾结构，当限位装置E39作动时，卡勾结构将可对应卡合于卡合孔中；又或者，限位装置E39可以是包含有多个伸缩销，而伸缩销能对应穿设于芯片测试装置1的卡合孔中。
依上所述，在各个环境控制设备E3的各个容置室E311中具有接触结构E34A1、E34B1、E343、升降装置E38及限位装置E39的实施例中，上述芯片测试方法，于移入步骤S2中，可以是包含以下步骤：
一移入容置室步骤：将芯片测试装置(1)移入容置室(E311)；
一上升步骤：控制容置室(E311)中的升降装置(E38)，以使芯片测试装置(1)向接触结构(E34A1、E34B1、E343)方向移动；
一锁定步骤：控制容置室(E311)中的限位装置(E39)，以使限位装置(E39)限制芯片测试装置(1)于容置室(E311)中的活动范围。
依上所述，本发明的芯片测试方法简单来说，可以是先将多个芯片安装于芯片测试装置1上；接着，将芯片测试装置1移动至环境控制设备E3的其中一个容置室E311中；而后，控制升降装置E38使芯片测试装置1上升，以使芯片测试装置1的多个芯片C的一侧，邻近于温度调节装置E34的接触结构E34A1、E34B1、E343，并且使温度调节装置E34所连接的罩体E35盖设于芯片测试装置1的电路板10，以形成封闭空间SP2；随后，控制抽气装置E37对封闭空间SP2进行抽气，以使芯片测试装置1上的多个芯片C的一侧贴附于接触结构E34A1、E34B1、E343，同时，控制温度调节装置E34作动，以使芯片C到达预定的温度；在温度调节装置E34作动时，供电给芯片测试装置1，以使多个测试模块30对多个芯片C进行测试。
请参阅图19，其显示为本发明公开的芯片测试方法的第四实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述芯片测试方法最大不同之处在于：于移入步骤S2后及分离步骤S5前，温度调节步骤S3及测试步骤S4可以是被重复执行两次，其分别为温度调节步骤S31、测试步骤S41及温度调节步骤S32、测试步骤S42。
于温度调节步骤S31及测试步骤S41中(即温度调节步骤S3及测试步骤S4被第一次执行)，是先控制容置室E311所对应的温度调节装置E34，以使多个芯片C处于115℃以上的温度的环境中，再控制各个测试模块30对多个芯片C进行读取测试、写入测试及电性测试中的至少一个。于此所指温度调节步骤S31及测试步骤S41即是对内存进行预烧(Burn-In)测试。
于温度调节步骤S32及测试步骤S42中(即温度调节步骤S3及测试步骤S4被第二次执行)，是先控制容置室E311所对应的温度调节装置E34，以使多个芯片C处于75℃至95℃的温度的环境中，再控制各个测试模块30对多个芯片C进行读取测试、写入测试及电性测试中的至少一个。于此所指温度调节步骤S31及测试步骤S41即是对内存进行高温测试。
特别说明的是，在不同的实施例中，上述测试步骤S41及温度调节步骤S32之间，可以是包含有一移出步骤及一移入步骤；所述移出步骤是将芯片测试装置1移出于当下的容置室E311，所述移入步骤则是将芯片测试装置1移入另一个容置室E311中。也就是说，芯片测试装置1可以先后位于温度在115℃以上及温度介于75℃至95℃的两个不同的容置室E311(可以是位于同一个环境控制设备E3或是位于不同的环境控制设备E3)中进行测试作业。
请参阅图20，其显示为本发明公开的芯片测试方法的第五实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述图19所示的芯片测试方法最大不同之处在于：于移入步骤S2后及分离步骤S5前，温度调节步骤S3及测试步骤S4可以是被重复执行三次，其分别为前述温度调节步骤S31、前述测试步骤S41、前述温度调节步骤S32、前述测试步骤S42、温度调节步骤S33及测试步骤S43。
于执行前述温度调节步骤S32及前述测试步骤S42后，所执行的温度调节步骤S33及测试步骤S43(即温度调节步骤S3及测试步骤S4被第三次执行)，是先控制容置室E311所对应的温度调节装置E34，以使多个芯片C处于-55℃至-35℃的温度的环境中，再控制各个测试模块30对多个芯片C进行读取测试、写入测试及电性测试中的至少一个。换言之，本实施例公开的芯片测试方法是对多个芯片C依序进行预烧(Burn-In)测试、高温测试及低温测试。
请参阅图21，其显示为本发明公开的芯片测试方法的第六实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述图19所示的芯片测试方法最大不同之处在于：于移入步骤S2后及分离步骤S5前，温度调节步骤S3及测试步骤S4可以是被重复执行四次，其分别为前述温度调节步骤S31、前述测试步骤S41、前述温度调节步骤S32、前述测试步骤S42、前述温度调节步骤S33、前述测试步骤S43、温度调节步骤S34及测试步骤S44。
于执行前述温度调节步骤S33及前述测试步骤S43后，所执行的温度调节步骤S34及测试步骤S44(即温度调节步骤S3及测试步骤S4被第四次执行)，是先控制容置室E311所对应的温度调节装置E34，以使多个芯片C处于20℃至30℃的温度(常温)的环境中，再控制各个测试模块30对多个芯片C进行读取测试、写入测试及电性测试中的至少一个。换言之，本实施例公开的芯片测试方法是对多个芯片C依序进行预烧(Burn-In)测试、高温测试、低温测试及常温测试。
依上所述，本实施例的芯片测试方法，可以是利用前述说明中，各个环境控制设备E3中的各个温度调节装置E34同时具有致冷器E342及加热器E341的芯片测试系统E来执行。而，芯片测试装置1被移入环境控制设备E3的容置室E311后，将依序于115℃以上的温度的环境中、75℃至95℃的温度的环境中、-55℃至-35℃的温度的环境中、20℃至30℃的温度的环境中，进行读取测试、写入测试及电性测试中的至少一个，亦即，对多个芯片C依序进行预烧(Burn-In)测试、高温测试、低温测试及常温测试。当然，在实际应用中，芯片测试装置1对多个芯片C进行预烧(Burn-In)测试、高温测试、低温测试及常温测试的顺序，可以是依据需求排列，不以上述顺序为限。
请参阅图22，其显示为本发明公开的芯片测试方法的第七实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述图19所示的芯片测试方法最大不同之处在于：于移出步骤S6及分类步骤S7之间还可以包含以下步骤：
一移入步骤SX1：将承载有多个芯片(C)的芯片测试装置(1)，移载至另一个环境控制设备(E3)的容置室(E311)；
一温度调节步骤SX2：控制容置室(E311)中的温度调节装置(E34)运作，以使多个芯片(C)处于-55℃至-35℃的环境中；
一测试步骤SX3：供电给设置于容置室(E311)中的芯片测试装置(1)，以使各个测试模块(30)对其所连接的多个芯片(C)进行预定测试程序。
本实施例的芯片测试方法，是使芯片测试装置1先设置于其中一个环境控制设备E3的容置室E311中，并使多个芯片C依序处于115℃以上的温度的环境中及75℃至95℃的温度的环境中进行读取测试、写入测试及电性测试中的至少一个；而后，将芯片测试装置1移出该容置室E311，并使芯片测试装置1移入不同的环境控制设备E3的其中一个容置室E311(或是移入同一个环境控制设备E3的另一个容置室E311)；随后，该容置室E311的控制温度调节装置E34运作，而使芯片测试装置1所承载的多个芯片C处于-55℃至-35℃的温度的环境中进行读取测试、写入测试及电性测试中的至少一个。
本实施例的芯片测试方法，可以是利用前述说明中芯片测试系统E来执行，特别是各个环境控制设备E3的各个容置室E311中仅设置有加热装置E34A或仅设置有致冷装置E34B的芯片测试系统E。
本实施例的芯片测试方法，由于单一个容置室E311的温度不会从100℃以上的温度降至0℃以下的温度，因此，可以大幅缩短使各个芯片C周围的温度到达预定高温温度及预定低温温度的时间，且亦可大幅降低各个温度调节装置E34使容置室E311到达预定温度所需耗费的能源。
如图23所示，其显示为本发明公开的芯片测试方法的第八实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述芯片测试方法最大不同之处在于：在温度调节步骤SX2及测试步骤SX3后，还可以是包含有温度调节步骤SX4及测试步骤SX5。于温度调节步骤SX4中是控制容置室E311中的温度调节装置E34运作，以使多个芯片C处于20℃至30℃的环境中。于测试步骤SX5中，则是供电给设置于容置室E311中的芯片测试装置1，以使各个测试模块30对其所连接的多个芯片C进行预定测试程序。也就是说，于温度调节步骤SX2及测试步骤SX3中，是使多个芯片C在低温环境下进行测试，而于温度调节步骤SX4及测试步骤SX中，则是使多个芯片C在常温环境下进行测试。
请参阅图24，其显示为本发明公开的芯片测试方法的第九实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述芯片测试方法最大不同之处在于：在使芯片测试装置1与接触结构E34A1、E34B1、E343相接触而完成预定测试程序，且芯片测试装置1被移出容置室E311时(即任一个移出步骤后)，可以是接着执行以下步骤：
一位置测试步骤SY1：利用一位置检测设备E8中的图像提取单元提取多个电连接座(2)及设置于其上的多个芯片(C)的图像，以产生一提取图像信息；
一判断步骤SY2：依据提取图像信息，判断多个芯片相对于其所对应的电连接座的位置是否符合容许偏差量。若多个芯片相对于其所对应的电连接座的位置符合容许偏差量，则接续将芯片测试装置(1)移载至下一个工作站，或者是移载至另一个容置室(E311)，以使多个芯片(C)于另一温度环境中进行测试。所述工作站例如是移载至分类设备(E5)以进行分类作业。若多个芯片相对于其所对应的电连接座的位置不符合容许偏差量，则重新安装芯片。
在实际应用中，若多个芯片相对于其所对应的电连接座的位置不符合容许偏差量，中央控制装置E1是控制移载设备E4，以将芯片测试装置1移载至芯片安装设备E2，再利用芯片安装设备E2对特定的芯片C重新安装，或者也可以是对所有的芯片C重新进行安装。当然，也可以通过不同于芯片安装设备E2的另一机械手臂等设备，对芯片测试装置1上的芯片C重新进行安装；又或者，中央控制装置E1可以是控制移载设备E4，将芯片测试装置1移载至一暂存区，并发出相关的提示信号，以通知相关人员。在实际应用中，位置检测设备E8也可以是具有芯片安装装置(图未示，例如是包含有载台及机械手臂)，而芯片安装装置可以直接对芯片测试装置1上的至少一芯片C进行重新安装作业。本实施例所举的位置测试步骤SY1及判断步骤SY2，可以是依据需求，安排于任何将芯片测试装置1移出的步骤后。
请复参图1及图3，在实际应用中，芯片测试系统E还可以是包含有两个图像提取单元E91、E92，两个图像提取单元E91、E92连接中央控制装置E1。图像提取单元E91邻近于芯片安装设备E2设置，芯片安装设备E2用来将芯片C设置于芯片测试装置1上，而图像提取单元E91则是用来提取芯片测试装置1及其所承载的芯片C的图像；中央控制装置E1接收图像提取单元E91所提取的图像信息后，将可判断芯片测试装置1上的芯片C是否被正确地安装；若中央控制装置E1判断芯片C未正确地安装于芯片测试装置1上，则中央控制装置E1可以是控制芯片安装设备E2重新安装该芯片C。
图像提取单元E92邻近于分类设备E5设置，而图像提取单元E92用以提取设置于不良品区或是良品区的芯片C的图像，而中央控制装置E1能接收图像提取单元E92所提取的图像，以判断芯片C是否被正确地安装(例如是安装于载盘)。若中央控制装置E1判断芯片C未被正确地安装，中央控制装置E1则可以是控制分类设备E5或是邻近的相关机械手臂、芯片安装设备E2等设备，重新安装该芯片C。
请复参图1，本发明公开的芯片测试系统E还可以是包含有一预先测试(Pre-Test)设备E6。预先测试设备E6连接中央控制装置E1。预先测试设备E6可以是包含至少一电连接座(此电连接座的具体结构可以是如同图5及图6所示的电连接座2)，预先测试设备E6的电连接座用以承载一个芯片C。预先测试设备E6能对芯片C进行一短路测试(Open/ShortTest)及一漏电流测试(Leakage Test)。在具体的应用中，预先测试设备E6可以是包含有如同图3所示的芯片测试装置1，而预先测试设备E6可以是通过其所包含的如同图3所示芯片测试装置1对芯片C进行测试。
在芯片测试系统E应用于测试内存，特别是NAND Flash的实施例中，通过上述具有前述芯片测试装置1的预先测试设备E6，先对多个内存(即前述芯片C)进行短路测试及漏电流测试，将可大幅提升整体测试的效能。具体来说，内存于前述高温测试、预烧测试、低温测试及常温测试中，必需耗费大量的时间进行，因此，通过预先测试设备E6先对内存进行初步的筛选，可以确保芯片测试装置1上的每一个电连接座2是被有效地利用，而可避免未通过短路测试(Open/Short Test)及漏电流测试(Leakage Test)的内存在后续测试过程中占用电连接座2的问题发生。在不同的应用中，预先测试设备E6除了对内存进行短路测试及漏电流测试外，预先测试设备E6还可以是依据需求，对内存进行特定的DC电性测试以及对内存的各个位置进行读取作业(Read ID)。
在不同的实施例中，在分类步骤S7前，还可以是包含一最终测试步骤，其包含：
一安装步骤：将多个芯片安装于一最终测试设备的电连接座；
一测试步骤：控制所述最终测试设备，以对安装于所述最终测试设备上的芯片进行一短路测试(Open/Short Test)及一漏电流测试(Leakage Test)；
一判断步骤：判断设置于所述预先测试设备上的芯片是否通过短路测试及漏电流测试；其中，若所述芯片未通过所述短路测试或漏电流测试，则于所述分类步骤中将所述芯片移载至不良品区。
所述最终测试设备所包含的电连接座，可以是与图5及图6所示的电连接座2相同，于此不加以限制。通过最终测试设备的设置，可以辅助加速分类设备进行分类的速度。具体来说，分类设备在对各个芯片进行分类时，会依据芯片于各个测试过程中的测试结果，将各个芯片移载至特定的区域，因此，当其中一个芯片在测试过程中，发生不预期的损坏问题，而该芯片没有通过任一个测试时，在没有上述最终测试步骤的情况下，分类设备将浪费许多时间在对该芯片进行分类。在实际应用中，最终测试设备、芯片安装设备E2及预先测试设备E6可以是利用同一个机械手臂，进行芯片的安装作业，但不以此为限，最终测试设备、芯片安装设备E2及预先测试设备E6也可以是分别具有独立的机械手臂。
如图25所示，其显示为本发明公开的芯片测试方法的第十实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述芯片测试方法最大不同之处在于：于芯片安装步骤S1前还可以包含一预先测试步骤，其包含：
一安装步骤S01：将多个内存(芯片C)由载盘上逐一取下，并安装于一预先测试设备(E6)的电连接座；
一测试步骤S02：控制预先测试设备(E6)，以对内存(芯片C)进行一短路测试及一漏电流测试；
一判断步骤S03：若内存(芯片C)通过短路测试及漏电流测试则执行芯片安装步骤S1；若内存(芯片C)未通过短路测试或漏电流测试，则将内存(芯片C)移载至不良品区(A2)。
如图1所示，于实际应用中，预先测试设备E6可以是设置于一载盘入料设备E7及芯片安装设备E2之间，而预先测试设备E6、载盘入料设备E7及芯片安装设备E2之间可以是设置有至少一个机械手臂；机械手臂可以是将载盘入料设备E7的载盘上的内存(芯片)卸下后，先置放到预先测试设备E6的电连接座；若该内存(芯片)通过短路测试及漏电流测试，机械手臂将取下该芯片，并将该芯片安装于设置在芯片安装设备E2的芯片测试装置1的电连接座2上；若该内存(芯片)未通过短路测试及漏电流测试，则机械手臂则将该内存(芯片)，置放于另一不良品区A3；在实际应用中，芯片安装设备E2及预先测试设备E6可以是使用同一个机械手臂来移载芯片，但不以此为限，在不同的实施例中，也可以是，芯片安装设备E2及预先测试设备E6分别具有不同的机械手臂。
如图26所示，在不同的实施例中，各个测试模块30在对其所连接的多个电连接座2上的芯片C完成预定测试程序后，测试模块30可以是将各个芯片C的测试结果数据C2及相对应的测试参数数据C3写入各个芯片C中，以使各个芯片C中储存有测试结果数据C2及测试参数数据C3。
更进一步来说，所述测试结果数据C2例如可以是包含有：芯片C分别于高温测试、预烧测试、低温测试及常温测试中的测试状况，或者，也可以是仅记录芯片C是否通过高温测试、是否通过预烧测试、是否通过低温测试及是否通过常温测试。
测试参数数据C3例如可以是包含有：芯片测试装置1的识别编号(ID Number)、测试模块30的识别编号、电连接座2的识别编号、环境控制设备E3的识别编号及其容置室E311的识别编号、高温测试时的温度值、高温测试的时间、预烧测试时的温度值、预烧测试的时间、低温测试时的温度值、低温测试的时间、常温测试时的温度值及常温测试的时间等。
通过上述使测试模块30将芯片C的测试结果数据C2及测试参数数据写入芯片C中的设计，当任一个芯片C交到消费者手上时，消费者可以是通过相关的设备读取芯片C内所储存的数据，来确认其生产时所进行的检测状态；且相关生产人员在接收到任一个由消费者所退回的芯片C时，亦可以通过读取芯片C内储存的测试结果数据C2及测试参数数据，来快速地追溯该芯片C的检测历程，从而可以有效地帮助生产人员，找出检测流程中可能存在的缺失。
如图27所示，其显示为本发明公开的芯片测试方法的第十一实施例的流程示意图，上述芯片测试系统E可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述芯片测试方法最大不同之处在于：在各个测试步骤后还可以是包含以下步骤：
一测试结果写入步骤SW：将各个内存完成预定测试程序后的测试结果数据，及相对应的测试参数数据，储存于各个内存中。
于上述实施例中，是以各个测试模块30对其所连接的内存完成任一个测试(例如是包含高温测试、预烧测试、低温测试、常温测试)时，就马上将相对应的测试结果数据C2及测试参数数据C3储存于内存中，但于实际应用中，不以此为限。
请复参图4，在不同应用中，各个测试模块30可以包含有一处理单元5及至少一储存单元6。各个测试模块30在对其所连接的多个电连接座2上的内存完成任一个测试(例如是高温测试、预烧测试、低温测试及常温测试)时，也可以是不直接将相对应的测试结果数据C2及测试参数数据C3储存于内存中，而各个测试模块30是将各个芯片C的测试结果数据C2及其测试参数数据C3储存于各个测试模块30的储存单元6中。在另一实施例中，芯片测试装置1可以是包含有一储存单元，而各个测试模块30可以是将其所连接的芯片C的测试结果数据C2及其测试参数数据C3，储存于芯片测试装置1的储存单元中。换言之，芯片测试装置1可以包含有储存单元6，而储存单元6可以是依据需求，设置于各个测试模块30中，或者储存单元6也可以是独立于多个测试模块30设置。
承上，当芯片测试装置1所承载的内存，依据需求完成所有测试(例如是预烧测试及高温测试，或预烧测试、高温测试、低温测试及常温测试)时，中央控制装置E1可以是控制一读写设备(图未示)，与芯片测试装置1的供电构件4的多个连接端子相连接，以将芯片测试装置1的储存单元或是各个测试模块30的储存单元6，所储存的测试结果数据C2及测试参数数据C3读出，并通过读写设备将各个测试结果数据C2及测试参数数据C3写入相对应的内存中。
在另一实施例中，芯片测试装置1也可以是包含有一无线传输单元7，无线传输单元7连接处理单元(图未示)。当各个测试模块30对其所连接的多个电连接座2上的芯片完成预定测试程序时，各个测试模块30将对应产生测试结果数据C2及测试参数数据C3。处理单元能接收各个测试模块30所传递的测试结果数据C2及测试参数数据C3，且处理单元能控制无线传输单元7将测试结果数据C2及多笔测试参数数据C3以无线的方式传递至一外部电子装置，所述外部电子装置例如是中央控制装置E1，而后，中央控制装置E1可以再通过读写设备将各个测试结果数据C2及测试参数数据C3写入相对应的内存中。
如图28所示，其显示为本发明公开的芯片测试方法的第十二实施例的流程示意图。本实施例与图16所示的流程示意图，最大的差异在于：于分类步骤S7后可以是包含有：
一测试结果写入步骤S8：将各个内存完成预定测试程序后的测试结果数据，及相对应的测试参数数据，储存于各个内存中。
具体来说，当芯片测试装置1所承载的内存，依据需求完成所有测试(例如是预烧测试及高温测试，或预烧测试、高温测试、低温测试、常温测试)时，中央控制装置E1可以是先控制分类设备E5，依据各个内存的测试结果，对各个内存进行分类。而后，中央控制装置E1再控制相关的读写设备，对已被分类至良品区A1的内存进行相关读写作业，以将其所对应的测试结果数据C2及测试参数数据C3储存于各内存中。也就是说，只有被区分为良品的内存，其内部才储存有测试结果数据C2及测试参数数据C3。
如图29所示，其显示为本发明公开的芯片测试方法的第十三实施例的流程示意图。本实施例与图16所示的流程示意图，最大的差异在于：于分类步骤S7前可以是包含有：
一测试结果写入步骤S7A：将通过各个预定测试程序的内存，所对应的测试结果数据及测试参数数据，储存于对应的内存中。
具体来说，当芯片测试装置1所承载的内存，依据需求完成并通过所有测试(例如是预烧测试及高温测试，或预烧测试、高温测试、低温测试、常温测试)时，芯片测试装置1会将该内存所对应的测试结果及相关的测试参数数据写入该内存中；相反地，若内存未通过其中至少一个测试时，芯片测试装置1则不会将该内存所对应的任何测试相关数据写入于该内存中。如此，在分类步骤S7中，分类设备可以是通过判断内存中是否写入有上述任何测试相关数据，来快速判断该内存是否通过测试，若分类设备判断内存中没有被写入上述数据，分类设备则可以是直接将该内存分类至不良品区。
请参阅图30，在实际应用中，芯片测试系统E的中央控制装置E1可以是包含有一主控装置E11(Master control device)、一芯片测试控制装置E12、一环境状态控制装置E13及一移载控制装置E14。关于芯片测试控制装置E12、环境状态控制装置E13及移载控制装置E14的数量，可以是依据需求变化，不以单一个为限。
在芯片测试系统E具有单一个芯片测试控制装置E12的实施例中，芯片测试控制装置E12可以是用以控制所有芯片测试装置1、预先测试设备E6及最终测试设备作动，以对多个芯片进行各种测试作业。简单来说，芯片测试控制装置E12可以是控制任何用来测试芯片的设备。在芯片测试系统E包含有多个芯片测试控制装置E12的实施例中，各个芯片测试控制装置E12例如可以是对应控制至少一个芯片测试装置1；而，不同的芯片测试控制装置E12可以是对应控制其所连接的芯片测试装置1进行不同的测试作业。
在芯片测试系统E具有单一个环境状态控制装置E13的实施例中，环境状态控制装置E13可以是用以控制任一环境控制设备E3作动，以控制任一个环境控制设备E3作动，举例来说，环境状态控制装置E13可以控制任一个环境控制设备E3的温度调节装置E34、抽气装置E37、升降装置E38、限位装置E39作动。在芯片测试系统E包含有多个环境状态控制装置E13的实施例中，各个环境状态控制装置E13例如可以是对应控制至少一个环境控制设备E3；而，不同的环境状态控制装置E13可以是对应控制其所连接的环境控制设备E3进行完全不同的作动。值得一提的是，各个环境状态控制装置E13可以是控制任一环境控制设备E3中个各个构件的作动，例如各个环境控制设备E3中的各个传感器的作动，以及各个传感器感应的结果。
在芯片测试系统E具有单一个移载控制装置E14的实施例中，移载控制装置E14可以是用以控制芯片安装设备E2、位置检测设备E8、移载设备E4、分类设备E5。简单来说，移载控制装置E14可以是控制任何用来移载芯片测试装置1或是芯片的设备。当然，在芯片测试系统E包含有多个移载控制装置E14的实施例中，多个移载控制装置E14可以是依据需求分类，而对应控制不同的设备，举例来说，其中一个移载控制装置E14可以是专门用来控制移载芯片测试装置1的设备，其中一个移载控制装置E14则可以是专门用来控制移载芯片的设备。
主控装置E11连接芯片测试控制装置E12、环境状态控制装置E13及移载控制装置E14，而主控装置E11可以是用以控制芯片测试控制装置E12、环境状态控制装置E13及移载控制装置E14彼此间的协作。在具体的应用中，主控装置E11、芯片测试控制装置E12、环境状态控制装置E13及移载控制装置E14皆可以是由至少一个计算机设备、服务器等装置组成，但不以此为限。
通过使芯片测试系统E包含有主控装置E11、芯片测试控制装置E12、环境状态控制装置E13及移载控制装置E14的设计，芯片测试系统E在生产制造过程中，将相对容易进行相关的控制整合，且芯片测试系统E在后续运作、检修时，也比较容易快速查找出问题。
特别说明的是，在前述任一实施中，芯片测试装置1不局限于在测试步骤时被供电，芯片测试装置1可以是在设置于容置室E311后及执行测试步骤之间的任何时间点被供电，而芯片测试装置1不局限于在测试步骤时才被供电。换言之，在实际应用中，可以是使芯片测试装置1在设置于容置室E311中时即立刻被供电，或者，也可以使芯片测试装置1在执行测试步骤时才被供电。
另外，需强调的是，在上述任何供电构件包含有多个连接端子的实施例中，所述连接端子及容置室端子皆可以直接替换为接收天线及发射天线。当然，由于接收天线及发射天线是以无线的方式进行电力传输，因此，在直接使连接端子及容置室端子替换为接收天线及发射天线时，则可忽略在上述部份实施例中，使连接端子及容置室端子相接触或相分离的相关流程步骤。
综上所述，本发明所公开的芯片测试系统、芯片测试装置，及适用于该芯片测试系统的芯片测试方法，相较于现有的芯片测试设备，不但具有成本的优势，且具有更好的测试效率。另外，本发明所公开的芯片测试系统，是使多个芯片设置于芯片测试装置上，而后是移载芯片测试装置，以使芯片处于不同的温度环境中进行相关的测试作业，因此，芯片在不同的温度环境中进行测试的过程中，皆是设置于同一个芯片测试装置上，而芯片在整个测试过程中，不会被反复地拆卸、安装，而芯片将不易发生不预期的损坏等问题。相反的，现有的内存检测设备，是将内存反复地拆卸、安装于不同温度环境中的电连接座上，因此，内存在经过反复的拆卸、安装后，容易发生不预期的损坏的问题。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的专利范围内。

Claims (13)

1.一种芯片测试系统，其特征在于，所述芯片测试系统用以对多个芯片进行测试，所述芯片测试系统包含：
一中央控制装置；
至少一芯片测试装置，其包含多个电连接座，各个所述电连接座用以承载一个所述芯片，所述芯片测试装置能被所述中央控制装置控制而对其所承载的多个所述芯片进行一预定测试程序，所述芯片测试装置具有至少一供电构件；
一芯片安装设备，其能被所述中央控制装置控制，而将多个所述芯片安装于所述芯片测试装置的多个电连接座上；
至少一环境控制设备，所述环境控制设备连接所述中央控制装置，各个所述环境控制设备包含：
一设备本体，其包含多个容置室，所述设备本体连接一供电设备，各个所述容置室能容置所述芯片测试装置，所述设备本体具有多个供电构件；
多个温度调节装置，各个所述容置室中设置有一个所述温度调节装置；各个所述温度调节装置能受所述中央控制装置控制，而使相对应的所述容置室中的所述芯片测试装置的多个所述电连接座上的所述芯片的周围温度到达一预定温度；
一移载设备，当所述移载设备将承载有多个所述芯片的所述芯片测试装置，由所述芯片安装设备移载至其中一个所述环境控制设备的其中一个所述容置室中时，所述供电设备能通过所述设备本体的供电构件及所述芯片测试装置的供电构件，而提供电力给所述芯片测试装置；当所述芯片测试装置被供电，且所述温度调节装置使所述芯片测试装置上的多个所述芯片的周围温度到达所述预定温度时，所述中央控制装置能控制所述芯片测试装置，对其所承载的多个所述芯片进行一预定测试程序；
一分类设备，所述分类设备能受所述中央控制装置控制，而将多个所述芯片由所述芯片测试装置的多个所述电连接座卸下，且所述分类设备能依据各个所述芯片完成所述预定测试程序后的测试结果，将各个所述芯片置放于一良品区或一不良品区；
其中，所述移载设备能被所述中央控制装置控制而载运所述芯片测试装置，以使所述芯片测试装置于所述芯片安装设备、多个所述环境控制设备的多个所述容置室及所述分类设备之间移动；
其中，当所述芯片测试装置对其所承载的多个所述芯片完成所述预定测试程序时，所述中央控制装置将控制所述移载设备，以将所述芯片测试装置由所述容置室中移载至所述分类设备。
2.依据权利要求1所述的芯片测试系统，其特征在于，所述芯片测试装置还包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧面，各个所述电连接座用以承载至少一个所述芯片；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；各个所述测试模块用以对其所连接的多个所述电连接座上的所述芯片进行所述预定测试程序；及
其中，所述供电构件连接所述电路板；所述供电设备能通过所述设备本体的供电构件及所述芯片测试装置的供电构件，提供电力给各个所述测试模块。
3.依据权利要求2所述的芯片测试系统，其特征在于，所述芯片测试装置的供电构件包含多个连接端子，多个所述连接端子设置于所述电路板；所述设备本体的供电构件包含多个容置室端子，各个所述容置室中设置有多个所述容置室端子；多个所述连接端子用以与各个所述容置室中的多个所述容置室端子相连接；当多个所述连接端子与其中一个所述容置室中的多个所述容置室端子相互连接时，所述供电设备能提供电力给所述芯片测试装置。
4.依据权利要求3所述的芯片测试系统，其特征在于，各个所述环境控制设备还包含多个升降装置，各个所述容置室中设置有一个所述升降装置；各个所述升降装置能被所述中央控制装置控制，而使设置于所述容置室中的所述芯片测试装置的多个所述连接端子与多个所述容置室端子相互连接或相互分离。
5.依据权利要求2所述的芯片测试系统，其特征在于，所述芯片测试装置的供电构件为一接收天线，所述设备本体的供电构件为一发射天线，所述接收天线能与所述发射天线相互耦合，而所述芯片测试装置能通过所述接收天线，以无线的方式接收所述供电设备所传输的电力。
6.依据权利要求2所述的芯片测试系统，其特征在于，所述芯片测试装置还包含有多个第一数据传输端子，多个所述第一数据传输端子设置于所述电路板，所述设备本体的各个所述容置室中设置有多个第二数据传输端子；多个所述第一数据传输端子用以与多个第二数据传输端子相互连接，以相互传输数据。
7.依据权利要求2所述的芯片测试系统，其特征在于，所述芯片测试装置还包含有至少一第一数据传输天线，所述第一数据传输天线用以与设置于所述环境控制设备的至少一第二数据传输天线以无线的方式传输数据。
8.依据权利要求2所述的芯片测试系统，其特征在于，各个所述测试模块在对其所连接的多个所述电连接座上的所述芯片完成所述预定测试程序后，所述测试模块将会把各个所述芯片的测试结果数据及其测试参数数据写入所述芯片中，以使各个所述芯片中储存有测试结果数据及测试参数数据。
9.依据权利要求2所述的芯片测试系统，其特征在于，各个所述环境控制设备还包含有多个罩体及至少一抽气装置；各个所述容置室中设置有一个所述罩体；当所述芯片测试装置设置于其中一个所述容置室中，且所述芯片测试装置被供电时，所述容置室中的所述罩体能盖设于所述电路板上，而所述罩体与所述电路板能共同形成一封闭空间，多个所述电连接座则对应位于所述封闭空间中，且所述中央控制装置能控制所述抽气装置作动，以将所述封闭空间中的空气向外抽出。
10.依据权利要求9所述的芯片测试系统，其特征在于，各个所述温度调节装置包含一接触结构，各个所述温度调节装置被所述中央控制装置控制而运作时，所述接触结构的温度将提升或降低至所述预定温度；当所述罩体盖设于设置于所述容置室中的所述芯片测试装置的所述电路板上，且所述抽气装置被所述中央控制装置控制而将所述封闭空间中的气体向外抽出时，所述温度调节装置的所述接触结构，将抵靠设置于所述芯片测试装置的多个所述电连接座上的多个所述芯片的一侧。
11.依据权利要求1所述的芯片测试系统，其特征在于，各个所述环境控制设备还包含多个限位装置，各个所述容置室中设置有一个所述限位装置，各个所述限位装置能被所述中央控制装置控制，而与设置于所述容置室中的所述芯片测试装置相互连接，据以限制所述芯片测试装置于所述容置室中的活动范围。
12.依据权利要求1所述的芯片测试系统，其特征在于，所述芯片测试系统还包含一预先测试设备，所述预先测试设备连接所述中央控制装置，所述预先测试设备包含至少一电连接座，所述预先测试设备的电连接座用以承载至少一个所述芯片，所述预先测试设备能对其所承载的所述芯片进行一短路测试及一漏电流测试；所述中央控制装置能控制所述移载设备，以使所述芯片安装设备在将各个所述芯片安装于所述芯片测试装置前，先将各个所述芯片安装于所述预先测试设备的电连接座，以对所述芯片进行所述短路测试及所述漏电流测试。
13.依据权利要求1所述的芯片测试系统，其特征在于，所述芯片测试系统还包含一最终测试设备，所述最终测试设备连接所述中央控制装置，所述最终测试设备包含至少一电连接座，所述最终测试设备的电连接座用以承载至少一个所述芯片，所述最终测试设备能对其所承载的芯片进行一短路测试及一漏电流测试；所述中央控制装置能控制所述移载设备，将各个所述芯片由所述芯片测试装置上卸下后，先将各个所述芯片安装于所述最终测试设备的电连接座，以对所述芯片进行所述短路测试及所述漏电流测试。
CN201910682969.4A 2019-07-26 2019-07-26 芯片测试系统 Active CN112309487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910682969.4A CN112309487B (zh) 2019-07-26 2019-07-26 芯片测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910682969.4A CN112309487B (zh) 2019-07-26 2019-07-26 芯片测试系统

Publications (2)

Publication Number Publication Date
CN112309487A true CN112309487A (zh) 2021-02-02
CN112309487B CN112309487B (zh) 2024-04-12

Family

ID=74328841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910682969.4A Active CN112309487B (zh) 2019-07-26 2019-07-26 芯片测试系统

Country Status (1)

Country Link
CN (1) CN112309487B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327075A (en) * 1991-07-19 1994-07-05 Sumitomo Electric Industries, Ltd. Burn-in apparatus and method for semiconductor devices
US20020009120A1 (en) * 2000-07-19 2002-01-24 Mitsubishi Denki Kabushiki Kaisha Burn-in system and burn-in method
KR20070028178A (ko) * 2005-09-07 2007-03-12 삼성전자주식회사 메모리 칩의 온도 특성을 검사하기 위한 테스트 소켓 및이를 구비하는 제어 시스템
TW200823466A (en) * 2006-11-17 2008-06-01 Hon Tech Inc Testing machine and method adapted for electronic elements
JP2009150868A (ja) * 2007-12-20 2009-07-09 King Yuan Electronics Co Ltd 半導体素子のバーンイン装置およびそのバーンイン方法
TW201037327A (en) * 2009-04-02 2010-10-16 King Yuan Electronics Co Ltd Chip burn-in machine with group testing
TW201423899A (zh) * 2012-12-14 2014-06-16 Hon Tech Inc 電子元件壓取機構及其應用之測試設備
CN103869234A (zh) * 2012-12-12 2014-06-18 复格企业股份有限公司 芯片测试结构、装置及方法
US20140354312A1 (en) * 2013-05-28 2014-12-04 Richtek Technology Corporation Test handler, test carrier and test method thereof
CN104215892A (zh) * 2013-05-31 2014-12-17 立锜科技股份有限公司 测试操作机与测试载具以及相关测试方法
TWI491893B (zh) * 2014-01-28 2015-07-11 Hon Tech Inc Electronic components testing equipment
TWI627416B (zh) * 2017-08-31 2018-06-21 Test device with temperature control zone unit and test classification device thereof
CN108291935A (zh) * 2015-12-07 2018-07-17 泰拉丁公司 用于自动测试设备的前端模块
TW201917397A (zh) * 2017-07-25 2019-05-01 加拿大商皇虎科技(加拿大)有限公司 積體電路裝置上自動預燒測試的系統及方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327075A (en) * 1991-07-19 1994-07-05 Sumitomo Electric Industries, Ltd. Burn-in apparatus and method for semiconductor devices
US20020009120A1 (en) * 2000-07-19 2002-01-24 Mitsubishi Denki Kabushiki Kaisha Burn-in system and burn-in method
KR20070028178A (ko) * 2005-09-07 2007-03-12 삼성전자주식회사 메모리 칩의 온도 특성을 검사하기 위한 테스트 소켓 및이를 구비하는 제어 시스템
TW200823466A (en) * 2006-11-17 2008-06-01 Hon Tech Inc Testing machine and method adapted for electronic elements
JP2009150868A (ja) * 2007-12-20 2009-07-09 King Yuan Electronics Co Ltd 半導体素子のバーンイン装置およびそのバーンイン方法
TW201037327A (en) * 2009-04-02 2010-10-16 King Yuan Electronics Co Ltd Chip burn-in machine with group testing
CN103869234A (zh) * 2012-12-12 2014-06-18 复格企业股份有限公司 芯片测试结构、装置及方法
TW201423899A (zh) * 2012-12-14 2014-06-16 Hon Tech Inc 電子元件壓取機構及其應用之測試設備
US20140354312A1 (en) * 2013-05-28 2014-12-04 Richtek Technology Corporation Test handler, test carrier and test method thereof
CN104215892A (zh) * 2013-05-31 2014-12-17 立锜科技股份有限公司 测试操作机与测试载具以及相关测试方法
TWI491893B (zh) * 2014-01-28 2015-07-11 Hon Tech Inc Electronic components testing equipment
CN108291935A (zh) * 2015-12-07 2018-07-17 泰拉丁公司 用于自动测试设备的前端模块
TW201917397A (zh) * 2017-07-25 2019-05-01 加拿大商皇虎科技(加拿大)有限公司 積體電路裝置上自動預燒測試的系統及方法
TWI627416B (zh) * 2017-08-31 2018-06-21 Test device with temperature control zone unit and test classification device thereof

Also Published As

Publication number Publication date
CN112309487B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
TWI701450B (zh) 環境控制設備
TWI706148B (zh) 晶片測試方法
TWI745775B (zh) 晶片測試裝置及晶片測試系統
TWI700499B (zh) 晶片測試系統
TWI705257B (zh) 環境控制設備
US20210132142A1 (en) Environment control apparatus and chip testing system
TW202104908A (zh) 晶片測試裝置
KR20220059413A (ko) 반도체 디바이스의 대량 테스트를 위한 차폐형 소켓 및 캐리어
JP4765127B1 (ja) トレーユニットおよび半導体デバイスの検査装置
US11327866B2 (en) Memory test method
CN112309489B (zh) 环境控制设备
KR20040049219A (ko) 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
US11287466B2 (en) Chip testing circuit and testing method thereof
CN112309487B (zh) 芯片测试系统
CN112309488B (zh) 芯片测试方法
CN112309486B (zh) 芯片测试装置
CN112802536A (zh) 芯片测试装置及芯片测试系统
CN112309491A (zh) 环境控制设备
CN112798922A (zh) 环境控制设备及芯片测试系统
TWI824687B (zh) 具有平行測試胞元之自動化測試設備及測試受測裝置的方法
CN217404424U (zh) 一种pcb老化测试装置及系统
CN113533928A (zh) 系统级测试设备及系统级测试系统
TWI410633B (zh) 電子組件之直立式測試設備
CN112309490A (zh) 内存测试方法
US20120092035A1 (en) Adapted test apparatus for electronic components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant