CN112309490A - 内存测试方法 - Google Patents
内存测试方法 Download PDFInfo
- Publication number
- CN112309490A CN112309490A CN201910683860.2A CN201910683860A CN112309490A CN 112309490 A CN112309490 A CN 112309490A CN 201910683860 A CN201910683860 A CN 201910683860A CN 112309490 A CN112309490 A CN 112309490A
- Authority
- CN
- China
- Prior art keywords
- test
- memory
- temperature
- writing
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种内存测试方法，是在对内存进行预烧测试、高温测试、低温测试及常温测试的过程中，将相对应的测试结果数据及测试参数写入该内存中。本发明还公开一种内存测试方法，是在对内存进行预烧测试、高温测试、低温测试及常温测试后，将相对应的测试结果数据及测试参数写入该内存中。通过本发明的内存测试方法完成测试的内存，内存内部将储存有测试结果数据及测试参数，而相关人员将可通过读取多个数据轻易地追踪该内存的测试历程。
Description
技术领域
本发明涉及一种测试方法，特别是涉及一种内存测试方法。
背景技术
一般来说，内存在出厂前，会依据需求使内存于不同温度环境下进行特定的测试。当内存被安装于电子装置而出售时，若内存在原始设计的容许温度下发生失效的问题时，则可能是在出厂前测试中发生问题。
由于现有的内存测试设备，并不会将内存测试的相关测试结果及相对应的参数记录下来，因此，纵使相关人员拿到一个被用户退回的内存，相关人员也难以追溯该内存于检测过程中的相关参数及相关检测结果。
发明内容
本发明实施例在于提供一种内存测试方法，用以改善现有的内存测试方法，在内存完成测试后，相关人员难以追溯任一个内存的测试历程，从而难以在内存发生失效时，判断是否是测试过程发生问题。
本发明的其中一个实施例公开一种内存测试方法，其包含以下步骤：一预烧测试步骤：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一预烧测试结果写入步骤：将各个内存完成预烧测试步骤后的测试结果数据，及预烧测试步骤中所对应的测试参数数据，储存于各个内存中；一高温测试步骤：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一高温测试结果写入步骤：将各个内存完成高温测试步骤后的测试结果数据，及高温测试步骤中所对应的测试参数数据，储存于各个内存中；其中，该第二预定温度不低于75℃，且该第一预定温度高于该第二预定温度。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中及高温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于预烧测试步骤前，还包含：一低温测试及写入步骤及一常温测试及写入步骤两者中的至少一个；其中，低温测试及写入步骤包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃；其中，常温测试及写入步骤包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于高温测试结果写入步骤后，还包含：一常温测试及写入步骤及一低温测试及写入步骤两者中的其中至少一个；其中，常温测试及写入步骤包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃；其中，低温测试及写入步骤包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；
其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于预烧测试步骤前，还包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃；其中，于高温测试结果写入步骤后，还包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于预烧测试步骤前，还包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃；其中，于高温测试结果写入步骤后，还包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
本发明的其中一个实施例公开一种内存测试方法，其包含以下步骤：一高温测试步骤：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一高温测试结果写入步骤：将各个内存完成高温测试步骤后的测试结果数据，及高温测试步骤中所对应的测试参数数据，储存于各个内存中；一预烧测试步骤：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一预烧测试结果写入步骤：将各个内存完成预烧测试步骤后的测试结果数据，及预烧测试步骤中所对应的测试参数数据，储存于各个内存中；其中，该第二预定温度不低于75℃，且该第一预定温度高于该第二预定温度。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中及高温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于高温测试步骤前，还包含：一常温测试及写入步骤及一低温测试及写入步骤两者中的其中至少一个；其中，常温测试及写入步骤包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃；其中，低温测试及写入步骤包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于预烧测试结果写入步骤后，还包含：一常温测试及写入步骤及一低温测试及写入步骤两者中的其中至少一个；其中，常温测试及写入步骤包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃；其中，低温测试及写入步骤包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于高温测试步骤前，还包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃；其中，于预烧测试结果写入步骤后，还包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
优选地，于高温测试步骤前，还包含：一低温测试步骤：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一低温测试结果写入步骤：将各个内存完成低温测试步骤后的测试结果数据及低温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第三预定温度不高于-35℃；其中，于预烧测试结果写入步骤后，还包含：一常温测试步骤：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；一常温测试结果写入步骤：将各个内存完成常温测试步骤后的测试结果数据及常温测试步骤中所对应的测试参数数据，写入于各个内存中；其中，第四预定温度介于20℃至30℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个；其中，于预烧测试结果写入步骤中、于高温测试结果写入步骤中、于常温测试结果写入步骤中及于低温测试结果写入步骤中，是各个测试模块将其所连接的各个内存所对应的测试结果数据及测试参数数据写入各个内存中。
本发明的其中一个实施例公开一种内存测试方法，其包含以下步骤：一测试及记录步骤：使多个内存设置于一预定环境温度中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个内存于预定温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；一测试结果写入步骤：将各个内存对应的测试结果数据及测试参数数据，写入各个内存中，以使各个内存中储存有相对应的测试结果数据及测试参数数据。
优选地，测试及记录步骤中包含：一预烧测试及纪录步骤及一高温测试及纪录步骤；其中，预烧测试及纪录步骤为：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个内存完成测试后的测试结果数据及测试参数数据；其中，高温测试及纪录步骤为：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个内存完成测试后的测试结果数据及测试参数数据；其中，该第二预定温度不低于75℃，且该第一预定温度高于该第二预定温度。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试及纪录步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个测试模块，将其所连接的各个内存所对应的测试结果数据及测试参数数据，写入各个内存中；其中，于高温测试及纪录步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个测试模块，将其所连接的各个内存所对应的测试结果数据及测试参数数据，写入各个内存中。
优选地，测试及记录步骤中还包含：一常温测试及纪录步骤及一低温测试及记录步骤；其中，常温测试及纪录步骤为：将多个内存设置于一第四预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个内存完成测试后的测试结果数据及测试参数数据；其中，第四预定温度介于20℃至30℃；其中，低温测试及记录步骤为：将多个内存设置于一第三预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个内存完成测试后的测试结果数据及测试参数数据；其中，第三预定温度不高于-35℃。
优选地，内存测试方法的第一个步骤为：一内存安装步骤：将多个内存安装于一芯片测试装置的多个电连接座上；其中，芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；多个电连接座，其固定设置于电路板的第一侧；多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；一控制机组，控制机组设置于电路板的第二侧面，控制机组包含多个测试模块，多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一外部供电设备连接，以取得各个测试模块运作时所需的电力；其中，于预烧测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于115℃以上的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个测试模块，将其所连接的各个内存所对应的测试结果数据及测试参数数据，写入各个内存中；其中，于高温测试步骤中，是先将芯片测试装置及其承载的多个内存一同设置于75℃至95℃的环境中，并通过供电构件提供电力给芯片测试装置后，再使各个测试模块对其所连接的各个电连接座上的内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个测试模块，将其所连接的各个内存所对应的测试结果数据及测试参数数据，写入各个内存中；其中，于常温测试及纪录步骤及低温测试及记录步骤中，是利用各个测试模块，将其所连接的各个内存所对应的测试结果数据及测试参数数据，写入各个内存中。
优选地，于测试及记录步骤及测试结果写入步骤之间，还包含一判断步骤：依据各个内存完成所有测试的测试结果，对多个内存进行良品与不良品的判断；若内存完成且通过测试及记录步骤中的所有测试，则判断内存为良品，并将内存所对应的测试结果数据及测试参数数据写入内存中；若内存没有通过测试及记录步骤中的至少一项测试，则判断内存为不良品，且不将内存所对应的测试结果数据及测试参数数据写入内存中。
综上所述，本发明实施例所公开的内存测试方法，将内存于其出厂前测试阶段的相关测试结果数据及测试参数数据写入内存中，如此，当内存出厂后，发生失效的问题时，相关人员可以直接通过读取内存内部的测试结果数据及测试参数数据，来快速地追踪该内存于测试阶段中的相关数据，从而可协助相关人员厘清导致该内存失效的原因。
附图说明
图1显示为本发明的内存测试方法的第一实施例的流程示意图。
图2显示为本发明的内存测试方法的第二实施例的流程示意图。
图3显示为本发明的内存测试方法的第三实施例的流程示意图。
图4显示为本发明的内存测试方法的第四实施例的流程示意图。
图5显示为本发明的内存测试方法的第五实施例的流程示意图。
图6显示为本发明的内存测试方法的第六实施例的流程示意图。
图7显示为本发明的内存测试方法的第七实施例的流程示意图。
图8显示为本发明的内存测试方法的第八实施例的流程示意图。
图9显示为本发明的内存测试方法的第九实施例的流程示意图。
图10显示为本发明的内存测试方法的第十实施例的流程示意图。
图11显示为本发明所公开的芯片测试装置的示意图。
图12显示为本发明所公开的芯片测试装置的方块示意图。
图13显示为本发明所公开的环境控制设备的示意图。
图14显示为本发明所公开的环境控制设备的方块示意图。
具体实施方式
请参阅图1，其显示为本发明的内存测试方法的第一实施例的流程示意图。内存测试方法包含以下步骤：
一预烧(Burn-In)测试步骤S11：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一预烧测试结果写入步骤S12：将各个内存完成预烧测试步骤后的测试结果数据，及预烧测试中所对应的测试参数数据，储存于各个内存中；
一高温测试步骤S13：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一高温测试结果写入步骤S14：将各个内存完成高温测试步骤后的测试结果数据，及高温测试步骤中所对应的测试参数数据，储存于各个内存中。
在实际应用中，第一预定温度可以是依据需求决定，例如可以是不低于115℃，第二预定温度也可以是依据需求决定，例如可以是介于75℃至95℃。本发明的内存测试方法，可以适用于各式内存测试设备中，于此不加以限制。具体来说，在内存测试的过程中，是使内存处于不同的温度环境下对其进行数据读取测试、数据写入测试及电性测试，因此，可以是通过更改内存测试设备的相关测试程序，以使相关读写装置将内存测试设备的相关测试数据及测试参数写入内存中；当然，还必需通过相关的数据收集器，或是相关的传输装置，来收集及传递相关测试参数至读写装置，以使读写装置能取得用以写入内存中的相关数据。
请参阅图2，其显示为本发明的内存测试方法的第二实施例的流程示意图。内存测试方法包含以下步骤：
一预烧测试步骤S11：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一预烧测试结果写入步骤S12：将各个内存完成预烧测试步骤后的测试结果数据，及预烧测试步骤中所对应的测试参数数据，储存于各个内存中；
一高温测试步骤S13：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一高温测试结果写入步骤S14：将各个内存完成高温测试步骤后的测试结果数据，及高温测试步骤中所对应的测试参数数据，储存于各个内存中；
一低温测试步骤S15：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤S16：将各个所述内存完成所述低温测试的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中。
所述第一预定温度可以是不低于115℃，所述第二预定温度可以是介于75℃至95℃，所述第三预定温度可以是依据需求决定，例如可以是介于-55℃至-35℃。
在不同的实施例中，上述步骤S11～S16的先后顺序也可以变化为：低温测试步骤S15、低温测试结果写入步骤S16、预烧测试步骤S11、预烧测试结果写入步骤S12、高温测试步骤S13及高温测试结果写入步骤S14。
在另一实施例中，上述步骤S11～S16的先后顺序也可以变化为：高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11、预烧测试结果写入步骤S12、低温测试步骤S15及低温测试结果写入步骤S16。
在另一实施例中，上述步骤S11～S16的先后顺序也可以变化为：低温测试步骤S15、低温测试结果写入步骤S16、高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11及预烧测试结果写入步骤S12。
请参阅图3，其显示为本发明的内存测试方法的第三实施例的流程示意图。内存测试方法包含以下步骤：
一预烧测试步骤S11：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一预烧测试结果写入步骤S12：将各个内存完成预烧测试步骤后的测试结果数据，及预烧测试步骤中所对应的测试参数数据，储存于各个内存中；
一高温测试步骤S13：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一高温测试结果写入步骤S14：将各个内存完成高温测试步骤后的测试结果数据，及高温测试步骤中所对应的测试参数数据，储存于各个内存中；
一低温测试步骤S15：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤S16：将各个所述内存完成所述低温测试的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
一常温测试步骤S17：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤S18：将各个所述内存完成所述常温测试的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中。
所述第一预定温度可以是不低于115℃，所述第二预定温度可以是介于75℃至95℃，所述第三预定温度可以是-55℃至-35℃。所述第四预定温度可以是依据需求变化，可以是介于20℃至30℃。其中，低温测试步骤S15及低温测试结果写入步骤S16可以是被视为一低温测试及写入步骤，而常温测试步骤S17及常温测试结果写入步骤S18可以是被视为一常温测试及写入步骤，低温测试及写入步骤及常温测试及写入步骤中的至少一个，可以是依据需求而位于预烧测试步骤S11前或高温测试结果写入步骤S14后。
在不同的实施例中，上述步骤S11～S18也可以变化为：预烧测试步骤S11、预烧测试结果写入步骤S1、高温测试步骤S13、高温测试结果写入步骤S14、常温测试步骤S17、常温测试结果写入步骤S18、低温测试步骤S15、低温测试结果写入步骤S16。
在不同的实施例中，上述步骤S11～S18也可以变化为：低温测试步骤S15、低温测试结果写入步骤S16、常温测试步骤S17、常温测试结果写入步骤S18、预烧测试步骤S11、预烧测试结果写入步骤S1、高温测试步骤S13及高温测试结果写入步骤S14。
在不同的实施例中，上述步骤S11～S18也可以变化为：常温测试步骤S17、常温测试结果写入步骤S18、低温测试步骤S15、低温测试结果写入步骤S16、预烧测试步骤S11、预烧测试结果写入步骤S1、高温测试步骤S13及高温测试结果写入步骤S14。
在不同的实施例中，上述步骤S11～S18也可以变化为：低温测试步骤S15、低温测试结果写入步骤S16、预烧测试步骤S11、预烧测试结果写入步骤S1、高温测试步骤S13、高温测试结果写入步骤S14、常温测试步骤S17及常温测试结果写入步骤S18。
在不同的实施例中，上述步骤S11～S18也可以变化为：常温测试步骤S17、常温测试结果写入步骤S18、预烧测试步骤S11、预烧测试结果写入步骤S1、高温测试步骤S13、高温测试结果写入步骤S14、低温测试步骤S15及低温测试结果写入步骤S16。
值得一提的是，在不同的实施例中，上述内存测试方法也可以不具有低温测试步骤S15、低温测试结果写入步骤S16，而内存测试方法可以是包含：常温测试步骤S17、常温测试结果写入步骤S18、预烧测试步骤S11、预烧测试结果写入步骤S1、高温测试步骤S13及高温测试结果写入步骤S14；或者，内存测试方法也可以是包含：预烧测试步骤S11、预烧测试结果写入步骤S1、高温测试步骤S13、高温测试结果写入步骤S14、常温测试步骤S17及常温测试结果写入步骤S18。
请参阅图4，其显示为本发明的内存测试方法的第四实施例的流程示意图。内存测试方法包含以下步骤：
一高温测试步骤S21：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一高温测试结果写入步骤S22：将各个内存完成高温测试步骤后的测试结果数据，及高温测试步骤中所对应的测试参数数据，储存于各个内存中；
一预烧测试步骤S23：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个；
一预烧测试结果写入步骤S24：将各个内存完成预烧测试步骤后的测试结果数据，及预烧测试步骤中所对应的测试参数数据，储存于各个内存中；
一低温测试步骤S25：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤S26：将各个所述内存完成所述低温测试的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
一常温测试步骤S27：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤S28：将各个所述内存完成所述常温测试的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中。
所述第一预定温度可以是不低于115℃，所述第二预定温度可以是介于75℃至95℃，所述第三预定温度可以是-55℃至-35℃。所述第四预定温度可以是依据需求变化，可以是介于20℃至30℃。
在不同的实施例中，上述步骤S11～S18也可以变化为：高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11、预烧测试结果写入步骤S1、常温测试步骤S17、常温测试结果写入步骤S18、低温测试步骤S15及低温测试结果写入步骤S16。
在不同的实施例中，上述步骤S11～S18也可以变化为：低温测试步骤S15、低温测试结果写入步骤S16、常温测试步骤S17、常温测试结果写入步骤S18、高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11及预烧测试结果写入步骤S1。
在不同的实施例中，上述步骤S11～S18也可以变化为：常温测试步骤S17、常温测试结果写入步骤S18、低温测试步骤S15、低温测试结果写入步骤S16、高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11及预烧测试结果写入步骤S1。
在不同的实施例中，上述步骤S11～S18也可以变化为：低温测试步骤S15、低温测试结果写入步骤S16、高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11、预烧测试结果写入步骤S1、常温测试步骤S17及常温测试结果写入步骤S18。
在不同的实施例中，上述步骤S11～S18也可以变化为：常温测试步骤S17、常温测试结果写入步骤S18、高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11、预烧测试结果写入步骤S1、低温测试步骤S15及低温测试结果写入步骤S16。
值得一提的是，在不同的实施例中，上述内存测试方法也可以不具有低温测试步骤S15、低温测试结果写入步骤S16，而内存测试方法可以是包含：常温测试步骤S17、常温测试结果写入步骤S18、高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11及预烧测试结果写入步骤S1；或者，内存测试方法也可以是包含：高温测试步骤S13、高温测试结果写入步骤S14、预烧测试步骤S11、预烧测试结果写入步骤S1、常温测试步骤S17及常温测试结果写入步骤S18。
请参阅图5，其显示为本发明的内存测试方法的第五实施例的流程示意图。内存测试方法包含以下步骤：
一测试及记录步骤S31：使多个内存设置于至少一预定环境温度中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一测试结果写入步骤S32：将各个所述内存对应的测试结果数据及测试参数数据写入各个所述内存中，以使各个所述内存中储存有相对应的测试结果数据及测试参数数据。
在实际应用中，于测试及记录步骤S31中，可以是依据需求包含以下测试步骤：
一预烧测试及纪录步骤S311：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一高温测试及纪录步骤S312：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据。
在实际应用中，第一预定温度可以是不低于115℃，第二预定温度可以是介于75℃至95℃。在不同实施例中，上述预烧测试及纪录步骤S311及高温测试步骤S311的顺序，也可以相互对换，即，在不同实施例中，也可以是先执行高温测试及纪录步骤S311，再执行预烧及纪录测试步骤S311。
在另一实际应用中，于测试及记录步骤S31中，可以是依据需求包含以下测试步骤：
一预烧测试及纪录步骤S311：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一高温测试及纪录步骤S312：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一低温测试及纪录步骤S313：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据。
在实际应用中，第一预定温度可以是不低于115℃，第二预定温度可以是介于75℃至95℃，第三预定温度可以是介于-55℃至-35℃。在不同的实施例中，上述步骤S311～S313的先后顺序也可以是变化为：低温测试及纪录步骤S313、高温测试及纪录步骤S312及预烧测试及纪录步骤S311。
在又一实际应用中，于测试及记录步骤S31中，可以是依据需求包含以下测试步骤：
一预烧测试及纪录步骤S311：将多个内存设置于一第一预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一高温测试及纪录步骤S312：将多个内存设置于一第二预定温度的环境中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一低温测试及纪录步骤S313：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一常温测试及纪录步骤S314：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据。
在实际应用中，第一预定温度例如可以是不低于115℃，第二预定温度例如可以是介于75℃至95℃，第三预定温度例如可以介于-55℃至-35℃，第四预定温度例如可以介于20℃至30℃。
在不同的实施例中，上述步骤S311～S314也可以变化为：高温测试及纪录步骤S312、预烧测试及纪录步骤S311、常温测试及纪录步骤S314及低温测试及纪录步骤S313。
在不同的实施例中，上述步骤S311～S314也可以变化为：低温测试及纪录步骤S313、常温测试及纪录步骤S314、高温测试及纪录步骤S312及预烧测试及纪录步骤S311。
在不同的实施例中，上述步骤S311～S314也可以变化为：常温测试及纪录步骤S314、低温测试及纪录步骤S313、高温测试及纪录步骤S312及预烧测试及纪录步骤S311。
在不同的实施例中，上述步骤S311～S314也可以变化为：低温测试及纪录步骤S313、高温测试及纪录步骤S312、预烧测试及纪录步骤S311及常温测试及纪录步骤S314。
在不同的实施例中，上述步骤S311～S314也可以变化为：常温测试及纪录步骤S314、高温测试及纪录步骤S312、预烧测试及纪录步骤S311及低温测试及纪录步骤S313。
值得一提的是，在不同的实施例中，上述内存测试方法也可以不具有低温测试及纪录步骤S313，而内存测试方法可以是包含：常温测试及纪录步骤S314、高温测试及纪录步骤S312及预烧测试及纪录步骤S311；或者，内存测试方法也可以是包含：高温测试及纪录步骤S312、预烧测试及纪录步骤S311及常温测试及纪录步骤S314。
依上所述，前述实施例所公开的内存测试方法，是于内存完成任一个测试(预烧测试、高温测试或低温测试)后，立刻将相关的测试结果及测试参数写入，而本实施例所公开的内存测试方法，则是于内存完成所有的测试后，再一次性地将所有的测试结果数据及相关参数数据写入内存中，而内存于测试过程中，相关的测试结果数据及测试参数则是先被储存于其他缓存单元中。
请参阅图6，其显示为本发明的内存测试方法的第六实施例的流程示意图。内存测试方法包含以下步骤：
一测试及记录步骤S31：使多个内存设置于至少一预定环境温度中，并对各个内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于不同的温度环境中完成所有测试后所对应的测试结果数据及测试参数数据于一储存单元；
一分类步骤SX：依据所述储存单元中储存的各个所述内存的所述测试结果数据，对多个所述内存进行分类，以将多个所述内存区分为良品及不良品；
一测试结果写入步骤S32：将被区分为良品的各个所述内存所对应的所述测试结果数据及所述测试参数数据，写入各个所述内存中，以使被区分为良品的各个所述内存中储存有相对应的测试结果数据及测试参数数据。
依上所述，前述实施例的内存测试方法，是在内存完成任何测试后，或是内存完成所有测试后，无论测试结果为何，皆将相关的测试结果数据及测试参数数据写入内存中。而，本实施例所公开的内存测方法，则是仅对已通过测试的内存，写入相对应的测试结果数据及测试参数数据。
请参阅图7，其显示为本发明的内存测试方法的第七实施例的流程示意图，本实施例与前述第一实施例最大差异在于：于预烧测试步骤S11前，还可以是包含有以下步骤：
一内存安装步骤S10：将多个所述内存安装于一芯片测试装置的多个电连接座上。
请参阅图8，其显示为本发明的内存测试方法的第八实施例的流程示意图，本实施例与前述第三实施例最大差异在于：于测试及记录步骤S11前，还可以是包含有以下步骤：
一内存安装步骤S10：将多个所述内存安装于一芯片测试装置的多个电连接座上。
请参阅图9，其显示为本发明的内存测试方法的第九实施例的流程示意图，本实施例与前述第四实施例最大差异在于：于测试及记录步骤S21前，还可以是包含有以下步骤：
一内存安装步骤S20：将多个所述内存安装于一芯片测试装置的多个电连接座上。
请参阅图10，其显示为本发明的内存测试方法的第十实施例的流程示意图，本实施例与前述第五实施例最大差异在于：于测试及记录步骤S31前，还可以是包含有以下步骤：
一内存安装步骤S30：将多个所述内存安装于一芯片测试装置的多个电连接座上。
请一并参阅图11至图14，图11及图12显示为本发明公开的芯片测试装置的结构示意图及方块示意图；图13及图14显示为本发明公开的环境控制设备的结构示意图及方块示意图。
如图11及图12所示，芯片测试装置1可以是包含：一电路板10、多个电连接座2、一控制机组3及一供电构件。电路板10彼此相反的两侧分别定义为一第一侧面101及一第二侧面102。多个电连接座2固定设置于电路板10的第一侧面101，各个电连接座2能承载一个所述内存C。关于电连接座2的形式可以是依据不同内存C变化，于此不加以限制。芯片测试装置1可以被移载装置(例如机械手臂)，于多个不同的工作站(例如环境控制设备E1)之间移载。
多个电连接座2区隔为多个电连接座群组，各个电连接座群组包含至少两个电连接座2。控制机组3设置于电路板10的第二侧面102，控制机组3包含多个测试模块30，多个测试模块30对应与多个电连接座群组相连接，而各个测试模块30与相对应的电连接座群组中的所有电连接座2相连接。
具体来说，本实施例的图11中，电路板10上设置有96个电连接座2，而其可以是区分为16组电连接座群组，各个电连接座群组包含有6个电连接座2，而各个电连接座群组中的6个电连接座2是连接于同一个测试模块30。当然，电路板10上设置的电连接座2的数量及其对应被区隔为多少个电连接座群组，皆可以是依据需求变化。
各个测试模块30通过供电构件而被供电时，能对其所连接的多个电连接座2上的多个内存C进行一预定测试程序(即读取测试、写入测试及电性测试中的至少一个)。在各个测试模块30用以测试内存的实施例中，各个测试模块30包含有图案产生器(PatternGenerator,PG)、参数测量单元(Parametric Measurement Unit,PMU)、组件电源供应模块(Device Power Supplies,DPS)及驱动电路(Driver)。
通过使设置于电路板10上的多个电连接座2，分别连接至多个不同的测试模块30的设计，测试模块30及其所连接的电连接座2上的多个内存C，彼此间的信号传递可以更快速且不易发生衰减。更具体来说，若设置有96个电连接座2的电路板10，仅连接一个信号输入源，在此状况下，信号输入源所发出的信号，由电路板10的一侧传递至电路板10的另一侧时，信号将明显发生衰减的问题，从而可能导致无法准确地对电连接座2上的内存C进行测试的问题。
供电构件可以包含有多个连接端子4，多个连接端子4连接于电路板10。各个连接端子4的形式可以是依据需求变化，例如可以是弹簧针形式(PoGo Pin)、板对板连接器(Board-to-Board Connector)等，于此不加以限制。于本实施例图11中，是以多个连接端子4设置于电路板10的第一侧面101为例，但多个连接端子4的设置位置不以此为限，多个连接端子4可以是依据需求，设置于电路板10的任意位置。
值得一提的是，不同电连接座群组的多个电连接座2，彼此之间可以是不相互连接，而当芯片测试装置1故障时，相关维修人员可以通过逐一测试各个电连接座群组，而快速地找出毁坏的电连接座2，且相关维修人员可以是仅更换毁坏的电连接座2及其相关连的电连接座2和测试模块30，而相关人员无须更换整个电路板10的所有电连接座2。
在实际应用中，芯片测试装置1还可以是包含有一机壳31，所述机壳31固定设置于电路板10的第二侧面102，而机壳31对应包覆多个测试模块30，以保护多个测试模块30。在不同的应用中，芯片测试装置1也可以是包含有多个机壳31，而各个机壳31是对应包覆一个测试模块30。在具体的实施中，机壳31还可以是依据需求设置有相关的散热装置，例如是风扇、散热鳍片等。
多个连接端子4用以与外部供电设备连接，而外部供电设备能通过多个连接端子4，以供电给各个测试模块30，于此所指的外部供电设备是任何独立于芯片测试装置1的供电设备。也就是说，芯片测试装置1在没有通过连接端子4，而与外部供电设备连接的情况下，各个测试模块30基本上是没有电力对其所连接的多个内存C进行预定测试程序。当然，在特殊的应用中，芯片测试装置1也可以是设置有一充电电池，充电电池连接多个测试模块30，而充电电池能供电给多个测试模块30，以使各个测试模块30对多个内存C进行预定测试程序。
于本实施例的附图中，是以供电构件包含有多个连接端子4，而芯片测试装置1通过多个连接端子4以接触式的方式，连接外部供电设备为例，但供电构件的形式不以此为限，举例来说，供电构件也可以是接收天线，接收天线可以是能与外部供电设备的一发射天线相互耦合，而芯片测试装置1则能通过接收天线，以无线的方式取得外部供电设备所提供的电力。
请一并参阅图13及图14，图13显示为上述实施例中所提到的环境控制设备E1的示意图，图14显示为上述实施例中所提到的环境控制设备E1的方块示意图。各环境控制设备E1用以使设置于芯片测试装置1上的多个内存C于前述第一预定温度、前述第二预定温度及前述第三预定温度的环境中进行预定测试程序。
各个环境控制设备E1包含：一设备本体E11、一处理装置E12、多个容置室端子E13及多个温度调节装置E14。设备本体E11包含多个容置室E111，各个容置室E111用来容置芯片测试装置1。各个容置室E111中设置有多个容置室端子E13，多个容置室端子E13用以与芯片测试装置1的多个连接端子4相连接。关于容置室端子E13的设置位置，可以是依据芯片测试装置1设置于容置室E111中的位置及其连接端子4的位置进行设计，于此不加以限制。在具体的应用中，各容置室E111中还可以是设置有升降机构(图未示)，而芯片测试装置1设置于容置室E111中时，升降机构将可受控制以使芯片测试装置1，于容置室E111中移动，据以使芯片测试装置1的连接端子4与容置室端子E13相互连接。当然，在供电构件为接收天线的实施例中，各容置室E111中则可以是不设置有升降机构及容置室端子E13，而容置室E111中则是对应设置有发射天线。
处理装置E12连接各个容置室E111中的多个容置室端子E13。在实际应用中，多个容置室端子E13可以是弹性针形式(Pogo Pin)，各个容置室端子E13与连接端子4相连接时，各个容置室端子E13将对应产生信号，而处理装置E12则可据以得知芯片测试装置1的多个连接端子4，已与其中一个容置室E111中的多个容置室端子E13相连接。各个温度调节装置E14连接处理装置E12，各个温度调节装置E14能被处理装置E12控制，而使相对应的容置室E111中的芯片测试装置1的多个电连接座2上的内存C的周围温度到达预定温度。
依上所述，在具体的应用中，环境控制设备E1可以是连接一中央控制装置，而中央控制装置可以是连接有一移载设备，而中央控制装置能控制移载设备，夹持承载有多个内存的芯片测试装置1，以将芯片测试装置1移载至环境控制设备E1的任一个容置室E111中。当芯片测试装置1被设置于容置室E111中时，中央控制装置将可控制环境控制设备，而使容置室E111中的温度调节装置E14作动，以使芯片测试装置1所承载的多个内存C处于第一预定温度、第二预定温度、第三预定温度或第四预定温度的环境中。
在具体实施中，环境控制设备E1的各个容置室E111可以是被控制而仅于预定的温度范围中作用，举例来说，其中一容置室E111的温度可以是持续维持在75℃以上，其中一个容置室E111的温度则可以是持续维持在低于0℃，而另一个容置室E111的温度则可以是维持在20℃至30℃，如此，中央控制装置、芯片测试装置1及环境控制设备E1共同执行上述各实施例的内存测试方法时，中央控制装置可以是依据各步骤的温度需求，而使芯片测试装置1移载至不同温度范围的容置室E111中。
在实际应用中，所述测试结果数据C2例如可以是包含有：内存C分别于高温测试、预烧测试及低温测试中的测试状况，或者，也可以是仅记录内存C是否通过高温测试、是否通过预烧测试及是否通过低温测试。
在利用上述芯片测试装置1及环境控制设备E1，执行前述内存测试方法时，测试参数数据C3例如可以是包含有：芯片测试装置1的识别编号(ID Number)、测试模块30的识别编号、电连接座2的识别编号、环境控制设备E1的识别编号及其容置室E111的识别编号、高温测试时的温度值、高温测试的时间、预烧测试时的温度值、预烧测试的时间、低温测试时的温度值、低温测试的时间、常温测试时的温度值、常温测试的时间、日期等。
在利用上述芯片测试装置1及环境控制设备E1，执行前述内存测试方法时，各个内存所对应的测试结果数据C2及测试参数数据C3，可以是通过相对应的测试模块30，写入于内存中，也就是说，上述测试模块30可以被控制而对内存进行读、写、电性测试作业，而测试模块30对内存完成上述各种测试作业后，测试模块30可以是直接将各个内存相对应的测试结果数据C2及测试参数数据C3写入内存中。
通过上述使测试模块30将内存C的测试结果数据C2及测试参数数据C3写入内存C中的设计，当任一个内存C交到消费者手上时，消费者可以是通过相关的设备读取内存C内所储存的数据，来确认其生产时所进行的检测状态；且相关生产人员在接收到任一个由消费者所退回的内存C时，亦可以通过读取内存C内储存的测试结果数据C2及测试参数数据C3，来快速地追溯该内存C的检测历程，从而可以有效地帮助生产人员，找出检测流程中可能存在的缺陷。
值得一提的是，芯片测试装置1还可以是包含有两个第一信息传输端子8。两个第一信息传输端子8连接电路板10，而两个第一信息传输端子8可以是与多个连接端子4一同设置于电路板10的同一侧。两个第一信息传输端子8用以与环境控制设备E1的容置室E111中的第二信息传输端子E15相连接，而芯片测试装置1及环境控制设备E1可以通过第一信息传输端子8及第二传输端子E32传输数据及信号。
请复参图12，在不同应用中，各个测试模块30可以包含有一处理单元5及至少一储存单元6。各个测试模块30在对其所连接的多个电连接座2上的内存完成任一个测试(例如是高温测试、预烧测试或低温测试)时，也可以是不直接将相对应的测试结果数据C2及测试参数数据C3储存于内存中，而各个测试模块30是将各个内存C的测试结果数据C2及其测试参数数据C3储存于芯片测试装置1的至少一储存单元6。在具体的应用中，储存单元6例如可以是设置于各个测试模块30中，意即，各个测试模块30在对其所连接的内存完成测试后，各个测试模块30将会使该内存对应的测试数据储存于，其所包含的储存单元6中。在另一个具体的应用中，储存单元6也可以是独立于多个测试模块30的构件，各个测试模块30是连接储存单元6，而各个测试模块30在对其所连接的内存完成测试后，是将相关测试数据传递至独立于多个测试模块30的储存单元6储存。
当芯片测试装置1所承载的内存，依据需求完成所有测试(例如是预烧测试、高温测试、低温测试、常温测试等)时，中央控制装置可以是控制一读写设备(图未示)，与芯片测试装置1的多个连接端子4相连接，以将芯片测试装置1的储存单元或是各个测试模块30的储存单元6，所储存的测试结果数据C2及测试参数数据C3读出，并通过读写设备将各个测试结果数据C2及测试参数数据C3写入相对应的内存中。
如图12所示，在另一实施例中，芯片测试装置1可以是包含有一无线传输单元7。而各芯片测试装置1可以是通过无线传输单元7，将其所储存的测试结果数据C2及测试参数数据C3传递至中央控制装置，而后，中央控制装置可以再通过读写设备将各个测试结果数据C2及测试参数数据C3写入相对应的内存中。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的专利范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的专利范围内。
Claims (26)
1.一种内存测试方法，其特征在于，所述内存测试方法包含以下步骤：
一预烧测试步骤：将多个内存设置于一第一预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一预烧测试结果写入步骤：将各个所述内存完成所述预烧测试步骤后的测试结果数据，及所述预烧测试步骤中所对应的测试参数数据，储存于各个所述内存中；
一高温测试步骤：将多个所述内存设置于一第二预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一高温测试结果写入步骤：将各个所述内存完成所述高温测试步骤后的测试结果数据，及所述高温测试步骤中所对应的测试参数数据，储存于各个所述内存中；
其中，该第二预定温度不低于75℃，且该第一预定温度高于该第二预定温度。
2.依据权利要求1所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中及所述高温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
3.依据权利要求1所述的内存测试方法，其特征在于，于预烧测试步骤前，还包含：一低温测试及写入步骤及一常温测试及写入步骤两者中的至少一个；
其中，所述低温测试及写入步骤包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃；
其中，所述常温测试及写入步骤包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃。
4.依据权利要求3所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
5.依据权利要求1所述的内存测试方法，其特征在于，于所述高温测试结果写入步骤后，还包含：一常温测试及写入步骤及一低温测试及写入步骤两者中的其中至少一个；
其中，所述常温测试及写入步骤包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃；
其中，所述低温测试及写入步骤包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃。
6.依据权利要求5所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
7.依据权利要求1所述的内存测试方法，其特征在于，于预烧测试步骤前，还包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃；
其中，于高温测试结果写入步骤后，还包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃。
8.依据权利要求7所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
9.依据权利要求1所述的内存测试方法，其特征在于，于预烧测试步骤前，还包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃；
其中，于高温测试结果写入步骤后，还包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃。
10.依据权利要求9所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
11.一种内存测试方法，其特征在于，所述内存测试方法包含以下步骤：
一高温测试步骤：将多个所述内存设置于一第二预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一高温测试结果写入步骤：将各个所述内存完成所述高温测试步骤后的测试结果数据，及所述高温测试步骤中所对应的测试参数数据，储存于各个所述内存中；
一预烧测试步骤：将多个内存设置于一第一预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一预烧测试结果写入步骤：将各个所述内存完成所述预烧测试步骤后的测试结果数据，及所述预烧测试步骤中所对应的测试参数数据，储存于各个所述内存中；
其中，该第二预定温度不低于75℃，且该第一预定温度高于该第二预定温度。
12.依据权利要求11所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中及所述高温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
13.依据权利要求11所述的内存测试方法，其特征在于，于高温测试步骤前，还包含：一常温测试及写入步骤及一低温测试及写入步骤两者中的其中至少一个；其中，所述常温测试及写入步骤包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃；
其中，所述低温测试及写入步骤包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃。
14.依据权利要求13所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
15.依据权利要求11所述的内存测试方法，其特征在于，于所述预烧测试结果写入步骤后，还包含：一常温测试及写入步骤及一低温测试及写入步骤两者中的其中至少一个；其中，所述常温测试及写入步骤包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃；
其中，所述低温测试及写入步骤包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃。
16.依据权利要求15所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
17.依据权利要求11所述的内存测试方法，其特征在于，于高温测试步骤前，还包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃；
其中，于预烧测试结果写入步骤后，还包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃。
18.依据权利要求17所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
19.依据权利要求11所述的内存测试方法，其特征在于，于高温测试步骤前，还包含：
一低温测试步骤：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一低温测试结果写入步骤：将各个所述内存完成所述低温测试步骤后的测试结果数据及所述低温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第三预定温度不高于-35℃；
其中，于所述预烧测试结果写入步骤后，还包含：
一常温测试步骤：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个；
一常温测试结果写入步骤：将各个所述内存完成所述常温测试步骤后的测试结果数据及所述常温测试步骤中所对应的测试参数数据，写入于各个所述内存中；
其中，所述第四预定温度介于20℃至30℃。
20.依据权利要求19所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个；
其中，于所述预烧测试结果写入步骤中、于所述高温测试结果写入步骤中、于所述常温测试结果写入步骤中及于所述低温测试结果写入步骤中，是各个所述测试模块将其所连接的各个所述内存所对应的测试结果数据及测试参数数据写入各个所述内存中。
21.一种内存测试方法，其特征在于，所述内存测试方法包含以下步骤：
一测试及记录步骤：使多个内存设置于一预定环境温度中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存于所述预定温度环境中完成所有测试后所对应的测试结果数据及测试参数数据；
一测试结果写入步骤：将各个所述内存对应的测试结果数据及测试参数数据，写入各个所述内存中，以使各个所述内存中储存有相对应的测试结果数据及测试参数数据。
22.依据权利要求21所述的内存测试方法，其特征在于，所述测试及记录步骤中包含：一预烧测试及纪录步骤及一高温测试及纪录步骤；
其中，所述预烧测试及纪录步骤为：将多个内存设置于一第一预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存完成测试后的测试结果数据及测试参数数据；
其中，所述高温测试及纪录步骤为：将多个所述内存设置于一第二预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存完成测试后的测试结果数据及测试参数数据；其中，该第二预定温度不低于75℃，且该第一预定温度高于该第二预定温度。
23.依据权利要求22所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试及纪录步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个所述测试模块，将其所连接的各个所述内存所对应的测试结果数据及测试参数数据，写入各个所述内存中；
其中，于所述高温测试及纪录步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个所述测试模块，将其所连接的各个所述内存所对应的测试结果数据及测试参数数据，写入各个所述内存中。
24.依据权利要求21所述的内存测试方法，其特征在于，所述测试及记录步骤中还包含：一常温测试及纪录步骤及一低温测试及记录步骤；
其中，所述常温测试及纪录步骤为：将多个所述内存设置于一第四预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存完成测试后的测试结果数据及测试参数数据；其中，所述第四预定温度介于20℃至30℃；
其中，所述低温测试及记录步骤为：将多个所述内存设置于一第三预定温度的环境中，并对各个所述内存进行读取测试、写入测试及电性测试中的至少一个，并记录各个所述内存完成测试后的测试结果数据及测试参数数据；其中，所述第三预定温度不高于-35℃。
25.依据权利要求24所述的内存测试方法，其特征在于，所述内存测试方法的第一个步骤为：一内存安装步骤：将多个所述内存安装于一芯片测试装置的多个电连接座上；其中，所述芯片测试装置能被移载装置载运而于多个工作站之间传递，所述芯片测试装置包含：
一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；
多个所述电连接座，其固定设置于所述电路板的所述第一侧；多个所述电连接座区隔为多个电连接座群组，各个所述电连接座群组包含至少一个所述电连接座；
一控制机组，所述控制机组设置于所述电路板的所述第二侧面，所述控制机组包含多个测试模块，多个所述测试模块与多个所述电连接座群组相连接，而各个所述测试模块与相对应的所述电连接座群组中的所有所述电连接座相连接；
一供电构件，其连接所述电路板；
其中，所述芯片测试装置必须通过所述供电构件与一外部供电设备连接，以取得各个所述测试模块运作时所需的电力；
其中，于所述预烧测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于115℃以上的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个所述测试模块，将其所连接的各个所述内存所对应的测试结果数据及测试参数数据，写入各个所述内存中；
其中，于所述高温测试步骤中，是先将所述芯片测试装置及其承载的多个所述内存一同设置于75℃至95℃的环境中，并通过所述供电构件提供电力给所述芯片测试装置后，再使各个所述测试模块对其所连接的各个所述电连接座上的所述内存进行读取测试、写入测试及电性测试中的至少一个，并且利用各个所述测试模块，将其所连接的各个所述内存所对应的测试结果数据及测试参数数据，写入各个所述内存中；
其中，于所述常温测试及纪录步骤及所述低温测试及记录步骤中，是利用各个所述测试模块，将其所连接的各个所述内存所对应的测试结果数据及测试参数数据，写入各个所述内存中。
26.依据权利要求21所述的内存测试方法，其特征在于，于所述测试及记录步骤及所述测试结果写入步骤之间，还包含一判断步骤：依据各个所述内存完成所有测试的测试结果，对多个所述内存进行良品与不良品的判断；若所述内存完成且通过所述测试及记录步骤中的所有测试，则判断所述内存为良品，并将所述内存所对应的测试结果数据及测试参数数据写入所述内存中；若所述内存没有通过所述测试及记录步骤中的至少一项测试，则判断所述内存为不良品，且不将所述内存所对应的测试结果数据及测试参数数据写入所述内存中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910683860.2A CN112309490A (zh) | 2019-07-26 | 2019-07-26 | 内存测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910683860.2A CN112309490A (zh) | 2019-07-26 | 2019-07-26 | 内存测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112309490A true CN112309490A (zh) | 2021-02-02 |
Family
ID=74329846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910683860.2A Pending CN112309490A (zh) | 2019-07-26 | 2019-07-26 | 内存测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112309490A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010009523A1 (en) * | 2000-01-26 | 2001-07-26 | Hideshi Maeno | Testing method and test apparatus in semiconductor apparatus |
| US6574763B1 (en) * | 1999-12-28 | 2003-06-03 | International Business Machines Corporation | Method and apparatus for semiconductor integrated circuit testing and burn-in |
| US6830938B1 (en) * | 2003-06-24 | 2004-12-14 | Texas Instruments Incorporated | Method for improving retention reliability of ferroelectric RAM |
| KR100732631B1 (ko) * | 2006-02-01 | 2007-06-27 | 삼성전자주식회사 | 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법 |
| US20090103350A1 (en) * | 2007-10-18 | 2009-04-23 | Michael Kund | Method of Testing an Integrated Circuit, Method of Manufacturing an Integrated Circuit, and Integrated Circuit |
| US20100182859A1 (en) * | 2007-10-29 | 2010-07-22 | Kohler Ross A | Method and Apparatus for Testing a Memory Device |
| CN103093829A (zh) * | 2011-10-27 | 2013-05-08 | 迈实电子(上海)有限公司 | 存储器测试系统及存储器测试方法 |
| CN105023609A (zh) * | 2014-04-21 | 2015-11-04 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元与存储器储存装置 |
| US20180090218A1 (en) * | 2016-09-26 | 2018-03-29 | Toshiba Memory Corporation | Memory system that carries out temperature-based access to a memory chip |
| CN109872763A (zh) * | 2017-12-04 | 2019-06-11 | 爱思开海力士有限公司 | 用于提高存储器可靠性的存储系统及其存储器管理方法 |
| CN110010163A (zh) * | 2019-04-16 | 2019-07-12 | 苏州浪潮智能科技有限公司 | 一种磁盘数据保持能力测试方法及相关装置 |
-
2019
- 2019-07-26 CN CN201910683860.2A patent/CN112309490A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574763B1 (en) * | 1999-12-28 | 2003-06-03 | International Business Machines Corporation | Method and apparatus for semiconductor integrated circuit testing and burn-in |
| US20010009523A1 (en) * | 2000-01-26 | 2001-07-26 | Hideshi Maeno | Testing method and test apparatus in semiconductor apparatus |
| US6830938B1 (en) * | 2003-06-24 | 2004-12-14 | Texas Instruments Incorporated | Method for improving retention reliability of ferroelectric RAM |
| KR100732631B1 (ko) * | 2006-02-01 | 2007-06-27 | 삼성전자주식회사 | 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법 |
| US20090103350A1 (en) * | 2007-10-18 | 2009-04-23 | Michael Kund | Method of Testing an Integrated Circuit, Method of Manufacturing an Integrated Circuit, and Integrated Circuit |
| US20100182859A1 (en) * | 2007-10-29 | 2010-07-22 | Kohler Ross A | Method and Apparatus for Testing a Memory Device |
| CN103093829A (zh) * | 2011-10-27 | 2013-05-08 | 迈实电子(上海)有限公司 | 存储器测试系统及存储器测试方法 |
| CN105023609A (zh) * | 2014-04-21 | 2015-11-04 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元与存储器储存装置 |
| US20180090218A1 (en) * | 2016-09-26 | 2018-03-29 | Toshiba Memory Corporation | Memory system that carries out temperature-based access to a memory chip |
| CN109872763A (zh) * | 2017-12-04 | 2019-06-11 | 爱思开海力士有限公司 | 用于提高存储器可靠性的存储系统及其存储器管理方法 |
| CN110010163A (zh) * | 2019-04-16 | 2019-07-12 | 苏州浪潮智能科技有限公司 | 一种磁盘数据保持能力测试方法及相关装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI714169B (zh) | 記憶體測試方法 | |
| US7800391B2 (en) | Apparatus for testing a chip and methods of making and using the same | |
| US20050193274A1 (en) | Method and apparatus for testing a memory device in quasi-operating conditions | |
| CN103367189B (zh) | 测试系统及其测试方法 | |
| TW202119046A (zh) | 晶片測試裝置及晶片測試系統 | |
| US20060214679A1 (en) | Active diagnostic interface for wafer probe applications | |
| US8922233B2 (en) | Apparatus for testing a semiconductor device and method of testing a semiconductor device | |
| US11287466B2 (en) | Chip testing circuit and testing method thereof | |
| CN116580756B (zh) | 一种存储芯片测试装置 | |
| CN101769986B (zh) | 测试装置及其测试方法 | |
| US20080103619A1 (en) | Manufacturing Test and Programming System | |
| CN110544505B (zh) | 用于筛选Wafer中不良Die的测试系统和方法 | |
| CN112309490A (zh) | 内存测试方法 | |
| KR100791050B1 (ko) | 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법 | |
| US20090300442A1 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
| US20150293828A1 (en) | Testing apparatus, testing system and testing method thereof | |
| KR101781895B1 (ko) | 멀티칩 패키지 테스트 시스템 | |
| KR20060132143A (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| KR20030017053A (ko) | 피씨 마더보드를 이용한 반도체 테스트 장치 | |
| US7275188B1 (en) | Method and apparatus for burn-in of semiconductor devices | |
| CN112309489A (zh) | 环境控制设备 | |
| KR20090043356A (ko) | Ｕｓｂ 플래시메모리용 실장 검사 장치 | |
| KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
| KR100517604B1 (ko) | 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법 | |
| CN220040663U (zh) | 测试装置及测试机箱 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |