CN116580756B - 一种存储芯片测试装置 - Google Patents
一种存储芯片测试装置 Download PDFInfo
- Publication number
- CN116580756B CN116580756B CN202310647655.7A CN202310647655A CN116580756B CN 116580756 B CN116580756 B CN 116580756B CN 202310647655 A CN202310647655 A CN 202310647655A CN 116580756 B CN116580756 B CN 116580756B
- Authority
- CN
- China
- Prior art keywords
- memory chip
- tested
- test
- board
- loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 241
- 238000004891 communication Methods 0.000 claims abstract description 4
- 230000002950 deficient Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000012546 transfer Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000032683 aging Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000011056 performance test Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请涉及存储芯片测试技术领域,提供了一种存储芯片测试装置,包括:至少一个测试板、上位机和上下料装置,测试板、上下料装置分别与上位机通信连接,其中,测试板用于装载待测存储芯片;上位机被配置为发送测试指令;测试板接收测试指令并对待测存储芯片进行测试,以及将待测存储芯片的执行结果发送给上位机;上位机根据执行结果对待测存储芯片进行标记,以得到标记信息;上下料装置获取标记信息,并根据标记信息将待测存储芯片进行分类拆卸。本申请的测试装置能够一次性测量多块测试板上的多个存储芯片并且通过上下料装置实现待测存储芯片的分类拆卸,提高效率的同时降低了人工成本。
Description
技术领域
本申请涉及存储芯片测试技术领域,尤其涉及一种存储芯片测试装置。
背景技术
为了加快存储芯片的可靠性测试,通常使用老化测试装置将待测存储芯片置于某一固定温度的环境下,以加速产品产生故障的时间,从而能够在较短时间完成待测存储芯片的性能测试。
现有的老化测试装置采用BIB(burn-in board)老化板作为芯片的载体,将固件烧录到芯片后进行高温擦除、读取、写入等测试,高温测试结束后,上位机通过PCIe转USB接口与BIB老化板连接,获取BIB老化板的烧录日志(Burn in log),再根据烧录日志能够判断出芯片的好坏。这种测试方法需要通过人工将多个芯片插入到BIB老化板,耗时较长且增加了人工成本,并且需要使用转接接口来进行数据的读取以判断芯片的好坏,降低了测试的效率。
发明内容
有鉴于此,本申请实施例提供一种存储芯片测试装置,可以有效解决测试效率低的问题。
本申请实施例提供一种存储芯片测试装置,包括:至少一个测试板、上位机和上下料装置,所述测试板、所述上下料装置分别与所述上位机通信连接,其中,所述测试板用于装载待测存储芯片;
所述上位机被配置为发送测试指令;
所述测试板接收所述测试指令并对所述待测存储芯片进行测试,以及将所述待测存储芯片的执行结果发送给上位机;
所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息;
所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸。
在一些实施例中,所述测试板接收所述测试指令并对所述待测存储芯片进行测试,以及将所述待测存储芯片的执行结果发送给上位机包括:
若所述测试指令为读写指令时,所述测试板对所述待测存储芯片进行读写操作并将所述读写操作结果发送给上位机,其中所述读写操作结果包括读写操作成功结果和读写操作不成功结果;
若所述测试指令为擦除指令时,所述测试板对所述待测存储芯片进行擦除操作并将所述擦除操作结果发送给上位机,其中所述擦除操作结果包括擦除操作成功结果和擦除操作不成功结果。
在一些实施例中,所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息包括:
所述上位机将读写操作成功结果和/或擦除操作成功结果的待测存储芯片进行第一标记,及将读写操作不成功结果和/或擦除操作不成功结果的待测存储芯片进行第二标记。
在一些实施例中,所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸,包括:
所述上下料装置将所述第一标记的待测存储芯片拆卸并放置于第一预设区域,及将所述第二标记的待测存储芯片拆卸并放置于第二预设区域。
在一些实施例中,每个所述测试板包括一个逻辑控制模块以及多个芯片装载区,所述多个芯片装载区分别与所述逻辑控制模块电性连接;
当所述测试板接收到所述测试指令时,所述逻辑控制模块关闭未装载待测试芯片的芯片装载区的通电开关。
在一些实施例中,每个所述测试板还包括一个测试子板,其中,每一个所述测试子板上设置有多个芯片装载区;
所述上位机通过逻辑控制模块向与逻辑控制模块对应的测试子板写入信息码;其中,不同测试子板的所述信息码不同;
其中,所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息包括:
获取所述待测存储芯片所在测试子板的所述信息码;
将所述标记与所述信息码绑定存储,以得到所述标记信息。
在一些实施例中,所述测试子板上设置有识别码,所述识别码与所述信息码对应设置;
其中,所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸还包括:
所述上下料装置根据所述识别码获取对应的所述信息码,在接收到依据信息码得到的标识信息后,所述上下料装置根据所述标记信息将所述待测存储芯片进行分类拆卸。
在一些实施例中,每个所述测试板包括一个逻辑控制模块和一个测试子板;
所述上位机通过所述逻辑控制模块向与所述逻辑控制模块对应的所述测试子板写入信息码;其中,不同测试子板的所述信息码不同;
其中,所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息包括:
获取所述待测存储芯片所在测试子板的所述信息码;
将所述标记与所述信息码绑定存储,以得到所述标记信息。
在一些实施例中,所述测试子板上设置有识别码,所述识别码与所述信息码对应设置;
其中,所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸还包括:
所述上下料装置根据所述识别码获取对应的所述信息码;在接收到依据信息码得到的标识信息后,所述上下料装置根据所述标记信息将所述待测存储芯片进行分类拆卸。
在一些实施例中,所述存储芯片测试装置还包括报警器;
当所述上位机识别到同一所述测试板的同一位置的待测存储芯片被标记为不良品的次数大于预设次数,则发送报警信号;
所述报警器接收到所述报警信号后,发送报警提醒。
本申请的实施例具有如下有益效果:本实施方案可以同时对多层测试板上的待测存储芯片进行测试,并且通过上下料装置实现待测存储芯片的安装与拆卸,提高效率的同时降低了人工成本。本方案的每个测试板包括逻辑控制模块和测试子板,待测存储芯片可拆卸地设置在测试子板上,且每层测试板存储有唯一的信息码,在测试时,上位机通过对应测试板的所述逻辑控制模块向放置在所述测试子板上的多个待测存储芯片发送测试指令,并根据所述执行结果对所述待测存储芯片进行标记,将标记与信息码绑定存储,且测试子板上设置与信息码对应的识别码,在上下料装置进行拆卸待测存储芯片时,能够根据识别码、信息码及标记快速区分不良品和良品,然后分区域放置,加快了测试效率,并且方便研发人员进行不良品分析等后续工作。另外还能获知哪个测试子板上有不良品,进而避免多块测试子板拆卸下来之后无法区分的问题。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例一种存储芯片测试装置结构示意图;
图2为本申请实施例测试方法的流程示意图;
图3为图1中测试板110的具体结构示意图;
图4为图3中控制电路1111的电路示意图;
图5为图2中步骤S300的具体流程示意图。
主要元件符号说明:
100-老化箱;200-上位机;300-上下料装置;110-测试板;111-逻辑控制模块;112-测试子板;113-芯片装载区;114-识别码;115-EEPROM芯片;控制电路1111。
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下文中,可在本申请的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
除非另有限定,否则这里使用的所有术语(包括技术术语和科学术语)具有与本申请的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本申请的各种实施例中被清楚地限定。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互结合。
对于存储芯片的可靠性测试,通常使用老化测试装置进行,但是现有的老化测试装置采用BIB老化板作为芯片的载体,是将固件烧录到芯片后进行高温擦除、读取、写入等测试,高温测试结束后,上位机通过PCIe转USB接口与BIB老化板连接,获取BIB老化板的烧录日志(Burn in log),再根据烧录日志能够判断出芯片的好坏。这种测试方法需要通过人工将多个芯片插入到BIB老化板,耗时较长且增加了人工成本,并且需要使用转接接口来进行数据的读取以判断芯片的好坏,降低了测试的效率。本实施方案可以同时对多个测试板上的待测存储芯片进行测试,并且通过上下料装置实现待测存储芯片的安装与拆卸,提高效率的同时降低了人工成本。本方案上下料装置在进行拆卸待测存储芯片时,能够根据识别码、信息码及标记信息快速区分不良品和良品,然后将其分区域放置,加快了测试效率,并且方便研发人员进行不良品分析等后续工作。
下面结合一些具体的实施例来对该存储芯片测试装置进行说明。
图1示出了本申请实施例的存储芯片测试装置的结构示意图。
如图1所示,在一些实施例中,该存储芯片测试装置包括至少一个测试板110、上位机200和上下料装置300。其中测试板110、上下料装置300分别与上位机200通信连接。优选地,上位机200通过USB转RS485接口连接并控制测试板110。其中,测试板110用于装载待测存储芯片。
如图2所示,芯片存储测试的测试方法包括但不限于以下步骤:
步骤S100:上位机发送测试指令;
步骤S200:测试板接收测试指令并对待测存储芯片进行测试,以及将待测存储芯片的执行结果发送给上位机;
步骤S300:上位机根据执行结果对待测存储芯片进行标记,以得到标记信息;
步骤S400:上下料装置获取标记信息,并根据标记信息将待测存储芯片进行分类拆卸。
示范性地,将至少一个测试板110放入老化箱100内,测试板110的数量根据待测存储芯片的数量进行选择。当测试板110设置有多块时,该多块测试板110之间通过RS485接口进行连接。
测试时,测试板110根据上位机200发出的测试指令对待测存储芯片进行相应的测试,并将待测存储芯片对测试指令的执行结果上传回上位机200,上位机200根据执行结果对待测存储芯片进行标记并将标记信息发送给上下料装置300,上下料装置300则根据标记信息对待测存储芯片进行拆卸。
测试过程中,通过对待测存储信息进行不同的标记,使得上下料装置300能够识别出好的存储芯片和坏的存储芯片,并自动的将存储芯片拆卸下来放置于不同位置,无需人工对待测存储芯片进行拆卸和分类,能够有效提高测试的效率、降低测试的成本。
在一些具体实施例中,测试指令可以为读写指令、擦除指令等,具体可以根据测试需求进行设定。其中,步骤S200:测试板接收测试指令并对待测存储芯片进行测试,以及将待测存储芯片的执行结果发送给上位机200,包括但不限于以下内容:
当测试指令为读写指令时,上位机200会将读写指令发送给测试板110,测试板110接收到测试指令后向待测存储芯片中写入数据,写入完成后,测试板110再读取待测存储芯片中的数据并将其发送给上位机200。上位机200会对写入和读取的数据进行比较,如果上位机200能够接收到测试板110发送的数据并且写入和读取的数据一致,则表示读写操作成功;如果上位机200没有接收到测试板110发送的数据或写入和读取的数据不一致,则表示读写操作不成功。
当测试指令为擦除指令时,测试板110接收到测试指令后对待测存储芯片进行擦除操作。如果待测存储芯片能够被擦除,则表示这个(些)待测存储芯片通过擦除测试;反之亦然。
上位机200通过测试板110向待测存储芯片发送相应的测试指令,并根据返回的结果判断测试指令是否执行成功,能够快速完成对待测存储芯片性能的测试,提高了测试的效率。
在一些具体实施例中,步骤S300:上位机根据执行结果对待测存储芯片进行标记,以得到标记信息,包括但不限于以下内容:
上位机200将读写操作成功结果和/或擦除操作成功结果的待测存储芯片进行第一标记;将读写操作不成功结果和/或擦除操作不成功结果的待测存储芯片进行第二标记。
具体地,上位机200根据读写操作是否成功、擦除操作是否成功,将待测存储芯片进行相应的标记,并将标记和标记对应的待测存储芯片的位置信息进行绑定存储,从而得到该待测存储芯片的标记信息。例如,测试板110上第二个存储芯片无法完成读写操作,则上位机200对该存储芯片进行第二标记并与其位置信息(即第二个)一起保存下来得到标记信息。通过标记信息,能够判断出不同标记所在的位置信息,并对不同标记的存储芯片进行相应操作,能够有效提高存储芯片的查找效率。
在一些具体实施例中,步骤S400:上下料装置获取标记信息,并根据标记信息将待测存储芯片进行分类拆卸,包括但不限于以下内容:
上下料装置300将第一标记的待测存储芯片拆卸并放置于第一预设区域,及将第二标记的待测存储芯片拆卸并放置于第二预设区域。
具体地,上下料装置300分别获取被标记为第一标记和被标记为第二标记的待测存储芯片的位置,并将标记为第一标记的待测存储芯片拆卸下来放置于第一预设区域,将标记为第二标记的待测存储芯片拆卸下来放置于第二预设区域。其中,第一标记的待测存储芯片能够正常执行测试指令,其对应的待测存储芯片是能够正常进行使用的良品,而第二标记的待测存储芯片无法正常执行测试指令,其对应的待测存储芯片是无法再进行使用的不良品。
上下料装置300通过标记信息和表征良品的第一标记、表征不良品的第二标记,能够快速确认良品和不良品的位置,将其拆卸下来放置于不同区域;同时方便工作人员对不良品进行后续的测试与分析。
在一些具体实施例中,如图1和图3所示,在存储芯片测试装置中,每个测试板110包括一个逻辑控制模块111和多个芯片装载区113,芯片装载区113与逻辑控制模块111电性连接。
具体地,上下料装置300将待测存储芯片安装到芯片装载区113上,当测试板110上的芯片装载区113未放满待测存储芯片时,逻辑控制模块111会将未安装待测存储芯片的芯片装载区113的通断开关断开,并对使能引脚进行控制,以使得每个待测存储芯片依次进行测试。通过这样设置,在保证待测存储芯片能够依次测试的同时,能够降低测试过程中所需的能耗。
如图3和图4所示,逻辑控制模块111包括多个控制电路1111和多个引脚,每个引脚与一个控制电路1111连接,用于控制与该控制电路1111连接的芯片装载区113的供电开关。其中,控制电路1111包括一个NMOS管和一个PMOS管连接,NMOS管的栅极与逻辑控制模块111的引脚GPIO连接、源极接地、漏极与PMOS管的栅极连接,PMOS管的源极与3.3V电源输入端连接、漏极与芯片装载区113连接。
开始测试时,上位机200会依次向逻辑控制模块111的引脚发送高电平。以打开与该引脚连接的芯片装载区113的供电开关,使得位于该芯片装载区113上的待测存储芯片能够接收到测试指令进行测试。例如,上位机200向逻辑控制模块111的引脚GPIO1发送高电平,则与该引脚GPIO1连接的NMOS管的栅极也为高电平,此时Vgs>0,NMOS管导通。PMOS管的栅极与NMOS管的漏极连接,因此当NMOS管导通时,PMOS管的栅极电压为低电平,该PMOS管导通。PMOS管的漏极与3.3V电源输入端连接,当PMOS管导通时,PMOS管会向与其连接的芯片装载区113输入3.3V的电压,以完成对该芯片装载区113的供电。
当芯片装载区113供电后,位于芯片装载区113上的待测存储芯片能够接收到上位机200发送的测试指令并执行相应操作。当该待测存储芯片将执行结果上传给上位机200后,上位机200向下一个引脚发送高电平以为下一个待测存储芯片进行测试,以此类推,直到该测试板110上所有的待测存储芯片完成测试后,上位机200停止测试指令的发送。
通过逻辑控制模块111能够对待测存储芯片的测试进行控制,使其依次进行测试,提高了测试效率;并在测试板110未装满待测存储芯片时,关闭为未装载待测存储芯片的芯片装载区113的开关,减少测试过程中电力能源的消耗。
在一些具体实施例中,如图3至图5所示,每个测试板110还包括一个测试子板112,其中,每一个测试子板112上设置有多个芯片装载区113;上位机200通过逻辑控制模块111向与逻辑控制模块111对应的测试子板112写入信息码;其中,不同测试子板112的信息码不同;其中,步骤S300:上位机200根据执行结果对待测存储芯片进行标记,以得到标记信息但不限于以下步骤:
步骤S310:获取待测存储芯片所在测试子板112的信息码;
步骤S320:将标记与信息码绑定存储,以得到标记信息。
具体地,每个测试板110包括一个逻辑控制模块111、一个测试子板112和若干个芯片装载区113,芯片装载区113设置于测试子板112上。具体地,提供一PCB板,在该PCB板上设置有至少一个PCIe插槽,逻辑控制模块111和一个测试子板112通过该PCIe插槽来建立电连接。此举是方便后续测试操作时,出现逻辑控制模块111和/或一个测试子板112损坏的时候,可更换相对应的逻辑控制模块111/测试子板112。当一个存储芯片测试装置中放置有多个测试板110时,为了区分测试板110以对其装载的待测存储芯片进行分类拆卸,上位机200会控制逻辑控制模块111向其对应的测试子板112写入信息码。比如,测试子板112上设置有EEPROM芯片115,上位机200通过逻辑控制模块111向EEPROM芯片115中写入该测试子板112的信息码。
上位机200根据待测存储芯片的执行结果对待测存储芯片进行标记时,以及获取待测存储芯片所在测试子板112的信息码,并将信息码与标记一起进行记录。由此根据测试子板112的信息码就能够获取到该测试子板112上待测存储芯片的测试结果,并进行相应的拆卸操作。
每个测试子板112的信息码会通过识别码114的方式设置于测试子板112表面。其中该识别码114可为二维码和/或条形码,本实施例在此不做限定。当一个存储芯片测试装置中放置有多个测试板110时,测试完成后,上下料装置300会通过读取识别码114的方式确定是哪块测试子板112,并获取该测试子板112的标记信息,以此实现待测存储芯片的分类。例如,上位机200会通过逻辑控制模块111给每块测试子板112写入数字作为信息码,比如1、2、3等,在测试子板112上有粘贴有与数字对应二维码,上下料装置300通过识别测试子板112上的二维码能够得到该测试子板112的数字。由于测试时,上位机200将测试子板112的数字、测试子板112上待测存储芯片的标记及待测存储芯片的位置关系一同作为标记信息进行记录,因此,上下料装置300得到测试子板112的数字后可以得到该测试子板112上待测存储芯片的标记,并根据标记将测试通过和测试没通过的待测存储芯片分区域放置。
进一步,上下料装置300包括上料区、中转区以及下料区(图未示)。
示例性地,存储芯片测试装置工作时,在传感器识别托盘在上料区的位置后,通过机械手臂从该托盘上将待测存储芯片转移至一中转结构上面。其中该中转结构属于中转区,以及该中转结构包括但不限制于中转区的飞梭。
以及进一步地,中转区中设置有16个可承载待测存储芯片的位置。以及中转区为矩形结构,在中转区中左边为8个可承载待测存储芯片的位置、右边为8个可承载待测存储芯片的位置。
工作时,机械手臂在一次抓取中转结构左边的8个待测存储芯片后,将这8个待测存储芯片放置测试板110上进行测试,同时从中转结构右边将完成测试的8个待测存储芯片抓取并转移走。换句话说,机械手臂在中转结构中遵循8个待测存储芯片进8个待测存储芯片出的操作。
于下料区而言,接收机械手臂将完成测试的存储芯片放置在该区域的托盘中。具体地,机械手臂将测试通过和测试没通过的测存储芯片放置在不同的托盘中。
测试完之后,上位机200结合识别码和通过网口控制机械手臂获取未通过测试的存储芯片。
在一些实施方式中,存储芯片测试装置还包括报警器。当上位机200识别到同一所述测试板110的同一位置的待测存储芯片被标记为不良品的次数大于预设次数,则发送报警信号;其中预设数量次可以是3次或3次以上,这个数量可以在测试前进行设置。报警器接收到所述报警信号后,发送报警提醒。通过设置报警器能够避免由于测试板本身出现问题导致测试结果不准确的问题,提高了测试的准确性。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和结构图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或更多个模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是智能手机、个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。
Claims (7)
1.一种存储芯片测试装置,其特征在于,包括:至少一个测试板、上位机和上下料装置,所述测试板、所述上下料装置分别与所述上位机通信连接,其中,所述测试板用于装载待测存储芯片;
所述上位机被配置为发送测试指令;
所述测试板接收所述测试指令并对所述待测存储芯片进行测试,以及将所述待测存储芯片的执行结果发送给上位机;
所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息;
所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸;
其中,每个所述测试板包括一个逻辑控制模块以及多个芯片装载区,所述多个芯片装载区分别与所述逻辑控制模块电性连接;
当所述测试板接收到所述测试指令时,所述逻辑控制模块关闭未装载待测试芯片的芯片装载区的通电开关;
其中,每个所述测试板还包括一个测试子板,其中,每一个所述测试子板上设置有多个芯片装载区;
所述上位机通过逻辑控制模块向与逻辑控制模块对应的测试子板写入信息码;其中,不同测试子板的所述信息码不同;
其中,所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息包括:
获取所述待测存储芯片所在测试子板的所述信息码;
将所述标记与所述信息码绑定存储,以得到所述标记信息;
其中,所述上位机将所述测试子板的数字、所述测试子板上所述待测存储芯片的所述标记及所述待测存储芯片的位置关系一同作为所述标记信息进行记录;
所述测试子板上设置有识别码,所述识别码与所述信息码对应设置;
其中,所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸还包括:
所述上下料装置根据所述识别码获取对应的所述信息码,在接收到依据所述信息码得到的标识信息后,所述上下料装置根据所述标记信息将所述待测存储芯片进行分类拆卸。
2.根据权利要求1所述的存储芯片测试装置,其特征在于,所述测试板接收所述测试指令并对所述待测存储芯片进行测试,以及将所述待测存储芯片的执行结果发送给上位机包括:
若所述测试指令为读写指令时,所述测试板对所述待测存储芯片进行读写操作并将所述读写操作结果发送给上位机,其中所述读写操作结果包括读写操作成功结果和读写操作不成功结果;
若所述测试指令为擦除指令时,所述测试板对所述待测存储芯片进行擦除操作并将所述擦除操作结果发送给上位机,其中所述擦除操作结果包括擦除操作成功结果和擦除操作不成功结果。
3.根据权利要求2所述的存储芯片测试装置,其特征在于,所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息包括:
所述上位机将读写操作成功结果和/或擦除操作成功结果的待测存储芯片进行第一标记,及将读写操作不成功结果和/或擦除操作不成功结果的待测存储芯片进行第二标记。
4.根据权利要求3所述的存储芯片测试装置,其特征在于,所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸,包括:
所述上下料装置将所述第一标记的待测存储芯片拆卸并放置于第一预设区域,及将所述第二标记的待测存储芯片拆卸并放置于第二预设区域。
5.根据权利要求1所述的存储芯片测试装置,其特征在于,每个所述测试板包括一个逻辑控制模块和一个测试子板;
所述上位机通过所述逻辑控制模块向与所述逻辑控制模块对应的所述测试子板写入信息码;其中,不同测试子板的所述信息码不同;
其中,所述上位机根据所述执行结果对所述待测存储芯片进行标记,以得到标记信息包括:
获取所述待测存储芯片所在测试子板的所述信息码;
将所述标记与所述信息码绑定存储,以得到所述标记信息。
6.根据权利要求5所述的存储芯片测试装置,其特征在于,所述测试子板上设置有识别码,所述识别码与所述信息码对应设置;
其中,所述上下料装置获取所述标记信息,并根据所述标记信息将所述待测存储芯片进行分类拆卸还包括:
所述上下料装置根据所述识别码获取对应的所述信息码;在接收到依据信息码得到的标识信息后,所述上下料装置根据所述标记信息将所述待测存储芯片进行分类拆卸。
7.根据权利要求1-6中任一项所述的存储芯片测试装置,其特征在于,所述存储芯片测试装置还包括报警器;
当所述上位机识别到同一所述测试板的同一位置的待测存储芯片被标记为不良品的次数大于预设次数,则发送报警信号;
所述报警器接收到所述报警信号后,发送报警提醒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310647655.7A CN116580756B (zh) | 2023-06-01 | 2023-06-01 | 一种存储芯片测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310647655.7A CN116580756B (zh) | 2023-06-01 | 2023-06-01 | 一种存储芯片测试装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116580756A CN116580756A (zh) | 2023-08-11 |
CN116580756B true CN116580756B (zh) | 2024-03-22 |
Family
ID=87543116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310647655.7A Active CN116580756B (zh) | 2023-06-01 | 2023-06-01 | 一种存储芯片测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116580756B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117012258B (zh) * | 2023-09-26 | 2024-01-02 | 合肥康芯威存储技术有限公司 | 一种存储芯片状态数据的分析装置、方法及介质 |
CN117233581B (zh) * | 2023-11-10 | 2024-03-01 | 紫光同芯微电子有限公司 | 一种芯片测试方法、装置、设备及介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016157227A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社Jvcケンウッド | 不揮発性半導体記憶装置の評価システム、評価方法、及び評価プログラム |
CN107680633A (zh) * | 2017-08-29 | 2018-02-09 | 深圳市江波龙电子有限公司 | Dram测试装置及方法 |
CN108499893A (zh) * | 2018-03-28 | 2018-09-07 | 东莞市沃德精密机械有限公司 | 固态硬盘测试系统上下料一体机 |
CN111142889A (zh) * | 2019-12-30 | 2020-05-12 | 深圳佰维存储科技股份有限公司 | eMMC自动化量产方法、装置、存储介质和电子设备 |
CN217766640U (zh) * | 2022-02-11 | 2022-11-08 | 天芯互联科技有限公司 | 一种老化测试系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9063827B2 (en) * | 2012-02-24 | 2015-06-23 | Dell Products L.P. | Systems and methods for storing and retrieving a defect map in a DRAM component |
-
2023
- 2023-06-01 CN CN202310647655.7A patent/CN116580756B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016157227A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社Jvcケンウッド | 不揮発性半導体記憶装置の評価システム、評価方法、及び評価プログラム |
CN107680633A (zh) * | 2017-08-29 | 2018-02-09 | 深圳市江波龙电子有限公司 | Dram测试装置及方法 |
CN108499893A (zh) * | 2018-03-28 | 2018-09-07 | 东莞市沃德精密机械有限公司 | 固态硬盘测试系统上下料一体机 |
CN111142889A (zh) * | 2019-12-30 | 2020-05-12 | 深圳佰维存储科技股份有限公司 | eMMC自动化量产方法、装置、存储介质和电子设备 |
CN217766640U (zh) * | 2022-02-11 | 2022-11-08 | 天芯互联科技有限公司 | 一种老化测试系统 |
Also Published As
Publication number | Publication date |
---|---|
CN116580756A (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116580756B (zh) | 一种存储芯片测试装置 | |
US8667345B2 (en) | Burn-in method for embedded multi media card, and test board using the same, and embedded multi media card tested by the same | |
US5568408A (en) | Automatic repair data editing system associated with repairing system for semiconductor integrated circuit device | |
US7797583B2 (en) | Fault diagnosis of serially-addressed memory modules on a PC motherboard | |
US20120198292A1 (en) | Test apparatus and test method | |
US7085884B2 (en) | System and method for storing operational data of a storage automation device to a removable nonvolatile memory component | |
CN112151106B (zh) | Ssd老化测试方法、装置、存储介质及电子设备 | |
TWI714169B (zh) | 記憶體測試方法 | |
US7825650B2 (en) | Automated loader for removing and inserting removable devices to improve load time for automated test equipment | |
KR101005002B1 (ko) | 플래시 메모리에서의 테스트를 위한 방법, 시스템 및컴퓨터 판독가능한 코드를 저장한 저장 매체 | |
JP4334463B2 (ja) | 半導体集積回路のテスト装置および方法 | |
CN102592679A (zh) | 一种闪存芯片的测试方法和闪存芯片 | |
CN108806761A (zh) | 一种ssd功能测试方法、系统及计算机存储介质 | |
US10768852B2 (en) | Batch automatic test method for solid state disks and batch automatic test device for solid state disks | |
KR20010007000A (ko) | 비휘발성 메모리 내장 마이크로컴퓨터 및 그 검사 시스템,그리고 비휘발성 메모리 내장 마이크로컴퓨터를 탑재한ic 카드 및 그 검사 시스템 | |
US11287466B2 (en) | Chip testing circuit and testing method thereof | |
CN111142889B (zh) | eMMC自动化量产方法、装置、存储介质和电子设备 | |
CN110544505B (zh) | 用于筛选Wafer中不良Die的测试系统和方法 | |
JPH08150583A (ja) | Ic移載装置つきオートハンドラ | |
US7937511B2 (en) | Burning apparatus | |
CN108459232A (zh) | 触控屏测试装置及方法 | |
CN114896136A (zh) | 一种板卡测试的方法、电子设备及存储介质 | |
RU186203U1 (ru) | Система маркировки и тестирования usb-устройств | |
CN109144528B (zh) | 一种自动检测引脚识别SPI Flash具体型号的方法及系统 | |
CN109145021A (zh) | 移动设备网络身份标识重写方法、装置以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |