CN112289680B - 虚拟栅极及具有金属栅极的半导体器件结构的制备方法 - Google Patents

虚拟栅极及具有金属栅极的半导体器件结构的制备方法 Download PDF

Info

Publication number
CN112289680B
CN112289680B CN201910661868.9A CN201910661868A CN112289680B CN 112289680 B CN112289680 B CN 112289680B CN 201910661868 A CN201910661868 A CN 201910661868A CN 112289680 B CN112289680 B CN 112289680B
Authority
CN
China
Prior art keywords
gate
virtual
material layer
semiconductor substrate
virtual grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910661868.9A
Other languages
English (en)
Other versions
CN112289680A (zh
Inventor
贾超超
刘佑铭
孙武
韩宝东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN201910661868.9A priority Critical patent/CN112289680B/zh
Publication of CN112289680A publication Critical patent/CN112289680A/zh
Application granted granted Critical
Publication of CN112289680B publication Critical patent/CN112289680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种虚拟栅极及具有金属栅极的半导体器件结构的制备方法，虚拟栅极的制备方法包括如下步骤：1)提供一半导体衬底；2)于半导体衬底上形成虚拟栅极材料层，虚拟栅极材料层内掺杂有掺杂离子，掺杂离子的掺杂浓度沿虚拟栅极材料层的厚度方向渐变；3)对虚拟栅极材料层进行刻蚀以形成虚拟栅极，虚拟栅极的侧壁相较于半导体衬底的上表面倾斜预设夹角。本发明通过形成掺杂离子的掺杂浓度沿厚度方向渐变的虚拟栅极材料层，可以得到具有倾斜侧壁的虚拟栅极；当所述虚拟栅极用于制备金属栅极时，可以在去除后形成具有倾斜侧壁的填充沟槽，在具有倾斜侧壁的填充沟槽内进行填充形成金属栅极时不会形成孔洞，从而可以确保形成的金属栅极的性能。

Description

虚拟栅极及具有金属栅极的半导体器件结构的制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种虚拟栅极及具有金属栅极的半导体器件结构的制备方法。
背景技术
随着半导体制造工艺中的特征尺寸(Critical Dimension，CD)的不断减小，金属栅极已经替换了原有的多晶硅栅极，并普遍应用于现有的半导体工艺节点中。
现有的具有金属栅极的半导体器件结构一般是先形成虚拟栅极，然后再将虚拟栅极去除形成填充沟槽后再在所述填充沟槽内进行填充形成金属栅极。然而，现有的虚拟栅极的侧壁一般为竖直侧壁，在所述虚拟栅极被去除后形成的所述填充沟槽的侧壁也为竖直侧壁；随着工艺的发展，所述虚拟栅极去除后形成的所述填充沟槽的深宽比比较大时，具有竖直侧壁的填充沟槽在进行填充形成所述金属栅极时很容易在填充沟槽内形成孔洞，从而影响所述金属栅极的性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种虚拟栅极及具有金属栅极的半导体器件结构的制备方法，用于解决现有技术中由于虚拟栅极的侧壁为竖直侧壁而导致的在虚拟栅极被去除后形成的填充沟槽的侧壁为竖直侧壁，当填充沟槽的深宽比比较大时，在进行填充形成所述金属栅极时很容易在填充沟槽内形成孔洞，从而影响所述金属栅极的性能的问题。
为实现上述目的及其他相关目的，本发明提供一种虚拟栅极的制备方法，所述虚拟栅极的制备方法包括如下步骤：
1)提供一半导体衬底；
2)于所述半导体衬底上形成虚拟栅极材料层，所述虚拟栅极材料层内掺杂有掺杂离子，所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层的厚度方向渐变；
3)对所述虚拟栅极材料层进行刻蚀以形成虚拟栅极，所述虚拟栅极的侧壁相较于所述半导体衬底的上表面倾斜预设夹角。
可选地，步骤1)中，所述半导体衬底内形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体衬底内隔离出若干个有源区；步骤3)中形成的所述虚拟栅极位于所述有源区内。
可选地，步骤1)与步骤2)之间还包括如下步骤：
于所述半导体衬底的上表面形成栅间氧化层；
于所述栅间氧化层的上表面形成栅间介质层；
其中，步骤2)中，所述虚拟栅极材料层形成于所述栅间介质层的上表面。
可选地，步骤2)中，采用原位掺杂沉积工艺于所述半导体衬底上形成所述虚拟栅极材料层。
可选地，步骤2)中的所述掺杂离子包括硼离子、砷离子、磷离子或碳离子。
可选地，所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层的厚度方向连续变化或梯度渐变。
可选地，所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层的厚度方向由上至下逐渐减小；所述虚拟栅极的纵截面形状为倒梯形。
可选地，所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层的厚度方向由上至下逐渐增大；所述虚拟栅极的纵截面形状为梯形。
本发明还提供一种具有金属栅极的半导体器件结构的制备方法，所述具有金属栅极的半导体器件结构的制备方法包括如下步骤：
1)采用如上述任一方案中所述的虚拟栅极的制备方法制备所述虚拟栅极；
2)于所述虚拟栅极的外侧形成侧墙；
3)基于所述侧墙于所述虚拟栅极两侧的所述半导体衬底内形成源极及漏极；
4)于所述半导体衬底裸露的上表面形成介质层；
5)去除所述虚拟栅极以形成填充沟槽；
6)于所述填充沟槽内形成金属栅极。
如上所述，本发明的虚拟栅极及具有金属栅极的半导体器件结构的制备方法，具有以下有益效果：
本发明的虚拟栅极的制备方法通过形成掺杂离子的掺杂浓度沿厚度方向渐变的虚拟栅极材料层，在对虚拟栅极材料层进行刻蚀形成虚拟栅极时，可以得到具有倾斜侧壁的虚拟栅极；当所述虚拟栅极用于制备金属栅极时，可以在去除后形成具有倾斜侧壁的填充沟槽，在具有倾斜侧壁的填充沟槽内进行填充形成金属栅极时不会形成孔洞，从而可以确保形成的金属栅极的性能；
本发明的具有金属栅极的半导体器件结构中的制备方法通过形成掺杂离子的掺杂浓度沿厚度方向渐变的虚拟栅极材料层，在对虚拟栅极材料层进行刻蚀形成虚拟栅极时，可以得到具有倾斜侧壁的虚拟栅极，可以在去除后形成具有倾斜侧壁的填充沟槽，在具有倾斜侧壁的填充沟槽内进行填充形成金属栅极时不会形成孔洞，从而可以确保形成的金属栅极的性能。
附图说明
图1显示为本发明实施例一中提供的虚拟栅极的制备方法的流程图。
图2至图7显示为本发明实施例一中提供的虚拟栅极的制备方法中各步骤所得结构的截面结构示意图；
图8显示为本发明实施例二中提供的具有金属栅极的半导体器件结构的制备方法的流程图。
图9至图13显示为本发明实施例二中提供的虚拟栅极的制备方法中各步骤所得结构的截面结构示意图。
元件标号说明
10 半导体衬底
11 浅沟槽隔离结构
12 有源区
13 栅间氧化层
14 虚拟栅极材料层
141 掺杂层
15 虚拟栅极
16 侧墙
17 源极
18 漏极
19 介质层
20 填充沟槽
21 金属栅极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种虚拟栅极的制备方法，所述虚拟栅极的制备方法包括如下步骤：
1)提供一半导体衬底；
2)于所述半导体衬底上形成虚拟栅极材料层，所述虚拟栅极材料层内掺杂有掺杂离子，所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层的厚度方向渐变；
3)对所述虚拟栅极材料层进行刻蚀以形成虚拟栅极，所述虚拟栅极的侧壁相较于所述半导体衬底的上表面倾斜预设夹角。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一半导体衬底10。
作为示例，所述半导体衬底10可以为硅衬底、锗衬底、氮化硅衬底或绝缘体上硅衬底等；本领域技术人员可以根据所述半导体衬底10上形成的半导体器件选择半导体衬底的类型。
作为示例，所述半导体衬底10内形成有若干个浅沟槽隔离结构11所述浅沟槽隔离结构11于所述半导体衬底10内隔离出若干个有源区12。所述浅沟槽隔离结构11及所述有源区12的数量可以根据实际需要进行设定，此处不做限定。
作为示例，请参阅图3，步骤1)之后还包括如下步骤：
于所述半导体衬底10的上表面形成栅间氧化层13，如图3所示；
于所述栅间氧化层13的上表面形成栅间介质层(未示出)。
作为示例，可以采用原子层沉积工艺(ALD)、化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)、熔炉工艺(Furnace)或臭氧热氧化工艺形成所述栅间氧化层13，所述栅间氧化层13的材料可以包括氧化硅(SiO2)、氮氧化硅(SiON)、氧化铪(HfO2)、氧化硅铪(HfSiO2)、氧化铝铪(HfAlO)、氧化锆铪(HfZrO)、氧化锆(ZrO2)及氧化钇(Y2O3)中的至少一种。
作为示例，可以采用原子层沉积工艺(ALD)、化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)、熔炉工艺(Furnace)或臭氧热氧化工艺形成所述栅间介质层；所述栅间介质层可以包括高k介质层，具体的，所述栅间介质层的材料可以包括氧化铪、氧化硅铪、氮氧化硅铪、氧化铪钽、氧化铪铁及氧化铪锆中的至少一种。
在步骤2)中，请参阅图1中的S2步骤及图4至图5，于所述半导体衬底10上形成虚拟栅极材料层14，所述虚拟栅极材料层14内掺杂有掺杂离子，所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层14的厚度方向渐变。
作为示例，可以采用原位掺杂沉积工艺于所述半导体衬底10上形成所述虚拟栅极材料层14；具体的，可以采用包含有掺杂离子及所述栅极材料层14所包含的至少一种反应气体进行反应而形成所述虚拟栅极材料层14。当然，在其他示例中，也可以首先采用原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺形成本征虚拟栅极材料层，然后再采用离子掺杂工艺对所述本征虚拟栅极材料层进行离子掺杂以形成所述虚拟栅极材料层14。
需要说明的是，当所述半导体衬底10的上表面形成有所述栅间氧化层13，且所述栅间氧化层13的上表面形成有所述栅间介质层时，所述虚拟栅极材料层14形成于所述栅间介质层的上表面。
作为示例，所述虚拟栅极材料层14内的所述掺杂离子可以包括但不仅限于硼离子、砷离子、磷离子或碳离子等等。
在一示例中，所述虚拟栅极材料层14内所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层14的厚度方向连续变化。
在另一示例中，所述虚拟栅极材料层14内所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层14的厚度方向梯度渐变；具体的，如图5所示，所述虚拟栅极材料层14可以包括沿所述虚拟栅极材料层14的厚度方向叠置的多个掺杂层141，沿所述虚拟栅极材料层14的厚度方向，不同所述掺杂层141内所述掺杂离子的掺杂浓度渐变；更为具体的，沿所述虚拟栅极材料层14的厚度方向，所述不同所述掺杂层141内所述掺杂离子的掺杂浓度可以连续变化，也可以不连续渐变。需要说明的是，沿所述虚拟栅极材料层14的厚度方向，同一所述掺杂层141内所述掺杂离子的浓度可以相同，同一所述掺杂层14内所述掺杂离子的浓度也可以渐变。
在一示例中，所述虚拟栅极材料层14内所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层14的厚度方向可以由上至下逐渐减小；此时，在后续对所述虚拟栅极材料层14进行刻蚀得到的所述虚拟栅极的纵截面(即沿所述虚拟栅极材料层14的厚度方向截取的截面)形状可以为倒梯形。
在另一示例中，所述虚拟栅极材料层14内所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层14的厚度方向可以由上至下逐渐增大；此时，在后续对所述虚拟栅极材料层14进行刻蚀得到的所述虚拟栅极的纵截面形状可以为梯形。
在步骤3)中，请参阅图1中的S3步骤及图6至图7，对所述虚拟栅极材料层14进行刻蚀以形成虚拟栅极15，所述虚拟栅极15的侧壁相较于所述半导体衬底10的上表面倾斜预设夹角。
作为示例，可以采用现有的光刻刻蚀工艺对所述虚拟栅极材料层14进行刻蚀以形成所述虚拟栅极15；具体刻蚀形成所述虚拟栅极15的方法为本领域技术人员所知晓，此处不再累述。
在一示例中，当所述虚拟栅极材料层14内所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层14的厚度方向由上至下逐渐减小时，刻蚀后得到的所述虚拟栅极15的纵截面形状可以为倒梯形，如图6所示。
在另一示例中，当所述虚拟栅极材料层14内所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层14的厚度方向由上至下逐渐增大时，刻蚀后得到的所述虚拟栅极15的纵截面形状可以为梯形，如图7所示。
本发明的虚拟栅极的制备方法通过形成掺杂离子的掺杂浓度沿厚度方向渐变的所述虚拟栅极材料层14，在对虚拟栅极材料层14进行刻蚀形成所述虚拟栅极15时，可以得到具有倾斜侧壁151的所述虚拟栅极15；当所述虚拟栅极15用于制备金属栅极时，可以在去除后形成具有倾斜侧壁的填充沟槽，在具有倾斜侧壁的填充沟槽内进行填充形成金属栅极时不会形成孔洞，从而可以确保形成的金属栅极的性能。
实施例二
请结合图1至图7参阅图8，本发明还提供一种具有金属栅极的半导体器件结构的制备方法，所述具有金属栅极的半导体器件结构的制备方法包括如下步骤：
1)采用如实施例一中所述的虚拟栅极的制备方法制备所述虚拟栅极；
2)于所述虚拟栅极的外侧形成侧墙；
3)基于所述侧墙于所述虚拟栅极两侧的所述半导体衬底内形成源极及漏极；
4)于所述半导体衬底裸露的上表面形成介质层；
5)去除所述虚拟栅极以形成填充沟槽；
6)于所述填充沟槽内形成金属栅极。
在步骤1)中，请参阅,8中的S1步骤及图2至图7，采用如实施例一中所述的虚拟栅极的制备方法制备所述虚拟栅极15。
作为示例，制备所述虚拟栅极15的具体方法请参阅实施例一，此处不再累述。
需要说明的是，所述虚拟栅极15的纵截面形状可以包括倒梯形及梯形，为了便于描述，后续步骤中仅以所述虚拟栅极15的纵截面形状为倒梯形作为示例。
在步骤2)中，请参阅图8中的S2步骤及图9，于所述虚拟栅极15的外侧形成侧墙16。
作为示例，所述侧墙16可以包括氧化硅层、氮化硅层或氧化硅层与氮化硅层交替叠置的叠层结构。
在步骤3)中，请参阅图8中的S3步骤及图10，基于所述侧墙16于所述虚拟栅极15两侧的所述半导体衬底10内形成源极17及漏极18。
作为示例，所述源极17可以为硅锗源极、硅源极或碳化硅源极，所述漏极18可以为硅锗漏极、硅漏极或碳化硅漏极。形成所述源极17及所述漏极18的具体方法为本领域技术人员所知晓，此处不再累述。
在步骤4)中，请参阅图8中的S4步骤及图11，于所述半导体衬底10裸露的上表面形成介质层19。
作为示例，可以采用但不仅限于物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成所述介质层19，所述介质层19填满所述虚拟栅极15之间的间隙。
作为示例，所述介质层19的材料可以包括氧化硅或超低k材料。
作为示例，所述介质层19的上表面可以与所述虚拟栅极15的上表面相平齐。
在步骤5)中，请参阅图8中的S5步骤及图12，去除所述虚拟栅极15以形成填充沟槽20。
作为示例，可以采用干法刻蚀工艺或湿法刻蚀工艺去除所述虚拟栅极15以形成所述填充沟槽20。如图11中所示，所述虚拟栅极15的纵截面形状为倒梯形，去除所述虚拟栅极15之后形成的所述填充沟槽20的纵截面形状也为倒梯形。
在步骤6)中，请参阅图8中的S6步骤及图13，于所述填充沟槽20内形成金属栅极21。
作为示例，可以采用但不仅限于物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等于所述填充沟槽20内沉积导电层以形成所述金属栅极21。
作为示例，可以直接于所述填充沟槽20内填充导电层形成所述金属栅极21；也可以先在所述填充沟槽20内及所述介质层19的上表面形成导电层，然后去除位于所述介质层19上表面的所述导电层，保留于所述填充沟槽20内的所述导电层构成所述金属栅极21。
作为示例，所述金属栅极21的上表面可以于所述介质层19的上表面相平齐。
作为示例，所述金属栅极21的材料可以包括但不仅限于钴(Co)、磷化钴(CoP)、硼化钴(CoB)、钨化钴(CoW)、硼钨化钴(CoWB)、磷钨化钴(CoWP)、钼化钴(CoMo)、镍(Ni)、硼钨化镍(NiWB)及磷钨化镍(NiWP)中的至少一种。
本发明的具有金属栅极的半导体器件结构中的制备方法通过形成掺杂离子的掺杂浓度沿厚度方向渐变的所述虚拟栅极材料层14，在对所述虚拟栅极材料层14进行刻蚀形成所述虚拟栅极15时，可以得到具有倾斜侧壁151的所述虚拟栅极15，可以在去除后形成具有倾斜侧壁的所述填充沟槽20，在具有倾斜侧壁的所述填充沟槽20内进行填充形成所述金属栅极21时不会形成孔洞，从而可以确保形成的所述金属栅极21的性能及所述半导体器件结构的性能。
综上所述，本发明的虚拟栅极及具有金属栅极的半导体器件结构的制备方法，所述虚拟栅极的制备方法包括如下步骤：1)提供一半导体衬底；2)于所述半导体衬底上形成虚拟栅极材料层，所述虚拟栅极材料层内掺杂有掺杂离子，所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层的厚度方向渐变；3)对所述虚拟栅极材料层进行刻蚀以形成虚拟栅极，所述虚拟栅极的侧壁相较于所述半导体衬底的上表面倾斜预设夹角。本发明的虚拟栅极的制备方法通过形成掺杂离子的掺杂浓度沿厚度方向渐变的虚拟栅极材料层，在对虚拟栅极材料层进行刻蚀形成虚拟栅极时，可以得到具有倾斜侧壁的虚拟栅极；当所述虚拟栅极用于制备金属栅极时，可以在去除后形成具有倾斜侧壁的填充沟槽，在具有倾斜侧壁的填充沟槽内进行填充形成金属栅极时不会形成孔洞，从而可以确保形成的金属栅极的性能；本发明的具有金属栅极的半导体器件结构中的制备方法通过形成掺杂离子的掺杂浓度沿厚度方向渐变的虚拟栅极材料层，在对虚拟栅极材料层进行刻蚀形成虚拟栅极时，可以得到具有倾斜侧壁的虚拟栅极，可以在去除后形成具有倾斜侧壁的填充沟槽，在具有倾斜侧壁的填充沟槽内进行填充形成金属栅极时不会形成孔洞，从而可以确保形成的金属栅极的性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种虚拟栅极的制备方法，其特征在于，所述虚拟栅极的制备方法包括如下步骤：
1)提供一半导体衬底；
2)采用原位掺杂沉积工艺于所述半导体衬底上形成虚拟栅极材料层，所述虚拟栅极材料层包括沿所述虚拟栅极材料层的厚度方向叠置的多个掺杂层，所述多个掺杂层内掺杂有掺杂离子，不同掺杂层内的所述掺杂离子的掺杂浓度沿所述虚拟栅极材料层的厚度方向由上至下不连续的逐渐变小；
3)对所述虚拟栅极材料层进行刻蚀以形成虚拟栅极，所述虚拟栅极的侧壁相较于所述半导体衬底的上表面倾斜预设夹角且刻蚀后得到的所述虚拟栅极的形状为侧壁不连续倾斜面的倒梯形。
2.根据权利要求1所述的虚拟栅极的制备方法，其特征在于，步骤1)中，所述半导体衬底内形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体衬底内隔离出若干个有源区；步骤3)中形成的所述虚拟栅极位于所述有源区内。
3.根据权利要求1所述的虚拟栅极的制备方法，其特征在于，步骤1)与步骤2)之间还包括如下步骤：
于所述半导体衬底的上表面形成栅间氧化层；
于所述栅间氧化层的上表面形成栅间介质层；
其中，步骤2)中，所述虚拟栅极材料层形成于所述栅间介质层的上表面。
4.根据权利要求1所述的虚拟栅极的制备方法，其特征在于，步骤2)中，采用原位掺杂沉积工艺于所述半导体衬底上形成所述虚拟栅极材料层。
5.根据权利要求1所述的虚拟栅极的制备方法，其特征在于，步骤2)中的所述掺杂离子包括硼离子、砷离子、磷离子或碳离子。
6.一种具有金属栅极的半导体器件结构的制备方法，其特征在于，所述具有金属栅极的半导体器件结构的制备方法包括如下步骤：
1)采用如权利要求1至5中任一项所述的虚拟栅极的制备方法制备所述虚拟栅极；
2)于所述虚拟栅极的外侧形成侧墙；
3)基于所述侧墙于所述虚拟栅极两侧的所述半导体衬底内形成源极及漏极；
4)于所述半导体衬底裸露的上表面形成介质层；
5)去除所述虚拟栅极以形成填充沟槽；
6)于所述填充沟槽内形成金属栅极。
CN201910661868.9A 2019-07-22 2019-07-22 虚拟栅极及具有金属栅极的半导体器件结构的制备方法 Active CN112289680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910661868.9A CN112289680B (zh) 2019-07-22 2019-07-22 虚拟栅极及具有金属栅极的半导体器件结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910661868.9A CN112289680B (zh) 2019-07-22 2019-07-22 虚拟栅极及具有金属栅极的半导体器件结构的制备方法

Publications (2)

Publication Number Publication Date
CN112289680A CN112289680A (zh) 2021-01-29
CN112289680B true CN112289680B (zh) 2023-07-14

Family

ID=74419500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910661868.9A Active CN112289680B (zh) 2019-07-22 2019-07-22 虚拟栅极及具有金属栅极的半导体器件结构的制备方法

Country Status (1)

Country Link
CN (1) CN112289680B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956454A (zh) * 2011-08-19 2013-03-06 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103165451A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件的结构及制造方法
CN104851802A (zh) * 2014-02-14 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105336588A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076735B2 (en) * 2009-10-02 2011-12-13 United Microelectronics Corp. Semiconductor device with trench of various widths

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956454A (zh) * 2011-08-19 2013-03-06 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103165451A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件的结构及制造方法
CN104851802A (zh) * 2014-02-14 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105336588A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN112289680A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
KR101447320B1 (ko) 다중 게이트 유전체 계면에 대한 더미 구조 및 방법
US20070082442A1 (en) Recess gate transistor structure for use in semiconductor device and method thereof
CN104051266A (zh) 用于鳍式场效应晶体管的鳍形状及其形成方法
US20140103404A1 (en) Replacement gate with an inner dielectric spacer
US20160211348A1 (en) Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same
CN103985711A (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN110047803B (zh) 制造半导体器件的方法和通过该方法制造的半导体器件
KR20130092936A (ko) 분할 게이트 장치 및 분할 게이트 장치를 제조하는 방법
CN110957260A (zh) 鳍状场效晶体管的制作方法
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
CN103050407B (zh) 嵌入式晶体管
JP2013120931A (ja) 半導体装置の製造方法
TWI701770B (zh) 非揮發性記憶體裝置及其製造方法
CN116801629A (zh) 存储器件及其形成方法
KR20210125064A (ko) 반도체 디바이스, 그 제조 방법 및 상기 반도체 디바이스를 포함하는 전자 기기
KR101647324B1 (ko) 비평면 트랜지스터 핀 제조
TW201907542A (zh) 包括形成有鰭結構的多閘極電晶體的半導體元件
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
KR102014437B1 (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
US12068369B2 (en) Semiconductor devices and method of manufacturing the same
TW202205596A (zh) 半導體裝置
US20230084374A1 (en) Semiconductor device and method for fabricating the same
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
WO2024040622A1 (zh) 一种半导体结构及存储器
CN112289680B (zh) 虚拟栅极及具有金属栅极的半导体器件结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant