CN112281116A - 薄膜电极制造方法、薄膜电极及存储器 - Google Patents

薄膜电极制造方法、薄膜电极及存储器 Download PDF

Info

Publication number
CN112281116A
CN112281116A CN202011018680.1A CN202011018680A CN112281116A CN 112281116 A CN112281116 A CN 112281116A CN 202011018680 A CN202011018680 A CN 202011018680A CN 112281116 A CN112281116 A CN 112281116A
Authority
CN
China
Prior art keywords
film layer
preset
electrode
thin film
reaction gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011018680.1A
Other languages
English (en)
Other versions
CN112281116B (zh
Inventor
杨帆
白志民
王宽冒
罗建恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202011018680.1A priority Critical patent/CN112281116B/zh
Publication of CN112281116A publication Critical patent/CN112281116A/zh
Application granted granted Critical
Publication of CN112281116B publication Critical patent/CN112281116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • C23C14/541Heating or cooling of the substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种薄膜电极制造方法、薄膜电极及存储器。薄膜电极制造方法包括:在工艺开始后的第一时长,通入惰性气体轰击预设金属靶材,以在基板表面形成预设金属单质膜层;在第一时长后的第二时长,通入反应气体和惰性气体的混合气体,其中,在通入混合气体的过程中,逐渐减小惰性气体的流量,同时逐渐增大反应气体的流量,以在预设金属单质膜层上形成预设金属单质和预设金属与反应气体的化合物的混合过渡膜层;在第二时长后的第三时长,继续通入反应气体,同时停止输入惰性气体,以在混合过渡膜层上形成预设金属和反应气体的化合物膜层。实现改善金属单质膜层与化合物膜层之间的接触特性,提高电极性能。

Description

薄膜电极制造方法、薄膜电极及存储器
技术领域
本发明涉及半导体器件制造技术领域,更具体地,涉及一种薄膜电极制造方法、薄膜电极及存储器。
背景技术
非易失性存储器是半导体工业界最重要的元器件之一,从各种移动终端到超级计算机,都需要使用非易失性存储器来存储数据,闪存(flash memory)是生活中最常见也是使用最广泛的一类非易失性存储器。近些年,科学家们又相继开发出了铁电存储器(FeRAM)、相变存储器(PCRAM)和阻变存储器(ReRAM)等新型非易失性存储器,部分产品已经投入商业使用。这类新兴的非易失性存储器,其基本结构单元都是一个“三明治”结构,如图1所示,从下至上分别为底电极、存储层和顶电极,两端电极通常为金属或其它导电薄膜,存储层可分为铁电材料、相变材料和阻变材料,这些材料的某些特性会随着外加的脉冲信号而发生转变,这种转变不仅是可逆的,而且是稳定的,转变的初始值和终止值可以分别对应数据存储状态的“0”和“1”,这样便可以实现对信息的存储。
研究表明,顶电极和底电极对存储层材料的性能有显著影响,进而决定整个器件的存储能力,现有电极普遍采用单层结构或者双层结构,单层结构电极通常选用Au、Pt、Pd及Ag等惰性金属,双层结构电极通常选用Ti-TiN、Ti-TaN及Ti-AlCu等搭配方式,单层结构电极所用金属大多为贵金属,成本高昂,因此双层结构电极受到越来越多的青睐,同时,Ti-TiN薄膜具有较低的电阻率、良好的热稳定性,且与CMOS工艺兼容等特性,逐渐成为存储器电极材料的首选。目前制备Ti-TiN双层结构电极普遍采用物理气相沉积(PVD)的方式制备一层Ti膜层,然后用化学气相沉积(CVD)或原子层沉积(ALD)的方式来制备上层的TiN薄膜,因CVD与ALD均为高温高压工艺,在形成TiN薄膜过程中,不可避免的会引起Ti膜层的改性或变质,在Ti膜层与TiN膜层的接触界面上会形成一层富含C、H、O等杂质的金属膜层,这个膜层的形成会严重降低电极的电学性能。
发明内容
本发明的目的是提出一种薄膜电极制造方法、薄膜电极及存储器,实现改善金属单质膜层与化合物膜层之间的接触特性,提高电极性能,并简化工艺流程。
为实现上述目的,本发明提出了一种薄膜电极制造方法,包括:
在工艺开始后的第一时长,通入惰性气体轰击预设金属靶材,以在基板表面形成预设金属单质膜层;
在所述第一时长后的第二时长,通入反应气体和所述惰性气体的混合气体,其中,在通入所述混合气体的过程中,逐渐减小所述惰性气体的流量,同时逐渐增大所述反应气体的流量,以在所述预设金属单质膜层上形成预设金属单质和预设金属与所述反应气体的化合物的混合过渡膜层;
在所述第二时长后的第三时长,继续通入所述反应气体,同时停止输入所述惰性气体,以在所述混合过渡膜层上形成所述预设金属和所述反应气体的化合物膜层。
可选地,所述方法还包括:
将所述基板传入处于真空态的工艺腔室,并加热至第一预设温度;
将所述惰性气体按照预设流量通入所述工艺腔室,并调整排气量将所述工艺腔室的压力控制在第一预设压力范围内;
对所述靶材施加第一直流功率,并对所述基板施加第二射频功率,以开始工艺。
可选地,在所述将所述基板传入处于真空态的工艺腔室之前,所述方法还包括:
将所述基板传入加热腔室,并将所述基板进行加热至第二预设温度;
向所述加热腔室内通入所述反应气体或所述惰性气体,以将所述加热腔室内的压力控制在第二预设压力范围内;
静置预设时长后,对所述加热腔室抽真空,以去除所述基板表面的可挥发性杂质。
可选地,所述逐渐减小所述惰性气体的流量,同时逐渐增大所述反应气体的流量,包括:
按照第一流量降低速率逐渐减小所述惰性气体的流量,同时按照第二流量增长长速率逐渐增大所述反应气体的流量,所述第一流量降低速率等于所述第二流量增长速率。
可选地,所述第一流量降低速率为2-20sccm/s,所述第二流量增长速率为2-20sccm/s。
可选地,所述预设金属靶材的材质为Ti,所述反应气体为N2;
所述预设金属单质膜层为Ti膜层;
所述化合物膜层为TiN膜层;
所述混合过渡膜层为N含量逐渐增加且Ti含量逐渐减少的Ti单质与TiN的混合物膜层。
可选地,所述第一预设温度为200℃-300℃,所述预设流量为100-1000sccm,所述第一预设压力范围为100-200mTorr,所述第一直流功率为5000-15000W,所述第二射频功率为10-100W。
第二方面,本发明提出一种薄膜电极,采用第一方面所述的薄膜电极制造方法制成,所述薄膜电极包括:
预设金属单质膜层、所述预设金属与反应气体的化合物膜层以及位于所述预设金属单质膜层与所述化合物膜层之间的混合过渡膜层;
所述混合过渡膜层由预设金属单质和所述预设金属与所述反应气体的化合物的混合物组成,且沿所述预设金属单质膜层至所述化合物膜层的方向,所述混合过渡膜层中的所述化合物的含量逐渐增加,所述预设金属单质的含量逐渐减少。
可选地,所述预设金属单质为Ti,所述化合物为TiN。
第三方面,本发明还提出一种存储器,包括底电极、顶电极和位于所述底电极和所述顶电极之间的存储层,其中,所述底电极和/或所述顶电极为第二方面所述的薄膜电极。
本发明的有益效果在于:
通过首先在工艺开始阶段只向工艺腔室内通入惰性气体,以在基板表面首先形成预设金属单质膜层,然后,逐渐降低惰性气体的进气量,同时逐渐增加反应气体的进气量,以在所述预设金属单质膜层上形成预设金属单质和预设金属与所述反应气体的化合物的混合过渡膜层,在工艺末期,只通入反应气体,以形成预设金属和反应气体的化合物膜层,最后形成的薄膜电极从底层至表层,预设金属单质成分逐渐减少,化合物成分逐渐升高,实现由预设金属单质膜层到化合物膜层的连续过渡,改善了薄膜电极中金属单质膜层与化合物膜层的接触特性;并且相较于现有技术,本发明的方法可在一个工艺腔室内完成整个电极中金属单质膜层和化合物膜层的制作,极大的简化了沉积系统,同时还可节省基板在不同腔室间传输所花费的时间,有效提高机台效率。
本发明的装置具有其它的特性和优点,这些特性和优点从并入本文中的附图和随后的具体实施方式中将是显而易见的,或者将在并入本文中的附图和随后的具体实施方式中进行详细陈述,这些附图和具体实施方式共同用于解释本发明的特定原理。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述,本发明的上述以及其它目的、特征和优势将变得更加明显,在本发明示例性实施例中,相同的参考标号通常代表相同部件。
图1示出了现有存储器基本结构单元的结构示意图。
图2示出了现有的一种Ti-TiN薄膜电极的结构示意图。
图3示出了现有技术制造的一种Ti-TiN薄膜电极的微观结构图。
图4示出了现有技术制造的一种Ti-TiN薄膜电极的工艺流程图。
图5示出了根据本发明实施例1的一种薄膜电极制造方法的步骤图。
图6示出了根据本发明实施例1的一种薄膜电极制造方法过程中反应气体与惰性气体的流量变化示意图;
图7示出了根据本发明实施例2的一种薄膜电极的微观结构图;
图8示出了根据本发明实施例2的一种薄膜电极的结构示意图。
具体实施方式
如图2所示,现有技术中制作Ti-TiN电极的工艺流程为:
(1)加热基板,去除基板表面的挥发性杂质;
(2)在腔室内使用NH3对基板进行吹扫,目的是为了对基板表面的非晶硅薄膜进行氮化处理,形成一层薄薄的氮化硅膜层,该膜层的作用是防止Ti层向非晶硅膜层的扩散;
(3)采用PVD的方法沉积一层厚度
Figure BDA0002699958340000051
左右的Ti膜;
(4)采用CVD的方法沉积一层厚度
Figure BDA0002699958340000052
左右的TiN薄膜。
最后形成的Ti-TiN薄膜电极的结构如图3所示。
上述现有技术的缺点主要有两点:
(1)Ti和TiN薄膜需要在不同的工艺腔室完成,增加了时间成本和物料成本;
(2)CVD为高温高压工艺,沉积温度通常高于400℃,工艺压力为Torr级,使用的载气含有C、H、O等,而金属Ti是一种活泼性很强的金属,在这么高的温度和压力下,载气中的C、H、O会与Ti膜起反应,微观结构上,在Ti膜层与TiN膜层之间会产生杂质分界层(参考图4),造成Ti膜的改性或者变质。
本发明提供一种快速可靠的制备薄膜电极的方法,采用该方法制备的薄膜电极具有渐变结构,电阻率处于较低水平,且杂质含量低,能够有效避免上述问题。
下面将参照附图更详细地描述本发明。虽然附图中显示了本发明的优选实施例,然而应该理解,可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了使本发明更加透彻和完整,并且能够将本发明的范围完整地传达给本领域的技术人员。
实施例1
图5示出了根据本发明实施例1的一种薄膜电极制造方法的步骤图。
如图5所示,一种薄膜电极制造方法,包括:
S101:在工艺开始后的第一时长,通入惰性气体轰击预设金属靶材,以在基板表面形成预设金属单质膜层;
在一个具体应用场景中,参考图6,在PVD工艺开始后的第一时刻T1至第二时刻T2内的沉积初始阶段,工艺腔室内为纯Ar,氩离子轰击Ti靶材后,在基板表面形成Ti膜层。
S102:在第一时长后的第二时长,通入反应气体和惰性气体的混合气体,其中,在通入混合气体的过程中,逐渐减小惰性气体的流量,同时逐渐增大反应气体的流量,以在预设金属单质膜层上形成预设金属单质和预设金属与反应气体的化合物的混合过渡膜层;
在上述具体应用场景中,继续参考图6,在沉积过程中段,从第二时刻T2开始,逐渐调整Ar和N2的进气量,按照第一流量降低速率逐渐减小Ar的流量,同时按照第二流量增长速率逐渐增大N2的流量,其中,Ar的流量降低速率等于N2的流量增长速率,优选Ar的流量降低速率为2-20sccm/s,N2的流量增长速率为2-20sccm/s,直至将Ar流量降低至0,N2流量达到最大(预设流量),此过程持续至T3时刻,由于腔室内同时存在Ar和N2,Ar是惰性气体,不与Ti靶反应,但仍会轰击Ti靶材产生一定的Ti单质,N2是活性气体,会与Ti靶反应生成TiN化合物,因此该过程沉积的薄膜为Ti和TiN混合的过渡膜层,而随着N2含量的增加,过渡膜层中N含量从底层至顶层逐渐升高,在Ti膜层上形成TiN含量逐渐增加的过渡膜层。
在其他实施例中,Ar的流量降低速率与N2的流量增长速率也可以不相同。
S103:在第二时长后的第三时长,继续通入反应气体,同时停止输入惰性气体,以在混合过渡膜层上形成预设金属和反应气体的化合物膜层。
在上述具体应用场景中,继续参考图6,到沉积工艺的末段,从第三时刻T3开始,腔室内为纯N2环境,此阶段在基板上沉积的过渡膜层中的N含量达到最高值,会形成高纯度的TiN膜层,该过程直到第四时刻T4结束。
最后能够制备出一层具有渐变结构的Ti-TiN薄膜电极,其微观结构如图7所示,从薄膜底层至表层,N元素含量逐渐升高,实现由Ti膜层到TiN膜层的连续过渡。避免了现有技术中分开制作Ti膜层、TiN膜层产生的杂质分界层的问题,有效提高了电极的电学性能。在将本发明方法制备的Ti-TiN薄膜电极应用到存储器后,在存储器操作过程中可以忽略两者之间的压降,在较小的操作电压下就可使器件发生存储行为,有效提高了存储器的性能。
本实施例中,在工艺开始之前,工艺环境的准备步骤如下:
S201:将基板传入处于真空态的工艺腔室,并加热至第一预设温度。
在上述具体应用场景中,将基板传输进PVD工艺腔室,使基板与加热基座接触,通过基座对基板进行加热至第一预设温度,优选地第一预设温度为200℃-300℃,即基座温度控制在200-300℃范围内。
S202:将惰性气体按照预设流量通入工艺腔室内,并调整排气量将工艺腔室内的压力控制在第一预设压力范围内。
在上述具体应用场景中,可以先将N2和Ar的混合气体通入腔室,混合气体的流量控制在预设流量,优选预设流量在100-1000sccm范围内,然后调整排气量,使工艺腔室的压力控制在第一预设压力范围内,优选第一预设压力为100-200mTorr,然后调整混合气体的N2流量为零,调整通入Ar的流量为最大至预设流量,即只通入氩气。准备PVD的工艺环境。
S203:对靶材施加第一直流功率,并对基板施加第二射频功率,以开始工艺。
在上述具体应用场景中,在上述基座温度和腔室压力下,对Ti靶材施加第一直流功率(DC功率),功率范围优选为5000-15000W,同时对基板施加第二射频功率(Bias RF功率),功率范围为10-100W,优选Bias RF功率与DC功率的比值介于0.2%和2%之间。
需要说明的是,本实施例中,Ti膜层、TiN膜层以及过度膜层的厚度并不限制,本领域技术人员可以根据实际需求具体设置每个阶段的工艺时长。
本实施例中,在将基板传入已经抽真空的PVD工艺腔室内之前,还需要对基板上的可挥发性杂质进行去除,避免影响后续的沉积效果。具体过程如下:
S301:将基板传入加热腔室,对基板进行加热至第二预设温度。
在上述具体应用场景中,首先将基板传输进加热腔室,使其与加热基座接触,基座温度控制在第二预设温度,优选第二预设温度在200-300℃范围内。
S302:向加热腔室内通入反应气体或惰性气体,以将加热腔室内的压力控制在第二预设压力范围内。
在上述具体应用场景中,而后将N2或者Ar气体通入腔室,腔室压力控制在第二预设压力范围内,优选第二预设压力范围为3-10Torr。
S203:静置预设时长后,对加热腔室抽真空,以去除基板表面的可挥发性杂质。
在上述具体应用场景中,在上述加热基座温度和腔室压力下,将基板静置30-120S,最后用真空泵将腔室抽至高真空状态(至腔室压力<10e-6Torr)。通过上述方法,可以利用高温的加热基座对基板进行加热,迫使粘附在基板表面的可挥发性杂质转变为气态,而后被真空泵抽走,达到清洁基板表面的作用。最后将基板传入PVD工艺腔室(此传输过程保持真空状态)。
实施例2
图8示出了根据本发明实施例2的一种薄膜电极的结构示意图。
如图8所示,一种薄膜电极,采用实施例1的薄膜电极制造方法制成,薄膜电极包括:
预设金属单质膜层、预设金属与反应气体的化合物膜层以及位于预设金属单质膜层与化合物膜层之间的混合过渡膜层;
混合过渡膜层由预设金属单质和预设金属与反应气体的化合物的混合物组成,且沿预设金属单质膜层至化合物膜层的方向,混合过渡膜层中的化合物的含量逐渐增加,预设金属单质的含量逐渐减少。
具体地,参考图7,本实施例中,预设金属单质为Ti,化合物为TiN。过渡膜层,位于Ti膜层与TiN膜层之间;过渡膜层包括单质钛和TiN,且沿Ti膜层方向至TiN膜层方向,过渡膜层中的TiN的含量比例逐渐增加,钛单质的含量逐渐减少。过渡膜层能够改善Ti-TiN薄膜电极中Ti膜层与TiN膜层的接触特性,提高薄膜电极的电学性能。
实施例3
本发明实施例还提出了一种存储器,包括底电极、顶电极和位于底电极和顶电极之间的存储层,其中,底电极和/或顶电极为实施例2的薄膜电极。
存储器采用上述实施例2中的薄膜电极,能够有效提高存储器的电学性能,提高存储器的存储能力。
综上,本发明通过在不同的PVD工艺阶段,逐渐减小通入惰性气体的流量并逐渐反应气体的流量,实现由预设金属单质膜层到化合物膜层的方向化合物呈线性增加形式的连续过渡,改善了薄膜电极中金属单质膜层与化合物膜层的接触特性,采用本发明方法制作的薄膜电极能够改善存储器的存储性能;并且相较于现有技术,本发明的方法可在一个PVD工艺腔室内完成整个电极中金属单质膜层和化合物膜层的制备,极大的简化了沉积系统,同时还可节省基板在不同腔室间传输所花费的时间,有效提高机台效率。
需要说明的是,本发明的方法不仅适用于制备Ti-TiN薄膜电极,还适用于制备其它氮化物和氧化物等化合物电极;并且,本发明制备的电极不仅适用于存储器的底电极和顶电极,还可适用于任何微机电系统(MEMS)。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (10)

1.一种薄膜电极制造方法,其特征在于,包括:
在工艺开始后的第一时长,通入惰性气体轰击预设金属靶材,以在基板表面形成预设金属单质膜层;
在所述第一时长后的第二时长,通入反应气体和所述惰性气体的混合气体,其中,在通入所述混合气体的过程中,逐渐减小所述惰性气体的流量,同时逐渐增大所述反应气体的流量,以在所述预设金属单质膜层上形成预设金属单质和预设金属与所述反应气体的化合物的混合过渡膜层;
在所述第二时长后的第三时长,继续通入所述反应气体,同时停止输入所述惰性气体,以在所述混合过渡膜层上形成所述预设金属和所述反应气体的化合物膜层。
2.根据权利要求1所述的薄膜电极制造方法,其特征在于,所述方法还包括:
将所述基板传入处于真空态的工艺腔室,并加热至第一预设温度;
将所述惰性气体按照预设流量通入所述工艺腔室,并调整排气量将所述工艺腔室的压力控制在第一预设压力范围内;
对所述靶材施加第一直流功率,并对所述基板施加第二射频功率,以开始工艺。
3.根据权利要求2所述的薄膜电极制造方法,其特征在于,在所述将所述基板传入处于真空态的工艺腔室之前,所述方法还包括:
将所述基板传入加热腔室,并将所述基板进行加热至第二预设温度;
向所述加热腔室内通入所述反应气体或所述惰性气体,以将所述加热腔室内的压力控制在第二预设压力范围内;
静置预设时长后,对所述加热腔室抽真空,以去除所述基板表面的可挥发性杂质。
4.根据权利要求1所述的薄膜电极制造方法,其特征在于,所述逐渐减小所述惰性气体的流量,同时逐渐增大所述反应气体的流量,包括:
按照第一流量降低速率逐渐减小所述惰性气体的流量,同时按照第二流量增长长速率逐渐增大所述反应气体的流量,所述第一流量降低速率等于所述第二流量增长速率。
5.根据权利要求4所述的薄膜电极制造方法,其特征在于,所述第一流量降低速率为2-20sccm/s,所述第二流量增长速率为2-20sccm/s。
6.根据权利要求1所述的薄膜电极制造方法,其特征在于,所述预设金属靶材的材质为Ti,所述反应气体为N2;
所述预设金属单质膜层为Ti膜层;
所述化合物膜层为TiN膜层;
所述混合过渡膜层为N含量逐渐增加且Ti含量逐渐减少的Ti单质与TiN的混合物膜层。
7.根据权利要求2所述的薄膜电极制造方法,其特征在于,所述第一预设温度为200℃-300℃,所述预设流量为100-1000sccm,所述第一预设压力范围为100-200mTorr,所述第一直流功率为5000-15000W,所述第二射频功率为10-100W。
8.一种薄膜电极,其特征在于,采用如权利要求1-7任意一项所述的薄膜电极制造方法制成,所述薄膜电极包括:
预设金属单质膜层、所述预设金属与反应气体的化合物膜层以及位于所述预设金属单质膜层与所述化合物膜层之间的混合过渡膜层;
所述混合过渡膜层由预设金属单质和所述预设金属与所述反应气体的化合物的混合物组成,且沿所述预设金属单质膜层至所述化合物膜层的方向,所述混合过渡膜层中的所述化合物的含量逐渐增加,所述预设金属单质的含量逐渐减少。
9.根据权利要求8所述的薄膜电极,其特征在于,所述预设金属单质为Ti,所述化合物为TiN。
10.一种存储器,其特征在于,包括底电极、顶电极和位于所述底电极和所述顶电极之间的存储层,其中,所述底电极和/或所述顶电极为如权利要求8-9任意一项所述的薄膜电极。
CN202011018680.1A 2020-09-24 2020-09-24 薄膜电极制造方法、薄膜电极及存储器 Active CN112281116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011018680.1A CN112281116B (zh) 2020-09-24 2020-09-24 薄膜电极制造方法、薄膜电极及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011018680.1A CN112281116B (zh) 2020-09-24 2020-09-24 薄膜电极制造方法、薄膜电极及存储器

Publications (2)

Publication Number Publication Date
CN112281116A true CN112281116A (zh) 2021-01-29
CN112281116B CN112281116B (zh) 2023-01-17

Family

ID=74422949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011018680.1A Active CN112281116B (zh) 2020-09-24 2020-09-24 薄膜电极制造方法、薄膜电极及存储器

Country Status (1)

Country Link
CN (1) CN112281116B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
CN103556119A (zh) * 2013-10-28 2014-02-05 沈阳大学 一种氮化钛锆铌氮梯度硬质反应膜的制备方法
CN103572219A (zh) * 2013-10-28 2014-02-12 沈阳大学 一种氮化铬钛铌氮梯度硬质反应膜的制备方法
CN106011752A (zh) * 2016-07-15 2016-10-12 沈阳大学 一种金属硬质膜的制备方法
CN106048539A (zh) * 2016-07-15 2016-10-26 沈阳大学 一种金属钛铝氮化物复合硬质膜的制备方法
KR20170133602A (ko) * 2016-05-26 2017-12-06 (주)미주테크 스퍼터용 활성화 및 반응성 기체로서 질소 가스를 이용한 질화티타늄 박막 증착 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162531A (ja) * 1994-12-05 1996-06-21 Sony Corp 配線形成方法
CN103556119A (zh) * 2013-10-28 2014-02-05 沈阳大学 一种氮化钛锆铌氮梯度硬质反应膜的制备方法
CN103572219A (zh) * 2013-10-28 2014-02-12 沈阳大学 一种氮化铬钛铌氮梯度硬质反应膜的制备方法
KR20170133602A (ko) * 2016-05-26 2017-12-06 (주)미주테크 스퍼터용 활성화 및 반응성 기체로서 질소 가스를 이용한 질화티타늄 박막 증착 방법
CN106011752A (zh) * 2016-07-15 2016-10-12 沈阳大学 一种金属硬质膜的制备方法
CN106048539A (zh) * 2016-07-15 2016-10-26 沈阳大学 一种金属钛铝氮化物复合硬质膜的制备方法

Also Published As

Publication number Publication date
CN112281116B (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US7735206B2 (en) Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric
US20120170170A1 (en) Method for manufacturing a polycrystalline dielectric layer
TW480675B (en) Non-volatile memory device and manufacturing method thereof
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
JP4088912B2 (ja) 半導体素子のキャパシタ製造方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
CN113314670A (zh) 电容器、包括其的半导体器件和电子设备、以及制造电容器的方法
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
CN112281116B (zh) 薄膜电极制造方法、薄膜电极及存储器
JP2001036045A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20010045962A (ko) 반도체 소자의 캐패시터 제조방법
JP2003115548A (ja) 半導体素子のキャパシタ形成方法
GB2358958A (en) Capacitor for memory device with amorphous tantalum oxide nitride TaON dielectric layer
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
JP5030128B2 (ja) フラッシュメモリ素子の製造方法
US20020011620A1 (en) Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
US6495414B2 (en) Method for manufacturing capacitor in semiconductor device
US20060234500A1 (en) Method of forming capacitor of semiconductor device by successively forming a dielectric layer and a plate electrode in a single processing chamber
KR100382611B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR20050002027A (ko) 이중 유전막을 구비하는 캐패시터 및 그 제조 방법
US20080283973A1 (en) Integrated circuit including a dielectric layer and method
KR100799117B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant