CN112234046A - 包括用于抵消磁通量的耦合器的电气组件 - Google Patents
包括用于抵消磁通量的耦合器的电气组件 Download PDFInfo
- Publication number
- CN112234046A CN112234046A CN202010679562.9A CN202010679562A CN112234046A CN 112234046 A CN112234046 A CN 112234046A CN 202010679562 A CN202010679562 A CN 202010679562A CN 112234046 A CN112234046 A CN 112234046A
- Authority
- CN
- China
- Prior art keywords
- inductor
- coupler
- electrical assembly
- magnetic flux
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/346—Preventing or reducing leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
- H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/38—Auxiliary core members; Auxiliary coils or windings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
一种电气组件包括:(a)第一电感器,该第一电感器包括围绕第一绕组轴缠绕的第一绕组;(b)第二电感器,该第二电感器在第一方向上与该第一电感器分离;以及(c)耦合器,该耦合器在该第一方向上至少部分地布置在该第一电感器与该第二电感器之间,该耦合器形成电路的至少一部分,从而使得电流能够流过该耦合器,并且该耦合器关于该第二电感器的划分轴是不对称的,该划分轴在与该第一方向正交的第二方向上延伸。
Description
相关申请的交叉引用
本申请要求于2019年7月15日提交的美国临时专利申请序列号62/874,496的优先权权益,该美国临时专利申请通过引用并入本文。
背景技术
电感器被广泛用于电子设备中。例如,在电子设备的功率转换电路中,电感器通常用于能量储存。另外,电感器经常用于在电子设备中对电信号进行滤波。此外,电感器经常在电子设备的谐振电路(诸如,谐振储能电路)中使用。
电子设备的小型化需要两个或更多个电感器经常在物理上紧密靠近,诸如在共同印刷电路板(PCB)上或在共同集成电路中。结果,在两个或更多个电感器之间可能存在不希望的相互作用,其中,来自一个电感器的磁通量不期望地耦合至一个或多个其他电感器。电感器的这种不期望的磁耦合使电感器操作降级。
可以通过增大电感器之间的距离来减小或甚至消除这些电感器之间的不希望的磁耦合。然而,由于空间限制,在现代电子设备中增大电感器之间的距离经常是不可行的。也可以通过减小“侵扰”电感器(即,生成干扰另一电感器的操作的磁通量的电感器)的尺寸来减小电感器之间的不希望的磁耦合。但是,由于诸如,最小品质(Q)因数要求和最大阻抗规范等限制,充分地减小侵扰电感器的尺寸来防止不希望的磁耦合通常是不切实际的。
发明内容
在第一方面,一种电气组件包括:(a)第一电感器,该第一电感器包括围绕第一绕组轴缠绕的第一绕组;(b)第二电感器,该第二电感器在第一方向上与该第一电感器分离;以及(c)耦合器,该耦合器在该第一方向上至少部分地布置在该第一电感器与该第二电感器之间,该耦合器形成电路的至少一部分,从而使得电流能够流过该耦合器。
在第一方面的实施例中,如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该耦合器不环绕该第一电感器。
在第一方面的另一实施例中,该耦合器关于该第一电感器的划分轴是不对称的,该划分轴在至少基本上与该第一方向正交的第二方向上延伸。
在第一方面的另一实施例中,该第一绕组轴与该第一方向和该第二方向中的每一个正交,并且该划分轴与该第一绕组轴相交。
在第一方面的另一实施例中,该耦合器被配置成使得:(a)由流过该第一绕组的第一电流产生的第一磁通量引起流过该耦合器的第二电流;并且(b)流过该耦合器的该第二电流引起第二磁通量,该第二磁通量至少部分地抵消该第二电感器处的该第一磁通量。
在第一方面的另一实施例中,(a)如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该第一绕组包围第一区域;(b)该耦合器包括第一部分和第二部分;(c)如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该第一部分布置在该第一区域内;以及(d)如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该第一部分布置在该第一区域内。
在第一方面的另一实施例中,该电气组件进一步包括开关设备,该开关设备电耦合至该耦合器,使得可以通过控制该开关设备的操作状态来控制流过该耦合器的电流。
在第一方面的另一实施例中,该第一电感器和该第二电感器形成在共同印刷电路板上。
在第一方面的另一实施例中,该第一电感器和该第二电感器形成在共同集成电路中。
在第一方面的另一实施例中,该电气组件进一步包括第三电感器,其中,该耦合器的至少一部分布置在该第一电感器与该第三电感器之间。
在第一方面的另一实施例中,该第一绕组围绕该第一绕组轴以螺旋形状缠绕。
在第一方面的另一实施例中,该第一电感器是差分电感器。
在第二方面,一种电气组件包括:(a)第一电感器,该第一电感器包括围绕在第一方向上延伸的第一绕组轴缠绕的第一绕组;(b)第二电感器,该第二电感器与该第一电感器分离,以及(c)耦合器,该耦合器,该耦合器布置在该第一电感器与该第二电感器之间并且形成电路的至少一部分,该电路形成围绕在不同于该第一方向的第二方向上延伸的附加绕组轴的至少一部分匝。
在第二方面的实施例中,该第二方向与该第一方向正交。
在第二方面的另一实施例中,如当沿该第一方向从截面观察该电气组件时所看到的,该第一电感器、该第二电感器、和该耦合器各自彼此不重叠。
在第二方面的另一实施例中,该电气组件进一步包括开关设备,该开关设备电耦合至该耦合器,使得可以通过控制该开关设备的操作状态来控制流过该耦合器的电流。
在第二方面的另一实施例中,该第一电感器和该第二电感器形成在共同印刷电路板上。
在第二方面的另一实施例中,该第一电感器和该第二电感器形成在共同集成电路中。
在第二方面的另一实施例中,该电气组件进一步包括第三电感器,其中,该耦合器的至少一部分布置在该第一电感器与该第三电感器之间。
在第三方面,一种用于抵消电气组件中的磁通量的方法包括:(a)通过使第一电流流过第一电感器的第一绕组来生成第一磁通量;(b)使用该第一磁通量引起第二电流,该第二电流流过耦合器的布置在该第一电感器与第二电感器之间的至少一部分;(c)从流过该耦合器的该第二电流生成第二磁通量;以及(d)使用该第二磁通量来至少部分地抵消该第二电感器处的该第一磁通量。
附图说明
图1是根据实施例的包括用于抵消磁通量的耦合器的电气组件的俯视平面视图。
图2是图1的电气组件的侧立面视图。
图3是图1的电气组件的一个实施例的俯视平面视图,其中,耦合器的相反端在基板内电连接。
图4是图3的电气组件的沿图3的线4A-4A截取的截面视图。
图5是图1的电气组件的一个实施例的俯视平面视图,其中,耦合器的相反端通过基板内的导电元件以及通过基板外部的导电元件进行电连接。
图6是图5的电气组件的沿图5的线6A-6A截取的截面视图。
图7是展示了根据实施例的布置在两个电感器之间的耦合器的操作原理的示意图。
图8是展示了布置在一对电感器右侧的耦合器的操作的示意图。
图9是根据实施例的集成电路的侧立面视图。
图10是图9的集成电路的沿图9的线10A-10A截取的截面视图。
图11是根据实施例的包括螺旋电感器和用于抵消磁通量的耦合器的电气组件的俯视平面视图。
图12是图11的电气组件的侧立面视图。
图13是根据实施例的包括差分电感器和用于抵消磁通量的耦合器的电气组件的俯视平面视图。
图14是图13的电气组件的侧立面视图。
图15是根据实施例的包括具有两部分的耦合器的电气组件的俯视平面视图。
图16是图15的电气组件的侧立面视图。
图17是根据实施例的包括三个电感器和用于抵消磁通量的耦合器的电气组件的俯视平面视图。
图18是根据实施例的包括环绕电感器的不对称耦合器的电气组件的俯视平面视图。
图19是根据实施例的包括部分地环绕电感器的不对称耦合器的电气组件的俯视平面视图。
图20是根据实施例的包括部分地环绕电感器的不对称耦合器的另一电气组件的俯视平面视图。
图21是根据实施例的包括可以被选择性地启用或禁用的耦合器的电气组件的俯视平面视图。
图22是在耦合器操作的模拟中使用的电气组件的俯视平面视图。
图23是在耦合器操作的模拟中使用的另一电气组件的俯视平面视图。
图24是展示了根据实施例的用于抵消电气组件中的磁通量的方法的流程图。
具体实施方式
本文披露了包括用于抵消磁通量的耦合器的电气组件。有利地,耦合器帮助使电感器之间的不期望的磁耦合最小化,而不需要增大电感器之间的距离或减小电感器尺寸。
图1是电气组件100的俯视平面视图,并且图2是电气组件100的一侧102的正视图。电气组件100是包括耦合器的新型电气组件的一个实施例。电气组件100包括第一电感器102、第二电感器104、耦合器106和基板108。例如,基板108是印刷电路板(PCB)或者集成电路的一部分。电感器102和104形成在基板108上,并且耦合器106被配置用于至少部分地抵消由第一电感器102在第二电感器104处生成的磁通量。因此,耦合器106帮助使第一电感器102与第二电感器104的不期望的磁耦合最小化,即,在第二电感器104操作时使来自由第一电感器102生成的磁通量的不希望的干扰最小化。第一电感器102和第二电感器104在方向110上彼此分离,并且耦合器106在方向110上至少部分地布置在第一电感器102与第二电感器104之间。
第一电感器102包括围绕第一绕组轴114缠绕并在方向116上延伸的第一绕组112。尽管在该实施例中,方向116与方向110正交,但是方向116可以以不同的角度(即,除90度之外的角度)偏离方向110,只要方向116不同于方向110即可。第一绕组112例如由PCB导电“迹线”或由集成电路内的金属层形成。由第一绕组112形成的匝数可以根据设计选择而变化。第一绕组110的相反端可选地连接到提供到第一电感器102的电接入的相应端子118和120。
第二电感器104包括围绕在方向116上延伸的第二绕组轴124缠绕的第二绕组122。第二绕组122例如由PCB导电迹线或由集成电路内的金属层形成。由第二绕组122形成的匝数可以根据设计选择而变化。第二绕组112的相反端可选地连接到提供到第二电感器104的电接入的相应端子126和128。尽管在电气组件100中第一电感器102和第二电感器104具有相同的配置,但是在不脱离本发明的范围的情况下,这两个电感器可以具有不同的配置。在一些替代实施例中的一些示例,第一电感器102和第二电感器104具有不同的形状和/或形成不同的绕组匝数。如在一些替代实施例中的另一示例,第一绕组轴114和第二绕组轴124不在同一方向上延伸,即,这两个绕组轴彼此成角度地偏离。
耦合器106形成在基板108上。耦合器106例如是PCB导电迹线或者集成电路内的金属层。重要的是,耦合器106关于电感器102是不对称的。例如,在一些实施例中,耦合器106关于第一电感器102的划分轴129是不对称的,其中,划分轴129在至少基本上与方向110正交的方向134上延伸。在本文档中,术语“基本上”是指在正负百分之十内。因此,如果第一方向与第二方向成角度地偏离范围从81度到99度的角度,则第一方向基本上与第二方向正交。划分轴129将第一电感器102划分成左侧部分和右侧部分,并且在一些实施例中,划分轴129与绕组轴114相交。申请人已经发现,耦合器106关于划分轴129不对称通过生成磁通量帮助实现高性能,该磁通量帮助抵消在第二电感器104处的源自第一电感器102的磁通量,如以下所讨论的。然而,应注意的是,第一电感器102并不一定需要关于划分轴129对称。在图1和图2的示例中,如当沿第一绕组轴114的方向从截面观察电气组件100时所看到的,耦合器106不完全环绕第一电感器102,这导致耦合器106关于划分轴129是不对称的。
耦合器106形成电路130的至少一部分,从而使得电流能够流过该耦合器。图1中的虚线132表示附加的电导体(例如,PCB迹线、集成电路金属层和/或外部导体),该附加的电导体与耦合器106相配合以形成电路130。附加的电导体132的物理构型可以变化,只要这些附加的电导体使得耦合器106能够在第二电感器104处生成对抗来自第一电感器102的磁通量的净磁通量即可。以下关于图3至图6讨论了附加的电导体132的可能构型的两个示例。但是,应该认识到,在不脱离本发明的范围的情况下,附加的电导体132可以采用其他形式。
图3是电气组件300的俯视平面视图,并且图4是电气组件300的沿图3的线4A-4A截取的截面视图。电气组件300是电气组件100的实施例,其中,附加的电导体132由基板108中的导电元件402实施。导电元件402是例如PCB内的金属层或集成电路内的金属层。导电元件402在方向134上连接耦合器106的相反端,使得耦合器106和导电元件402共同形成电路130。电路130形成围绕在方向110上(即,在与第一绕组轴114的方向不同的方向上)延伸的轴404的至少一匝。
图5是电气组件500的俯视平面视图,并且图6是电气组件500的沿图5的线6A-6A截取的截面视图。电气组件500是电气组件100的实施例,其中,附加的电导体132由基板108中的导电元件602和基板108外部的导电元件604实施。例如,导电元件602是PCB或集成电路内的导通孔。例如,导电元件604是与基板108相邻的附加PCB(未示出)的导线或PCB导电迹线。导电元件602和604在方向134上连接耦合器106的相反端,使得耦合器106以及导电元件602和604共同形成电路130。电路130形成围绕在方向110上(即,在与第一绕组轴114的方向不同的方向上)延伸的轴606的匝。
图7是展示了耦合器的操作原理的示意图。图7的电感器A和B例如分别是第一电感器102和第二电感器104,并且图7的耦合器例如是耦合器106。耦合器在方向706上布置在电感器A与B之间。在该示例中,如当进入图7的页面查看时所看到的,流过电感器A的电流生成在逆时针方向上流动的磁通量702。耦合器被配置成使得磁通量702的一部分引起流过耦合器并流入图7的页面的电流,该电流由耦合器内的字母“X”表示。如当进入图7的页面查看时所看到的,流过耦合器的电流引起在顺时针方向上流动的磁通量704。如从图7显而易见的,来自耦合器的磁通量704在电感器B处至少部分地抵消(即,相消地干扰)的来自电感器A的磁通量702。因此,耦合器帮助使电感器A与B之间的相互作用最小化。
如以上所提及的,在图7中,耦合器布置在电感器A与B之间。现在考虑图8,其中,耦合器移动到电感器A的右侧,而不是布置在电感器A与B之间。类似于图7的示例,电感器A生成在逆时针方向上流动的磁通量802。然而,耦合器的相对位置使其生成也在逆时针方向上流动的磁通量804。结果,来自电感器A的磁通量802与来自耦合器的磁通量在电感器B处相加,而不是抵消。因此,图8中的耦合器的构型增大(而不是减小)了电感器A与B之间的相互作用。
因此,图7和图8展示了在电气组件100中耦合器106位于第一电感器102与第二电感器104之间的重要性。替代地,如果耦合器106布置在第一电感器102的右侧,则耦合器106将增大第一电感器102与第二电感器104之间的相互作用。另外,修改耦合器106以使得其关于电感器A的划分轴是对称的(例如,使得耦合器106围绕电感器A形成对称环路),这将通过使由耦合器生成的磁通量的一部分相长地干扰来自电感器A的磁通量来使耦合器106的操作降级。因此,重要的是,耦合器完全布置在电感器A与B之间或耦合器的一部分布置在电感器A的右侧对电感器B的影响最小。
如以上所提及的,图1的电气组件100的一些实施例是集成电路的一部分。图9和图10展示了集成电路实施例的一个示例。具体地,图9是集成电路900的侧立面视图,并且图10是集成电路900的沿图9的线10A-10A截取的截面视图。集成电路900包括本体902、电接触部904、电子电路系统1002至1014、以及电气组件100的实施例。本体902封装集成电路900,并且本体902例如由塑料材料或陶瓷材料形成。电接触部904提供到集成电路900的电接入,并且在图9中仅标记了电接触部904的两个实例。电接触部904包括例如表面贴装电接触部和/或过孔电接触部。
电子电路系统1002至1014布置在集成电路900内、围绕电气组件100的元件(例如,围绕第一电感器102和第二电感器104)。电子电路系统1002至1004的细节未被示出,以便使说明清楚。在不脱离本发明的范围的情况下,集成电路900中的电子电路的数量、尺寸、形状、和构型可以变化。
图11是电气组件1100的俯视平面视图,该电气组件是包括螺旋电感器的电气组件100的替代实施例。电气组件1100包括第一电感器1102、第二电感器1104、耦合器1106和基板1108。例如,基板1108是PCB或者集成电路的一部分。电感器1102和1104形成在基板1108上,并且耦合器1106以类似于以上关于耦合器106所讨论的方式被配置用于至少部分地抵消由第一电感器1102在第二电感器1104处生成的磁通量。
第一电感器1102包括围绕第一绕组轴1114以螺旋形状缠绕的第一绕组1112,其中,第一绕组轴1114在方向1116上延伸。尽管在该实施例中,方向1116与方向1110正交,但是方向1116可以以不同的角度(即,除90度之外的角度)偏离方向1110,只要方向1116不同于方向1110即可。第一绕组1112例如由PCB导电迹线或由集成电路内的金属层形成。由第一绕组1112形成的匝数可以根据设计选择而变化。第一绕组1112的相反端可选地连接到提供到第一电感器1102的电接入的相应端子(为了说明清楚起见,未标记)。
第二电感器1104包括围绕在方向1116上延伸的第二绕组轴1124缠绕的第二绕组1122。第二绕组1122例如由PCB导电迹线或由集成电路内的金属层形成。由第二绕组1122形成的匝数可以根据设计选择而变化。第二绕组1112的相反端可选地连接到提供到第二电感器1104的电接入的相应端子(为了说明清楚起见,未标记)。
耦合器1106形成在基板1108上、在方向1110上处于第一电感器1102与第二电感器1122之间。耦合器1106例如是PCB导电迹线或者集成电路内的金属层。耦合器1106形成电路的一部分,从而使得电流能够流过该耦合器。附加的电导体(未示出)(诸如类似于图4或图6的那些的附加的电导体)与耦合器1106相配合以形成电路。重要的是,耦合器1106关于第一电感器1102是不对称的。例如,在一些实施例中,耦合器1106关于第一电感器1102的划分轴1129是不对称的,其中,划分轴1129在至少基本上与方向1110正交的方向1134上延伸。划分轴1129与第一绕组轴1114相交。耦合器1106生成磁通量,该磁通量至少部分地抵消来自第一电感器1102的、在第二电感器1104处的磁通量。
图13是电气组件1300的俯视平面视图,该电气组件是包括差分电感器的电气组件100的替代实施例。电气组件1300包括第一电感器1302、第二电感器1304、耦合器1306和基板1308。例如,基板1308是PCB或者集成电路的一部分。电感器1302和1304形成在基板1308上,并且耦合器1306以类似于以上关于耦合器106所讨论的方式被配置用于至少部分地抵消由第一电感器1302在第二电感器1304处生成的磁通量。
第一电感器1302包括围绕第一绕组轴1314缠绕的第一绕组1312,其中,第一绕组轴1314在方向1316上延伸。尽管在该实施例中,方向1316与方向1310正交,但是方向1316可以以不同的角度(即,除90度之外的角度)偏离方向1310,只要方向1316不同于方向1310即可。第一绕组1312例如由PCB导电迹线或由集成电路内的金属层形成。由第一绕组1312形成的匝数可以根据设计选择而变化。第一绕组1312的相反端和第一绕组1312的中心可选地连接到提供到第一电感器1302的电接入的相应端子(为了说明清楚起见,未标记)。
第二电感器1304包括围绕在方向1316上延伸的第二绕组轴1324缠绕的第二绕组1322。第二绕组1322例如由PCB导电迹线或由集成电路内的金属层形成。由第二绕组1322形成的匝数可以根据设计选择而变化。第二绕组1322的相反端和第二绕组1322的中心可选地连接到提供到第二电感器1304的电接入的相应端子(为了说明清楚起见,未标记)。
耦合器1306形成在基板1308上、在方向1310上处于第一电感器1302与第二电感器1304之间。耦合器1306例如是PCB导电迹线或者集成电路内的金属层。耦合器1306形成电路的一部分,从而使得电流能够流过该耦合器。附加的电导体(未示出)(诸如类似于图4或图6的那些的附加的电导体)与耦合器1306相配合以形成电路。重要的是,耦合器1306关于第一电感器1302是不对称的。例如,在一些实施例中,耦合器1306关于第一电感器1302的划分轴1329是不对称的,其中,划分轴1329在至少基本上与方向1310正交的方向1334上延伸。划分轴1329与第一绕组轴1314相交。耦合器1306生成磁通量,该磁通量至少部分地抵消来自第一电感器1302的、在第二电感器1304处的磁通量。
再次参考图1,如当沿(进入图1的页面的)方向116从截面观察电气组件100时所看到的,第一电感器102、第二电感器104和耦合器106彼此不重叠。然而,在以下情况下可以将耦合器106修改成至少部分地与第一电感器102重叠:(a)耦合器的一部分在方向110上布置在第一电感器102与第二电感器104之间;以及(b)耦合器被配置用于生成磁通量,该磁通量至少部分地抵消来自第一电感器102的、在第二电感器104处的磁通量。例如,图15是电气组件1500的俯视平面视图,该电气组件是电气组件100的其中耦合器106被耦合器1506替换的替代实施例。图16是电气组件1500的一侧102的正视图。
耦合器1506包括第一部分1538和第二部分1540。如当沿(进入图15的页面的)方向116从截面观察电气组件1500时所看到的,第一部分1538布置在第一区域1542内,其中,第一区域1542是被第一绕组112包围的区域。如当沿方向116从截面观察电气组件1500时所看到的,第二部分1540布置在第一区域1542之外。第二部分1540在方向110上也布置在第一电感器102与第二电感器104之间。第一部分1538和第二部分1540交叉连接。具体地,第一部分1538的端部A电耦合至第二部分1540的端部A,并且第一部分1538的端部B电耦合至第二部分1540的端部B。为了说明清楚起见,图15中未示出第一部分1538与第二部分1540之间的电连接。耦合器1506关于第一电感器102是不对称的。例如,耦合器1506关于划分轴129(为了说明清楚起见,图15中未示出)是不对称的。第一部分1538和第二部分1540相对于第一绕组112的定位以及这些部分之间的交叉连接使得耦合器1506能够帮助抵消来自第一电感器102的、在第二电感器104处的磁通量。
本文披露的耦合器的某些实施例可以被配置用于使第一电感器与两个或更多个附加电感器之间的不期望的磁耦合最小化。例如,图17是电气组件1700的俯视平面视图,该电气组件包括形成在基板1708上的第一电感器1102的实例(图11)、第二电感器1104的实例、耦合器1106的实例和第三电感器1736。例如,基板1708是PCB或者集成电路的一部分。第三电感器1736类似于第二电感器1104,即,第三电感器1736包括围绕第三绕组轴1740以螺旋形状缠绕的第三绕组1738。耦合器1106在方向1710上布置在第一电感器1102与第二电感器1104和第三电感器1736中的每一个之间。因此,耦合器1106以与图7中所展示的方式一致的方式帮助阻止来自第一电感器1102的磁通量耦合至第二电感器1104或第三电感器1736。
在图1至图6和图10至图17中展示的耦合器没有完全环绕其相应的第一电感器,如沿第一绕组轴的方向从截面观察这些耦合器的相应的电气组件时所看到的。然而,耦合器可以被修改成使得这些耦合器环绕其相应的第一电感器,或者基本上环绕其相应的第一电感器,只要满足以下情况即可:(1)每个耦合器关于其相应的第一电感器是不对称的(例如,每个耦合器关于其相应的第一电感器的划分轴不对称);以及(2)每个耦合器朝向其相应的第二电感器加权。耦合器通过被配置成使得来自该耦合器的、在第二电感器处的大部分磁通量抵消来自第一电感器的磁通量而朝向其相应的第二电感器加权。
例如,图18是电气组件1800的俯视平面视图,该电气组件是电气组件1800的其中耦合器106被耦合器1806替换的替代实施例。耦合器1806环绕第一电感器102;然而,耦合器1806关于划分轴129是不对称的。具体地,耦合器1806包括侧1836、1838、1840和1842。在方向110上处于第一电感器102与第二电感器104之间的侧1836同第一电感器102分开分隔距离D1。耦合器1806的侧1838、1840和1842与第一电感器102分别分开分隔距离D2、D3和D4。重要的是,D1小于D2、D3和D4中的每一个。结果,耦合器1806关于划分轴129是不对称的,并且侧1836比侧1838、1840和1842更强地磁耦合至第一电感器102。因此,耦合器1806朝向第二电感器104加权。相应地,由耦合器1806生成的磁通量帮助抵消来自第一电感器102的磁通量。在一些实施例中,D1不超过D2、D3和D4中的每一个的百分之五十。理想地,D1比D2,D3和D4中的每一个都小得多,以使耦合器1806的性能最大化。
作为另一个示例,图19是电气组件1900的俯视平面视图,该电气组件包括第一电感器1102的实例(图11)、第二电感器1104的实例、耦合器1906和基板1908。第一电感器1102、第二电感器1104和耦合器1906各自形成在基板1908上。例如,基板1908是PCB或者集成电路的一部分。耦合器1906围绕第一电感器1102形成几乎完整的环路,并且耦合器1906形成电路1930的至少一部分,从而使得电流能够流过该耦合器。图19中的虚线1932表示附加的电导体(例如,PCB迹线、集成电路金属层和/或外部导体),该附加的电导体与耦合器1906相配合以形成电路1930。附加电导体1932的物理构型可以变化。
耦合器1906包括四个侧1936、1938、1940和1942,其中,侧1936在方向1910上布置在第一电感器1102与第二电感器1104之间。重要的是,侧1936比其余侧1938、1940和1942更靠近第一电感器1102,使得耦合器1906关于划分轴1129是不对称的,并且侧1936比侧1938、1940和1942更强地磁耦合至第一电感器102。因此,耦合器1906朝向第二电感器1104加权。相应地,由耦合器1906生成的磁通量帮助抵消来自第一电感器1102的、在第二电感器1104处的磁通量。
图20是电气组件2000的俯视平面视图,该电气组件包括第一电感器1102的实例、第二电感器1104的实例、耦合器2006和基板2008。第一电感器1102、第二电感器1104和耦合器2006各自形成在基板2008上。例如,基板2008是PCB或者集成电路的一部分。与电气组件1900的耦合器1906相比,耦合器2006围绕第二电感器1104形成几乎完整的环路。另外,耦合器2006形成电路2032的至少一部分,从而使得电流能够流过该耦合器。图20中的虚线2032表示附加的电导体(例如,PCB迹线、集成电路金属层和/或外部导体),该附加的电导体与耦合器2006相配合以形成电路2030。附加的电导体2032的物理构型可以变化。
耦合器2006包括四个侧2036、2038、2040和2042,其中,侧2036在方向2010上布置在第一电感器1102与第二电感器1104之间。重要的是,侧2036比其余侧2038、2040和2042更靠近第一电感器1102,使得耦合器2006关于划分轴1129是不对称的,并且侧2036比侧2038、2040和2042更强地磁耦合至第一电感器1102。因此,耦合器2006朝向第二电感器1104加权。相应地,由耦合器2006生成的磁通量帮助抵消来自第一电感器1102的磁通量。
本文披露的耦合器可以被配置成使得它们被选择性地启用和禁用。例如,图21是电气组件2100的俯视平面视图,该电气组件包括形成在基板2108上的第一电感器1102的实例、第二电感器1104的实例、和第三电感器2136的实例(图11和图21)。例如,基板2108是PCB或者集成电路的一部分。在电气组件2100中,耦合器1106被三个耦合器2106、2136和2138替换。如图21中由虚线象征性地示出的,耦合器2106、2136和2138中的每一个电耦合至相应的开关设备2107、2137和2139。开关设备2107根据开关设备2107的操作状态来启用和禁用耦合器2106。具体地,通过控制开关设备2107在其闭合状态下操作使得电流可以流过耦合器2106来启用耦合器2106。相反地,通过控制开关设备2107在其打开状态下操作使得电流不可以流过耦合器2106来禁用耦合器2106。可以以类似的方式选择性地启用和禁用耦合器2136和2138,即,通过控制其相应的开关设备2137和2139的操作状态。
例如,当电气组件2100的配置可以变化时,选择性地启用和禁用耦合器2106、2136和2138的能力可能是有价值的。例如,在一些实施例中,电气组件2100包括用于可选的第四电感器的占用面积2140。在图21的示例中,该第四电感器不存在,例如,第四电感器没有被“塞”在基板2108上。相应地,电气组件2100可以被操作成使得耦合器2136被禁用,因为没有与耦合器2136相对的电感器。另一方面,如果替代地在电感器占用面积2140处存在第四电感器(未示出),则可以启用耦合器2136以帮助使来自第一电感器1102的耦合至该第四电感器的磁通量最小化。
以下讨论了由申请人进行的用于评估各种耦合器配置的模拟。该模拟示出了本文披露的耦合器配置的显著益处。
图22是电气组件2200的俯视平面视图,该电气组件包括在方向2206上彼此分离的第一电感器2202和第二电感器2204。第一电感器2202类似于图11的第一电感器1102,并且第二电感器2204类似于图11的第二电感器1104。电气组件2200包括围绕第一电感器2202的周边布置的八个耦合器2208至2222。每个耦合器2208至2222可以诸如以与以上关于图21所讨论的方式类似的方式通过使用开关设备(未示出)而被选择性地启用和禁用。
申请人进行了对耦合器2208至2222的性能的计算机模拟。下表1总结了模拟的结果。“L1”是第一电感器2202的电感;“L1 Q因数”是第一电感器2202的Q因数;“L1/L10”表示在启用了(多个)特定耦合器的情况下第一电感器2202的电感与在没有启用耦合器的情况下第一电感器2202的电感之比;“QL1/QL10”表示在启用了(多个)特定耦合器的情况下第一电感器2202的Q因数与在没有启用耦合器的情况下第一电感器2202的电感之比;并且dS21表示相对于没有启用耦合器的情况,在启用了(多个)特定耦合器的情况下第一电感器2202到第二电感器2204的磁耦合变化。
表1
表1示出了在启用第一电感器2202左侧的耦合器的情况下实现了第二电感器2204与第一电感器2202的磁耦合的最大程度减小。另外,表1示出了当启用第一电感器2202右侧的耦合器时,磁耦合增大。因此,表1教导了耦合器应布置在第一电感器2202与第二电感器2204之间,以实现耦合的最大程度减小。另外,表1示出了在仅启用第一电感器2202左侧的耦合器情况下可以实现耦合的更大程度减小,从而教导耦合器在理想情况下不应环绕第一电感器2202,或者第一电感器2202右侧的耦合器的一部分应从第一电感器2202显著地移开。
图23是电气组件2300的俯视平面视图,该电气组件包括在方向2306上彼此分离的第一电感器2302和第二电感器2304。第一电感器2302类似于图13的第一电感器1302,并且第二电感器2304类似于图13的第二电感器1304。电气组件2300包括围绕第一电感器2302的周边布置的八个耦合器2308至2322。每个耦合器2308至2322可以诸如以与以上关于图21所讨论的方式类似的方式通过使用开关设备(未示出)而被选择性地启用和禁用。
申请人进行了对耦合器2308至2324的性能的计算机模拟。下表2总结了模拟的结果。“L1”是第一电感器2302的电感;“L1 Q因数”是第一电感器2302的Q因数;“L1/L10”表示在启用了(多个)特定耦合器的情况下第一电感器2302的电感与在没有启用耦合器的情况下第一电感器2302的电感之比;“QL1/QL10”表示在启用了(多个)特定耦合器的情况下第一电感器2302的Q因数与在没有启用耦合器的情况下第一电感器2302的电感之比;并且dS21表示相对于没有启用耦合器的情况,在启用了(多个)特定耦合器的情况下第一电感器2302到第二电感器2304的磁耦合变化。表2的数据还教导了当仅启用第一电感器2302左侧的耦合器时实现了最佳性能。
表2
应注意的是,表1和表2的模拟是在假设用于选择性地启用和禁用耦合器的开关设备具有零电阻(即,这些开关设备是理想的)的情况下进行的。进一步的模拟表明,开关设备的电阻可能会降低耦合器的效能,但是利用具有实际电阻值的开关设备仍可以实现两个电感器的磁耦合的显著减小。
图24是展示了用于抵消电气组件中的磁通量的方法2400的流程图。在框2402中,通过使第一电流流过第一电感器的第一绕组来生成第一磁通量。在框2402的一个示例中,通过使第一电流流过第一电感器102的第一绕组112来生成第一磁通量(图1)。在框2404中,使用该第一磁通量引起第二电流,该第二电流流过耦合器的布置在第一电感器与第二电感器之间的至少一部分。在框2404的一个示例中,使用来自第一电感器102的第一磁通量来引起流过耦合器106的第二电流。在框2406中,从流过该耦合器的该第二电流生成第二磁通量。在框2406的一个示例中,从流过耦合器106的第二电流生成第二磁通量。在框2408中,使用该第二磁通量来至少部分地抵消第二电感器处的第一磁通量。在框2408的一个示例中,使用来自耦合器106的第二磁通量来至少部分地抵消来自第一电感器102的、在第二电感器104处的磁通量。
在不脱离本发明范围的情况下,可以对以上方法、设备和系统做出改变。因此,应注意的是,包含在以上说明书中并且在附图中示出的主题应当被解释为说明性的而非限制性意义。以下权利要求旨在涵盖本文中所描述的一般特征和特定特征,以及本方法和系统范围的所有陈述在语言上可以被说成落在其间。
Claims (20)
1.一种电气组件,包括:
第一电感器,该第一电感器包括围绕第一绕组轴缠绕的第一绕组;
第二电感器,该第二电感器在第一方向上与该第一电感器分离;以及
耦合器,该耦合器在该第一方向上至少部分地布置在该第一电感器与该第二电感器之间,该耦合器形成电路的至少一部分,从而使得电流能够流过该耦合器。
2.如权利要求1所述的电气组件,其中,如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该耦合器不环绕该第一电感器。
3.如权利要求1所述的电气组件,其中,该耦合器关于该第一电感器的划分轴是不对称的,该划分轴在至少基本上与该第一方向正交的第二方向上延伸。
4.如权利要求3所述的电气组件,其中:
该第一绕组轴与该第一方向和该第二方向中的每一个正交;并且
该划分轴与该第一绕组轴相交。
5.如权利要求1所述的电气组件,其中,该耦合器被配置成使得:
由流过该第一绕组的第一电流产生的第一磁通量引起流过该耦合器的第二电流;并且
流过该耦合器的该第二电流引起第二磁通量,该第二磁通量至少部分地抵消该第二电感器处的该第一磁通量。
6.如权利要求1所述的电气组件,其中:
如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该第一绕组包围第一区域;
该耦合器包括第一部分和第二部分;
如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该第一部分布置在该第一区域内;并且
如当沿该第一绕组轴的方向从截面观察该电气组件时所看到的,该第二部分布置在该第一区域之外。
7.如权利要求1所述的电气组件,进一步包括开关设备,该开关设备电耦合至该耦合器,使得能够通过控制该开关设备的操作状态来控制流过该耦合器的电流。
8.如权利要求1所述的电气组件,其中,该第一电感器和该第二电感器形成在共同印刷电路板上。
9.如权利要求1所述的电气组件,其中,该第一电感器和该第二电感器形成在共同集成电路中。
10.如权利要求1所述的电气组件,进一步包括第三电感器,其中,该耦合器的至少一部分布置在该第一电感器与该第三电感器之间。
11.如权利要求1所述的电气组件,其中,该第一绕组围绕该第一绕组轴以螺旋形状缠绕。
12.如权利要求1所述的电气组件,其中,该第一电感器是差分电感器。
13.一种电气组件,包括:
第一电感器,该第一电感器包括围绕在第一方向上延伸的第一绕组轴缠绕的第一绕组;
第二电感器,该第二电感器与该第一电感器分离;以及
耦合器,该耦合器布置在该第一电感器与该第二电感器之间并且形成电路的至少一部分,该电路形成围绕在不同于该第一方向的第二方向上延伸的附加绕组轴的至少一部分匝。
14.如权利要求13所述的电气组件,其中,该第二方向与该第一方向正交。
15.如权利要求13所述的电气组件,其中,如当沿该第一方向从截面观察该电气组件时所看到的,该第一电感器、该第二电感器、和该耦合器各自彼此不重叠。
16.如权利要求13所述的电气组件,进一步包括开关设备,该开关设备电耦合至该耦合器,使得能够通过控制该开关设备的操作状态来控制流过该耦合器的电流。
17.如权利要求13所述的电气组件,其中,该第一电感器和该第二电感器形成在共同印刷电路板上。
18.如权利要求13所述的电气组件,其中,该第一电感器和该第二电感器形成在共同集成电路中。
19.如权利要求13所述的电气组件,进一步包括第三电感器,其中,该耦合器的至少一部分布置在该第一电感器与该第三电感器之间。
20.一种用于抵消电气组件中的磁通量的方法,该方法包括:
通过使第一电流流过第一电感器的第一绕组来生成第一磁通量;
使用该第一磁通量引起第二电流,该第二电流流过耦合器的布置在该第一电感器与第二电感器之间的至少一部分;
从流过该耦合器的该第二电流生成第二磁通量;以及
使用该第二磁通量来至少部分地抵消该第二电感器处的该第一磁通量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962874496P | 2019-07-15 | 2019-07-15 | |
US62/874,496 | 2019-07-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112234046A true CN112234046A (zh) | 2021-01-15 |
Family
ID=74093452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010679562.9A Pending CN112234046A (zh) | 2019-07-15 | 2020-07-15 | 包括用于抵消磁通量的耦合器的电气组件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210020358A1 (zh) |
CN (1) | CN112234046A (zh) |
DE (1) | DE102020118743A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI730847B (zh) * | 2020-07-20 | 2021-06-11 | 瑞昱半導體股份有限公司 | 具有電磁輻射屏蔽機制的電感性裝置及其製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3601475A1 (de) * | 1986-01-20 | 1987-07-23 | Telefonbau & Normalzeit Gmbh | Uebertrager |
US5198647A (en) * | 1989-11-28 | 1993-03-30 | Mitsubishi Denki Kabushiki Kaisha | Plural-coil non-contact ic card having pot cores and shielding walls |
US6982621B2 (en) * | 2003-04-01 | 2006-01-03 | Power Integrations, Inc. | Method and apparatus for substantially reducing electrical displacement current flow between input and output windings of an energy transfer element |
US9646762B2 (en) * | 2014-12-23 | 2017-05-09 | Nokia Technologies Oy | Low crosstalk magnetic devices |
TWI619234B (zh) * | 2015-10-30 | 2018-03-21 | 瑞昱半導體股份有限公司 | 積體電路 |
US10837943B2 (en) * | 2017-05-26 | 2020-11-17 | Allegro Microsystems, Llc | Magnetic field sensor with error calculation |
-
2020
- 2020-07-15 CN CN202010679562.9A patent/CN112234046A/zh active Pending
- 2020-07-15 US US16/929,567 patent/US20210020358A1/en active Pending
- 2020-07-15 DE DE102020118743.2A patent/DE102020118743A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102020118743A1 (de) | 2021-01-21 |
US20210020358A1 (en) | 2021-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2677293C (en) | Filter package | |
US7009486B1 (en) | Low noise power transformer | |
US8937522B2 (en) | Transformer device | |
CN108292552B (zh) | 具有自闭合磁路的磁结构 | |
US7446642B2 (en) | Inductor | |
WO2004072997A1 (en) | Electrical transformer | |
CN108695309B (zh) | 高度隔离的集成电感器及其制作方法 | |
CN112234046A (zh) | 包括用于抵消磁通量的耦合器的电气组件 | |
JP2005340577A (ja) | 多層プリント基板 | |
US20200243256A1 (en) | Transformer arrangement, circuit arrangement and method for operating a transformer arrangement | |
JP2019198033A (ja) | ノイズフィルタ | |
US10581643B1 (en) | Inductors for power over data line circuits | |
JP6854977B2 (ja) | ノイズフィルタ及び電気電子機器 | |
KR20150079133A (ko) | 공통 모드 필터 | |
CN103828490A (zh) | 用于降低振荡倾向的线路结构 | |
JP2016100348A (ja) | 出力ノイズ低減装置 | |
JP2019213186A (ja) | 電子部品及び電子制御ユニット | |
WO2021131310A1 (ja) | 電子回路 | |
US11848290B2 (en) | Semiconductor structure | |
JP6012539B2 (ja) | ノイズフィルタ | |
WO2023130253A1 (en) | Inductor for suppressing common mode (cm) and differential mode (dm) noise | |
JP6908214B1 (ja) | 多端子チップインダクタ | |
US20230162905A1 (en) | Planar transformer including noise cancellation for auxiliary winding | |
WO2023276658A1 (ja) | 複合コイル部品及び電子回路ユニット | |
JP2001044046A (ja) | コイル部品及びコイル部品搭載混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |