CN112234025A - 一种适用于厚铜箔精密线路的制造方法 - Google Patents

一种适用于厚铜箔精密线路的制造方法 Download PDF

Info

Publication number
CN112234025A
CN112234025A CN201911143333.9A CN201911143333A CN112234025A CN 112234025 A CN112234025 A CN 112234025A CN 201911143333 A CN201911143333 A CN 201911143333A CN 112234025 A CN112234025 A CN 112234025A
Authority
CN
China
Prior art keywords
etching
circuit
photoresist
circuit pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911143333.9A
Other languages
English (en)
Inventor
黄春生
杨洁
孙彬
沈洪
李晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Shangda Electronics Co Ltd
Original Assignee
Jiangsu Shangda Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Shangda Electronics Co Ltd filed Critical Jiangsu Shangda Electronics Co Ltd
Priority to CN201911143333.9A priority Critical patent/CN112234025A/zh
Publication of CN112234025A publication Critical patent/CN112234025A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7685Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种适用于厚铜箔精密线路的制造方法,涉及精密线路制造技术领域。该适用于厚铜箔精密线路的制造方法,包括以下步骤:S1、首先,在绝缘基材上层压一层厚铜;S2、然后在铜箔上涂布一层光刻胶或辊压一层光刻胶;S3、之后进行曝光、显影处理,去除不需要的光刻胶,得到光刻胶图案;S4、然后使用硫酸双氧水体系的蚀刻液对线路图案进行初次蚀刻,得到线路图案。本发明,初次蚀刻使用的是硫酸双氧水体系的蚀刻液,提高线路蚀刻的速率,二次蚀刻使用盐酸氯化铜体系的蚀刻液,线与线之间的距离很小,且相比较现有技术,减少了能源消耗,制造流程较为简单,减少了企业的制造成本。

Description

一种适用于厚铜箔精密线路的制造方法
技术领域
本发明涉及精密线路制造技术领域,具体为一种适用于厚铜箔精密线路的制造方法。
背景技术
在科技飞速发展的今天,各种智能设备随处可见,小到手表、手环、戒指,打到汽车、飞机、航母。在这些高科技的产品不仅需要各种软件的控制和管理,而且需要在硬件上面需满足他的功能需求。在这些高科技的产物上会容易的发现各种线路板,在线路板上会看到各种各样的图案,这些都是控制他们的开关,一但某一个线路出现问题,最终都会到导致产品的报废。
在一些设备上需要厚铜箔来保证信号的传输,对于厚铜线路,其生产方式主要采用的是加成法和减成法形成线路图案,但是由于采用的基材是厚铜箔,可采用的是加成方法形成线路图案的话,其电镀的铜的厚度较大,成本是很高的,若采用减成的方法进行厚铜线路蚀刻虽然成本很低,但是形成的线路图案的形状无法达到要求。
目前,较为广泛使用的制造方法有两种,第一种:首先在绝缘基材上溅镀一层镍铬的金属层,然后在其表面辊压一层光刻胶,再进行曝光和显影作业去除不需要的光刻胶,得到线路图案,然后对其进行电镀作业,形成线路图案,最后将剩余的光刻胶去除干净,形成厚铜的线路图案,由于采用的是电镀的作业,线路图案的精细化程度相对较高,但是此方案由于采用的是电镀的方法,镀铜的厚度较厚,因此能源消耗是十分巨大的,这会造成制造的成本提高;第二种:首先在绝缘基材上溅镀一层铜或者直接在绝缘基材上层压一层铜箔,然后在铜箔表面辊压一层光刻胶或者采用涂布的方法涂覆一层光刻胶,接下来进行曝光和显影去除不需要的光刻胶得到光刻胶图案,然后,采用电镀的方法在除去光刻胶的位置电镀铜,电镀铜厚根据产品的厚度而定,之后使用碱性的药水去除剩余的光刻胶,得到线路图案,但是由于基材上自带的铜箔的存在,导致线路整板短路,因此使用蚀刻液对线路图案的底层铜箔进行蚀刻,使线路图案成型,此方案先进行电镀,然后再进行蚀刻,最后完成线路成形,所以此方案的制造流程十分复杂,管控十分困难,另外,还需要同时购买蚀刻和电镀的设备,增加了制造的成本。
发明内容
(一)解决的技术问题
针对现有技术的不足,本发明提供了一种适用于厚铜箔精密线路的制造方法,解决了现有技术中存在的缺陷与不足。
(二)技术方案
为实现以上目的,本发明通过以下技术方案予以实现:一种适用于厚铜箔精密线路的制造方法,包括以下步骤:
S1、首先,在绝缘基材上层压一层厚铜;
S2、然后在铜箔上涂布一层光刻胶或辊压一层光刻胶;
S3、之后进行曝光、显影处理,去除不需要的光刻胶,得到光刻胶图案;
S4、然后使用硫酸双氧水体系的蚀刻液对线路图案进行初次蚀刻,得到线路图案;
S5、当蚀刻进行一段时间后,使用盐酸氯化铜体系的蚀刻液对线路图案进行二次蚀刻,完成线路图案;
S6、然后使用碱性的药水去除剩余的光刻胶,即可得到最终的线路图案;
S7、最后,在线路图案上印刷一层阻焊剂,用以保护线路图案。
优选的,所述铜厚在12μm以上。
(三)有益效果
本发明提供了一种适用于厚铜箔精密线路的制造方法。具备以下有益效果:
1、初次蚀刻采用的蚀刻液为硫酸过氧化氢,硫酸过氧化氢体系的蚀刻液的蚀刻速率较快,能马上将线路上部残余的铜蚀刻掉,线路形状初步成型,大大的减少蚀刻的时间,提高蚀刻的效率。
2、二次蚀刻使用盐酸氯化铜体系的蚀刻液,因为盐酸氯化铜体系的蚀刻液反应温和,易于控制,所以对于精密线路成形可以很好的完成,当初次蚀刻掉线路上部的残铜,使用盐酸氯化铜体系的蚀刻液对剩余的残铜进行蚀刻,由于蚀刻线路十分精密,线与线之间的距离很小。
3、本发明相比较现有技术,减少了能源消耗,制造流程较为简单,减少了企业的制造成本。
附图说明
图1为本发明步骤1的示意图;
图2为本发明步骤2的示意图;
图3为本发明步骤3的示意图;
图4为本发明步骤4的示意图;
图5为本发明步骤5的示意图;
图6为本发明步骤6的示意图;
图7为本发明步骤7的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例:
如图1-7所示,本发明实施例提供一种适用于厚铜箔精密线路的制造方法,包括以下步骤:
S1、首先,在绝缘基材30上层压一层厚铜31,铜厚在12μm以上;
S2、然后在铜箔31上涂布一层光刻胶32或辊压一层光刻胶32;
S3、之后进行曝光、显影处理,去除不需要的光刻胶32,得到光刻胶图案32a;
S4、然后使用硫酸双氧水体系的蚀刻液对线路图案进行初次蚀刻,得到线路图案33a,考虑到厚铜箔的蚀刻,需要蚀刻的铜箔较多,而硫酸过氧化氢体系的蚀刻液蚀刻速率较快,可以快速对多余的铜进行蚀刻;
S5、当蚀刻进行一段时间后,使用盐酸氯化铜体系的蚀刻液对线路图案进行二次蚀刻,完成线路图案33b,选择盐酸氯化铜体系的蚀刻液进行线路图案的二次蚀刻是因为盐酸氯化铜体系的蚀刻液蚀刻更易于控制反应的速率和时间,形成的线路图案更趋近于矩形的形状,能满足客户的精细化线路要求,在蚀刻液中可以添加各种添加剂,例如抑制剂、活化剂等;
S6、然后使用碱性的药水去除剩余的光刻胶32,即可得到最终的线路图案33b;
S7、最后,在线路图案33b上印刷一层阻焊剂34,用以保护线路图案。
初次蚀刻采用的蚀刻液为硫酸过氧化氢,其优点在于,硫酸过氧化氢体系的蚀刻液的蚀刻速率较快,能马上将线路上部残余的铜蚀刻掉,线路形状初步成型,大大的减少蚀刻的时间,提高蚀刻的效率;然后再使用盐酸氯化铜体系的蚀刻液,因为盐酸氯化铜体系的蚀刻液反应温和,易于控制,所以对于精密线路成形可以很好的完成,当初次蚀刻掉线路上部的残铜,使用盐酸氯化铜体系的蚀刻液对剩余的残铜进行蚀刻,由于蚀刻线路十分精密,线与线之间的距离很小,如果采用硫酸双氧水体系的蚀刻液,由于蚀刻速率很大,在蚀刻底层铜的同时还会对侧边的铜进行蚀刻,这就会造成侧蚀现象,严重影响线路形状。
当使用盐酸氯化铜体系的蚀刻液时,由于蚀刻效果温和,能控制其对侧面蚀刻的速率,减少侧蚀现象的发生,保证了线路形状接近矩形形状。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (2)

1.一种适用于厚铜箔精密线路的制造方法,其特征在于:包括以下步骤:
S1、首先,在绝缘基材上层压一层厚铜;
S2、然后在铜箔上涂布一层光刻胶或辊压一层光刻胶;
S3、之后进行曝光、显影处理,去除不需要的光刻胶,得到光刻胶图案;
S4、然后使用硫酸双氧水体系的蚀刻液对线路图案进行初次蚀刻,得到线路图案;
S5、当蚀刻进行一段时间后,使用盐酸氯化铜体系的蚀刻液对线路图案进行二次蚀刻,完成线路图案;
S6、然后使用碱性的药水去除剩余的光刻胶,即可得到最终的线路图案;
S7、最后,在线路图案上印刷一层阻焊剂,用以保护线路图案。
2.根据权利要求1所述的一种适用于厚铜箔精密线路的制造方法,其特征在于:所述铜厚在12μm以上。
CN201911143333.9A 2019-11-20 2019-11-20 一种适用于厚铜箔精密线路的制造方法 Pending CN112234025A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911143333.9A CN112234025A (zh) 2019-11-20 2019-11-20 一种适用于厚铜箔精密线路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911143333.9A CN112234025A (zh) 2019-11-20 2019-11-20 一种适用于厚铜箔精密线路的制造方法

Publications (1)

Publication Number Publication Date
CN112234025A true CN112234025A (zh) 2021-01-15

Family

ID=74111535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911143333.9A Pending CN112234025A (zh) 2019-11-20 2019-11-20 一种适用于厚铜箔精密线路的制造方法

Country Status (1)

Country Link
CN (1) CN112234025A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116170957A (zh) * 2022-10-24 2023-05-26 东莞市湃泊科技有限公司 一种减少图形化次数的pcb板加工方法及其系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360183A (ja) * 1989-07-28 1991-03-15 Mitsubishi Gas Chem Co Inc 薄銅箔張回路基板の製造法
US20070062908A1 (en) * 2005-09-15 2007-03-22 Mitsui Mining & Smelting Co., Ltd. Process for producing printed wiring board
JP2008168582A (ja) * 2007-01-15 2008-07-24 Nippon Steel Chem Co Ltd フレキシブル積層板の製造方法
CN101230462A (zh) * 2008-02-20 2008-07-30 汕头超声印制板(二厂)有限公司 用于制造印制电路板的蚀刻液及蚀刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360183A (ja) * 1989-07-28 1991-03-15 Mitsubishi Gas Chem Co Inc 薄銅箔張回路基板の製造法
US20070062908A1 (en) * 2005-09-15 2007-03-22 Mitsui Mining & Smelting Co., Ltd. Process for producing printed wiring board
JP2008168582A (ja) * 2007-01-15 2008-07-24 Nippon Steel Chem Co Ltd フレキシブル積層板の製造方法
CN101230462A (zh) * 2008-02-20 2008-07-30 汕头超声印制板(二厂)有限公司 用于制造印制电路板的蚀刻液及蚀刻方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116170957A (zh) * 2022-10-24 2023-05-26 东莞市湃泊科技有限公司 一种减少图形化次数的pcb板加工方法及其系统

Similar Documents

Publication Publication Date Title
CN103619125B (zh) 一种用于提高电镀均匀性的pcb电镀方法
CN103228112B (zh) 一种高纵横比pcb板的化学沉铜方法
EP3030062B1 (en) Manufacturing method for back drilling hole in pcb and pcb
CN103002660A (zh) 一种线路板及其加工方法
CN112399723A (zh) 一种柔性pcb板的高精细蚀刻生产系统及方法
CN112672529A (zh) 一种适用于精密柔性线路成型的方法
CN112234025A (zh) 一种适用于厚铜箔精密线路的制造方法
CN113891569A (zh) 一种基于半加成法的线路保型蚀刻的制作方法
CN110402033B (zh) 一种10oz厚铜线路板的线路加工方法
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
CN109496080B (zh) 一种线路板电镀工艺方法
CN105792533A (zh) 一种pcb的制作方法及pcb
CN108449887B (zh) 一种局部孔壁镀厚铜的制作方法及pcb
JP2003078234A (ja) プリント配線板およびその製造方法
JP2012060122A (ja) 基板メッキ方法及びこれを用いた回路基板の製造方法
CN107683025B (zh) 一种同层面非均一铜厚pcb板的制造方法
CN103025070B (zh) 一种带pth孔间夹线的pcb板外层线路蚀刻方法
CN102612275A (zh) 一种印刷电路板电镀制程中孔破板的重工方法
CN112466811B (zh) 一种镀铜膜触摸屏制备方法
JP2003031927A (ja) プリント配線板の製造方法
CN113253873A (zh) 金属网格结构触摸屏精细线路的加工方法
JP6236824B2 (ja) プリント配線基板の製造方法
CN110691470A (zh) 一种精细线路的cof制造方法
JP2008258482A (ja) プリント配線基板の製造方法
CN114686884B (zh) 一种精密防侧蚀的蚀刻区域控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210115