CN112214448A - 异质集成工作量证明运算芯片的数据动态重构电路及方法 - Google Patents
异质集成工作量证明运算芯片的数据动态重构电路及方法 Download PDFInfo
- Publication number
- CN112214448A CN112214448A CN202011080631.0A CN202011080631A CN112214448A CN 112214448 A CN112214448 A CN 112214448A CN 202011080631 A CN202011080631 A CN 202011080631A CN 112214448 A CN112214448 A CN 112214448A
- Authority
- CN
- China
- Prior art keywords
- data
- chip
- layer
- storage
- workload
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004364 calculation method Methods 0.000 claims abstract description 17
- 230000006870 function Effects 0.000 claims description 8
- 230000010354 integration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请涉及一种异质集成工作量证明运算芯片的数据动态重构电路、方法、系统、计算设备及存储介质，所述电路包括：依次连接的计算层、地址动态重构层、交叉开关和存储层；其中，所述计算层由多个计算单元构成，所述存储层由多个存储单元构成。本申请提供的技术方案，可以使工作量证明运算芯片在部分存储单元失效的情况下正常使用，提高工作量证明运算芯片的鲁棒性。
Description
技术领域
本发明涉及集成电路技术领域，特别是指一种异质集成工作量证明运算芯片的数据动态重构电路及方法。
背景技术
工作量证明(Proof of Work,简称POW)是以太币等主流加密数字币采用的一种共识机制，其基本特征是需要进行大量的哈希运算，在特定难度值条件下找到符合条件的哈希值。但是，以ETHASH算法为核心的加密数字币在工作量证明过程中需要一个大于1GB的数据集，并需要对该数据集进行频繁访问。
传统方法是在计算芯片外使用独立的外存来存储该数据集，但是该方法的性能较低。因此，对传统方法进行改进，出现了一种异质集成工作量证明运算芯片的技术。该技术是在一片硅片中实现工作量证明算法逻辑，在另一片硅片中设置大容量的存储单元来存储整个数据集，然后利用异质集成工艺将两块硅片键合在一起，以实现大容量的片内存储和高带宽。在该技术中，存储单元由多个独立的子存储单元构成，各个子存储单元之间是相互独立的，在半导体制造或键合过程中，会由于制造缺陷或键合缺陷导致某些子存储单元试下，任意子存储单元失效都会使整个芯片的数据集不完整，从而导致整个芯片失效，降低了芯片的鲁棒性和良率。
发明内容
有鉴于此，本发明的主要目的在于提供一种异质集成工作量证明运算芯片的数据动态重构电路及方法，以能提高工作量证明运算芯片的鲁棒性和良率。
本发明提供的一种异质集成工作量证明运算芯片的数据动态重构电路，包括：依次连接的计算层、地址动态重构层、交叉开关和存储层；其中，所述计算层由多个计算单元构成，所述存储层由多个存储单元构成；
所述计算层用于基于计算任务调用所述存储层所存储的数据，并进行相应计算；
所述地址动态重构层用于当所述工作量证明运算芯片的一个或多个存储单元失效时，根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构；
所述交叉开关用于使各个计算单元和各个存储单元互连；
所述存储层用于存储所述工作量证明运算芯片的数据。
由上，通过在工作量证明运算芯片添加地址动态重构层，当存储单元失效时，地址动态重构层将数据重新分配，可以使工作量证明运算芯片正常工作，提高了鲁棒性和良率。
作为第一方面的一种实现方式，所述根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构，包括：
按下式将数据x存放在第N个有效的存储单元中：
N＝x％(N总-n)
按下式确定数据x在第N个有效的存储单元中的位置L：
其中，x为工作量证明运算芯片第x个数据，％为取余运算，N总为存储层中存储单元的总数量，n为存储层中失效的存储单元的数量，[]为取整函数。
由上，提供一种向有效的存储单元中分配数据的方式，利用上述公式可以保证有序且完整的存储芯片原有的全部数据。
一种异质集成工作量证明运算芯片的数据动态重构方法，包括：
当工作量证明运算芯片的一个或多个存储单元失效时，根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构；
待完成数据地址重构时，关闭失效的存储单元并修改路由表。
由上，利用该方法可以提高工作量证明运算芯片的鲁棒性和良率。
作为第二方面的一种实现方式，所述根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构，包括:
按下式将数据x存放在第N个有效的存储单元中：
N＝x％(N总-n)
按下式确定数据x在第N个有效的存储单元中的位置L：
其中，x为工作量证明运算芯片第x个数据，％为取余运算，N总为存储层中存储单元的总数量，n为存储层中失效的存储单元的数量，[]为取整函数。
作为第二方面的一种实现方式，所述修改路由表，包括：
根据数据地址重构后工作量证明运算芯片数据的存储位置建立计算单元至存储单元的访问路径，使其绕过失效的存储单元。
由上，通过重新修改路由表，保证计算单元调用存储数据的有效性。
一种异质集成工作量证明运算芯片的数据动态重构系统，包括:
数据重构模块，用于当工作量证明运算芯片的一个或多个存储单元失效时，根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构；
访问路径重构模块，用于待完成数据地址重构时，关闭失效的存储单元并修改路由表。
综上，本发明可以解决下述问题：在满足工作量证明运算性能的前提下，提高工作量证明运算芯片的鲁棒性及良率。
附图说明
图1为本申请实施例提供的一种异质集成工作量证明运算芯片的数据动态重构电路的结构示意图；
图2为本申请实施例提供的一种异质集成工作量证明运算芯片的数据动态重构方法的流程图；
图3为现有技术中异质集成工作量证明运算芯片的结构示意图；
图4为本申请实施例提供的一种异质集成工作量证明运算芯片的数据动态重构系统的结构示意图。
附图标记：
100-计算层、200-地址动态重构层、300-交叉开关、400-存储层
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不局限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
在以下的描述中，所涉及的术语“第一\第二\第三等”或模块A、模块B、模块C等，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
在以下的描述中，所涉及的表示步骤的标号，如S100、S200……等，并不表示一定会按此步骤执行，在允许的情况下可以互换前后步骤的顺序，或同时执行。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中使用的属于只是为了描述具体的实施例的目的，不是旨在限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，本申请的其中一个实施例提供了一种异质集成工作量证明运算芯片的数据动态重构电路，该电路包括：
依次连接的计算层100、地址动态重构层200、交叉开关300和存储层400。其中，该计算层100由多个计算单元构成，该存储层400由多个存储单元构成。需要注意的是，计算单元和存储单元的个数本实施例不做限制，两者的数量可以相同，也可以不同。
计算层100用于基于计算任务所需的数据，调用相应存储层存储的数据，并进行计算。其中，计算任务可以为用户下发的计算任务。
地址动态重构层200用于当工作量证明运算芯片的一个或多个存储单元失效时，根据芯片有效的存储单元数量和芯片所存储的数据总量进行数据地址重构，具体的：
按下式确定存放在第N个有效的存储单元中的数据：
N＝x％(N总-n)
按下式确定存放在第N个有效的存储单元中第L行的数据：
其中，x为工作量证明运算芯片第x个数据，％为取余运算，N总为存储层中存储单元的总数量，n为存储层中失效的存储单元的数量，[]为取整函数。
上述数据地址重构规则为数据的存储规则，同时也是数据的读取规则。
如图2所示，本申请的另一实施例提供一种异质集成工作量证明运算芯片的数据动态重构方法，该方法包括：
S100：当工作量证明运算芯片的一个或多个存储单元失效时，根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构。
S200：待完成数据地址重构时，关闭失效的存储单元并修改路由表。
具体的，步骤S100包括：
按下式确定存放在第N个有效的存储单元中的数据：
N＝x％(N总-n)
按下式确定存放在第N个有效的存储单元中第L行的数据：
其中，x为工作量证明运算芯片第x个数据，％为取余运算，N总为存储层中存储单元的总数量，n为存储层中失效的存储单元的数量，[]为取整函数。
步骤S200中修改路由表包括：根据数据地址重构后工作量证明运算芯片数据的存储位置建立计算单元至存储单元的访问路径，使其绕过失效的存储单元。其中，路由表中记录有各计算单元访问各存储单元的路径。
在本实施例中，当异质集成工作量证明运算芯片中存储单元均有效时，从数据存储原地址中读取数据。当异质集成工作量证明运算芯片中有一个或多个存储单元失效时，利用本申请提供的异质集成工作量证明运算芯片的数据动态重构方法确定出数据存储于存储单元的地址，并按照该地址将数据写入。在读取数据时，同样通过本申请提供的异质集成工作量证明运算芯片的数据动态重构方法确定出数据存储于存储单元的地址，按照该地址来读取所需数据。
通过本申请提供的异质集成工作量证明运算芯片的数据动态重构方法，可以使异质集成工作量证明运算芯片在一个或多个存储单元失效时，芯片的整体功能不受影响。
下面，结合图1和图3，说明一种异质集成工作量证明运算芯片的数据动态重构方法的具体实现方式。
如图3所示，为现有技术下异质集成工作量证明运算芯片的电路结构图，该电路结构包括多个计算单元、交叉开关和多个存储单元。本实施例中计算单元的数量为M，存储单元的数量为N，M和N可以为任意的正整数。
该芯片如果可以正常运行，需要满足：
计算单元0能够从存储单元0-N任意单元中获取到正确的数据集；
计算单元1能够从存储单元0-N任意单元中获取到正确的数据集；
计算单元2能够从存储单元0-N任意单元中获取到正确的数据集；
……
计算单元M能够从存储单元0-N任意单元中获取到正确的数据集。
当存储单元0-N中任意单元失效时，导致整个芯片失效。
如图1所示，为本实施例提供的异质集成工作量证明运算芯片的电路结构图，在计算单元和交叉开关之间添加了地址动态重构层。
当该芯片中存储单元均有效时：
计算单元0从存储单元0-N任意单元中获取到正确的数据集进行相关计算；
计算单元1从存储单元0-N任意单元中获取到正确的数据集进行相关计算；
计算单元2从存储单元0-N任意单元中获取到正确的数据集进行相关计算；
……
计算单元M从存储单元0-N任意单元中获取到正确的数据集进行相关计算。
例如：当该芯片中存储单元0失效时：
地址动态重构层将数据集均匀的存储到除存储单元0之外的其他存储单元(1-N)，同时计算单元0-M对存储单元0的访问分配到其他存储单元。具体的：
地址动态重构层将数据集的第0个数据存储在存储单元1的地址0处，将数据集的第一个数据存储在存储单元2的地址0处，依次类推，将数据集的第N-1个数据存储在存储单元N的地址0处，将数据集的第N个数据存储在存储单元1的地址1处，将数据集的第N+1个数据存储在存储单元2的地址1处。据此，可以推出对数据集的第x个数据，应存储在第x％(N-1)个有效的子存储单元的第
行，直至存储完整个数据集。在需要读取数据集时使用相同的方法来获得数据集的第x个数据的地址。这种情况适应于任意存储单元失效。
再例如：当该芯片中存储单元0和存储单元2失效时：
地址动态重构层将数据集均匀的存储到除存储单元0和除存储单元2之外的其他存储单元(1-N)，同时计算单元0-M对存储单元0和存储单元2的访问分配到其他存储单元。具体的：
地址动态重构层将数据集的第x个数据没存储在第x％(N-2)个有效的子存储单元的第
行，直至存储完整个数据集。在需要读取数据集时使用相同的方法来获得数据集的第x个数据的地址。
再例如：当该芯片中n个存储单元失效时：(其中，n小于芯片中存储单元的总数量)
地址动态重构层将数据集均匀的存储到有效的存储单元中，同时计算单元0-M对失效的n个存储单元的访问分配到其他存储单元。具体的：
按下式确定存放在第N个有效的存储单元中的数据：
N＝x％(N总-n)
按下式确定存放在第N个有效的存储单元中第L行的数据：
其中，x为工作量证明运算芯片第x个数据，％为取余运算，N总为存储层中存储单元的总数量，n为存储层中失效的存储单元的数量，[]为取整函数。
直至存储完整个数据集。在需要读取数据集时使用相同的方法来获得数据集的第x个数据的地址。
如图4所示。本申请的另一实施例提供一种异质集成工作量证明运算芯片的数据动态重构系统，该系统包括：
数据重构模块，用于当工作量证明运算芯片的一个或多个存储单元失效时，根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构；
访问路径重构模块，用于待完成数据地址重构时，关闭失效的存储单元并修改路由表。
注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，均属于本申请保护范畴。
Claims (6)
1.一种异质集成工作量证明运算芯片的数据动态重构电路，其特征在于，所述电路包括：依次连接的计算层、地址动态重构层、交叉开关和存储层；其中，所述计算层由多个计算单元构成，所述存储层由多个存储单元构成；
所述计算层用于基于计算任务调用所述存储层所存储的数据，并进行相应计算；
所述地址动态重构层用于当所述工作量证明运算芯片中的一个或多个存储单元失效时，根据所述芯片中有效的存储单元数量和所述芯片中所存储的数据总量进行数据地址重构；
所述交叉开关用于使各个计算单元和各个存储单元互连；
所述存储层用于存储所述工作量证明运算芯片中的数据。
2.根据权利要求1所述的电路，其特征在于，所述根据所述芯片中有效的存储单元数量和所述芯片中所存储的数据总量进行数据地址重构，包括：
按下式将数据x存放在第N个有效的存储单元中：
N＝x％(N总-n)
按下式确定数据x在第N个有效的存储单元中的位置L：
其中，x为工作量证明运算芯片中第x个数据，％为取余运算，N总为存储层中存储单元的总数量，n为存储层中失效的存储单元的数量，[]为取整函数。
3.一种异质集成工作量证明运算芯片的数据动态重构方法，其特征在于，所述方法包括：
当工作量证明运算芯片中的一个或多个存储单元失效时，根据所述芯片中有效的存储单元数量和所述芯片中所存储的数据总量进行数据地址重构；
待完成数据地址重构时，关闭失效的存储单元并修改路由表。
4.根据权利要求3所述的方法，其特征在于，所述根据所述芯片中有效的存储单元数量和所述芯片中所存储的数据总量进行数据地址重构，包括:
按下式确定存放在第N个有效的存储单元中的数据：
N＝x％(N总-n)
按下式确定存放在第N个有效的存储单元中第L行的数据：
其中，x为工作量证明运算芯片中第x个数据，％为取余运算，N总为存储层中存储单元的总数量，n为存储层中失效的存储单元的数量，[]为取整函数。
5.根据权利要求3所述的方法，其特征在于，所述修改路由表，包括：
根据数据地址重构后工作量证明运算芯片数据的存储位置建立计算单元至存储单元的访问路径，使其绕过失效的存储单元。
6.一种异质集成工作量证明运算芯片的数据动态重构系统，其特征在于，所述系统包括：
数据重构模块，用于当工作量证明运算芯片的一个或多个存储单元失效时，根据所述芯片有效的存储单元数量和所述芯片所存储的数据总量进行数据地址重构；
访问路径重构模块，用于待完成数据地址重构时，关闭失效的存储单元并修改路由表。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011080631.0A CN112214448B (zh) | 2020-10-10 | 2020-10-10 | 异质集成工作量证明运算芯片的数据动态重构电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011080631.0A CN112214448B (zh) | 2020-10-10 | 2020-10-10 | 异质集成工作量证明运算芯片的数据动态重构电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112214448A true CN112214448A (zh) | 2021-01-12 |
| CN112214448B CN112214448B (zh) | 2024-04-09 |
Family
ID=74053180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011080631.0A Active CN112214448B (zh) | 2020-10-10 | 2020-10-10 | 异质集成工作量证明运算芯片的数据动态重构电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112214448B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113656345A (zh) * | 2021-09-03 | 2021-11-16 | 西安紫光国芯半导体有限公司 | 一种计算器件、计算系统及计算方法 |
| CN113674772A (zh) * | 2021-10-25 | 2021-11-19 | 西安紫光国芯半导体有限公司 | 三维集成芯片及其构建方法、数据处理方法、电子设备 |
| CN114002587A (zh) * | 2021-12-30 | 2022-02-01 | 中科声龙科技发展（北京）有限公司 | 支持工作量证明机制的芯片及其测试方法 |
| CN114928577A (zh) * | 2022-07-19 | 2022-08-19 | 中科声龙科技发展（北京）有限公司 | 工作量证明芯片及其处理方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100023567A1 (en) * | 2006-11-06 | 2010-01-28 | Panasonic Corporation | Recording device |
| CN103150265A (zh) * | 2013-02-04 | 2013-06-12 | 山东大学 | 面向嵌入式片上异构存储器的细粒度数据分配方法 |
| CN104008780A (zh) * | 2013-02-26 | 2014-08-27 | 中芯国际集成电路制造(上海)有限公司 | 存储单元的修复方法和装置 |
| CN105512088A (zh) * | 2015-11-27 | 2016-04-20 | 中国电子科技集团公司第三十八研究所 | 一种可重构的处理器架构及其重构方法 |
| CN106155814A (zh) * | 2016-07-04 | 2016-11-23 | 合肥工业大学 | 一种支持多种工作模式的可重构运算单元及其工作方式 |
| WO2017107164A1 (zh) * | 2015-12-25 | 2017-06-29 | 研祥智能科技股份有限公司 | 异构混合内存架构的计算机系统及其控制方法、内存检测系统 |
| CN108153705A (zh) * | 2017-12-26 | 2018-06-12 | 北京航空航天大学 | 一种面向异构多源大数据的高效并行采集方法 |
| CN108170634A (zh) * | 2017-12-26 | 2018-06-15 | 北京航空航天大学 | 一种异构多源数据重构瞬态可靠处理方法 |
| CN108491269A (zh) * | 2018-03-23 | 2018-09-04 | 中科声龙科技发展（北京）有限公司 | 一种工作量证明运算芯片优化的方法和电路 |
| CN208013953U (zh) * | 2018-03-16 | 2018-10-26 | 云南群林科技有限公司 | 一种大数据安全存储系统 |
| CN110265074A (zh) * | 2018-03-12 | 2019-09-20 | 上海磁宇信息科技有限公司 | 一种层次化多重冗余的磁性随机存储器及其运行方法 |
| WO2020087276A1 (zh) * | 2018-10-30 | 2020-05-07 | 北京比特大陆科技有限公司 | 大数据运算加速系统和芯片 |
-
2020
- 2020-10-10 CN CN202011080631.0A patent/CN112214448B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100023567A1 (en) * | 2006-11-06 | 2010-01-28 | Panasonic Corporation | Recording device |
| CN103150265A (zh) * | 2013-02-04 | 2013-06-12 | 山东大学 | 面向嵌入式片上异构存储器的细粒度数据分配方法 |
| CN104008780A (zh) * | 2013-02-26 | 2014-08-27 | 中芯国际集成电路制造(上海)有限公司 | 存储单元的修复方法和装置 |
| CN105512088A (zh) * | 2015-11-27 | 2016-04-20 | 中国电子科技集团公司第三十八研究所 | 一种可重构的处理器架构及其重构方法 |
| WO2017107164A1 (zh) * | 2015-12-25 | 2017-06-29 | 研祥智能科技股份有限公司 | 异构混合内存架构的计算机系统及其控制方法、内存检测系统 |
| CN106155814A (zh) * | 2016-07-04 | 2016-11-23 | 合肥工业大学 | 一种支持多种工作模式的可重构运算单元及其工作方式 |
| CN108153705A (zh) * | 2017-12-26 | 2018-06-12 | 北京航空航天大学 | 一种面向异构多源大数据的高效并行采集方法 |
| CN108170634A (zh) * | 2017-12-26 | 2018-06-15 | 北京航空航天大学 | 一种异构多源数据重构瞬态可靠处理方法 |
| CN110265074A (zh) * | 2018-03-12 | 2019-09-20 | 上海磁宇信息科技有限公司 | 一种层次化多重冗余的磁性随机存储器及其运行方法 |
| CN208013953U (zh) * | 2018-03-16 | 2018-10-26 | 云南群林科技有限公司 | 一种大数据安全存储系统 |
| CN108491269A (zh) * | 2018-03-23 | 2018-09-04 | 中科声龙科技发展（北京）有限公司 | 一种工作量证明运算芯片优化的方法和电路 |
| WO2019179258A1 (zh) * | 2018-03-23 | 2019-09-26 | 中科声龙科技发展（北京）有限公司 | 一种工作量证明运算芯片优化的方法和系统 |
| WO2020087276A1 (zh) * | 2018-10-30 | 2020-05-07 | 北京比特大陆科技有限公司 | 大数据运算加速系统和芯片 |
Non-Patent Citations (3)
| Title |
|---|
| YUTING CAO, ETAL.: "A Communication-Centric Observability Selection for Post-Silicon System-on-chip Integration Debug", 《20TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED) 》 * |
| 柴镇: "FPGA可重构计算的规模可伸缩性研究及实现", 《中国优秀硕士学位论文全文数据库》 * |
| 窦勇;邬贵明;徐进辉;周兴铭;: "支持循环自动流水线的粗粒度可重构阵列体系结构", 中国科学(E辑:信息科学), no. 04 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113656345A (zh) * | 2021-09-03 | 2021-11-16 | 西安紫光国芯半导体有限公司 | 一种计算器件、计算系统及计算方法 |
| CN113656345B (zh) * | 2021-09-03 | 2024-04-12 | 西安紫光国芯半导体有限公司 | 一种计算器件、计算系统及计算方法 |
| CN113674772A (zh) * | 2021-10-25 | 2021-11-19 | 西安紫光国芯半导体有限公司 | 三维集成芯片及其构建方法、数据处理方法、电子设备 |
| CN114002587A (zh) * | 2021-12-30 | 2022-02-01 | 中科声龙科技发展（北京）有限公司 | 支持工作量证明机制的芯片及其测试方法 |
| CN114928577A (zh) * | 2022-07-19 | 2022-08-19 | 中科声龙科技发展（北京）有限公司 | 工作量证明芯片及其处理方法 |
| CN114928577B (zh) * | 2022-07-19 | 2022-10-21 | 中科声龙科技发展（北京）有限公司 | 工作量证明芯片及其处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112214448B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112214448B (zh) | 异质集成工作量证明运算芯片的数据动态重构电路及方法 | |
| US11915774B2 (en) | Memory devices and methods for managing error regions | |
| US11119857B2 (en) | Substitute redundant memory | |
| US6845024B1 (en) | Result compare circuit and method for content addressable memory (CAM) device | |
| US10754724B2 (en) | Memory device for detecting a defective memory chip | |
| US7755947B2 (en) | Nonvolatile semiconductor memory | |
| US9030894B2 (en) | Hierarchical multi-bank multi-port memory organization | |
| JPH09507949A (ja) | 内容アドレス記憶装置 | |
| WO2014047225A1 (en) | Substitute redundant memory | |
| US6633999B1 (en) | Integrated circuit with on-chip data checking resources | |
| JPH07120312B2 (ja) | バッファメモリ制御装置 | |
| Chen et al. | Design of a self-testing and self-repairing structure for highly hierarchical ultra-large capacity memory chips | |
| JP2953737B2 (ja) | 複数ビット並列テスト回路を具備する半導体メモリ | |
| Oh et al. | BIRA with optimal repair rate using fault-free memory region for area reduction | |
| US7385862B2 (en) | Shared redundant memory architecture and memory system incorporating same | |
| US5875147A (en) | Address alignment system for semiconductor memory device | |
| US7043417B1 (en) | High speed software driven emulator comprised of a plurality of emulation processors with improved multiplexed data memory | |
| US7296134B2 (en) | Fast unaligned memory access system and method | |
| TWI773570B (zh) | 基於晶圓堆疊架構的計算機系統和記憶體測試方法 | |
| US20230420035A1 (en) | In-memory computing circuit and method, and semiconductor memory | |
| WO2023245757A1 (zh) | 一种存内计算电路、方法以及半导体存储器 | |
| JP2863673B2 (ja) | 半導体記憶装置 | |
| US6874068B1 (en) | Shared memory | |
| JPS5877100A (ja) | 記憶装置 | |
| JPH04346155A (ja) | マルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240315 Address after: 10 Jialeng Road, Singapore # 09-11 Applicant after: Shenglong (Singapore) Pte. Ltd. Country or region after: Singapore Address before: 100190 2306c, 20 / F, building 2, 66 Zhongguancun East Road, Haidian District, Beijing Applicant before: SUNLUNE TECHNOLOGY DEVELOPMENT (BEIJING) Co.,Ltd. Country or region before: China |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |