CN208013953U - 一种大数据安全存储系统 - Google Patents

Abstract

本实用新型公开了一种大数据安全存储系统，包括系统总线和异构冗余对象存储系统，所述系统总线的信号交互端口连接有数字信号处理器，所述数字信号处理器的交互端口连接有FPGA控制器，所述FPGA控制器的时钟端连接有时钟同步电路，所述FPGA控制器的信号端口还连接有双口器，所述FPGA控制器的控制端通过转换器与系统总线相连接，所述FPGA控制器的数据端还连接有异构冗余对象存储系统，通过在物联网环境下的构建大数据动态存储系统，克服了传统网络中存储模式的缺陷与不足，并在安全性、跨平台性、可用性及可扩展性等方面得到很大的发展和改善，使得整个系统具有较高的数据储存速度与较大的储存空间，能够实现数据的大量储存与读取。

Description

一种大数据安全存储系统

技术领域

本实用新型涉及安全存储系统技术领域，特别涉及一种大数据安全存储系统。

背景技术

随着社会的不断发展，信息技术也在不断的进步，传统的存储系统已经无法满足金融行业大量信息的储存，存在储存空间小、效率低等问题，为了达到金融大量数据储存的要求，基于物联网环境下的金融大数据动态安全系统的设计应运而生，对于初创的金融企业来说，按照这种系统的设计可以大量的节约资金，也不用担心硬件与软件的维护问题，金融大数据存储系统的高效率性与空间大的优势对于金融企业的客户来说是至关重要的，如果数据丢失，不但危害了客户的个人信息安全，也会给金融企业造成客户流失的现象，对经济造成巨大的损失。

实用新型内容

本实用新型要解决的技术问题是提供一种大数据安全存储系统，克服了传统网络中存储模式的缺陷与不足，并在安全性、跨平台性、可用性及可扩展性等方面得到很大的发展和改善，这样可以有效解决背景技术中的问题。

为了解决上述技术问题，本实用新型的技术方案为：一种大数据安全存储系统，包括系统总线和异构冗余对象存储系统，所述系统总线的信号交互端口连接有数字信号处理器，所述数字信号处理器的交互端口连接有FPGA控制器，所述FPGA控制器的时钟端连接有时钟同步电路，所述FPGA控制器的信号端口还连接有双口器，所述双口器的信号端交互连接有连接芯片，所述连接芯片的信号端交互连接有FPGA控制器，所述FPGA控制器的控制端通过转换器与系统总线相连接，所述FPGA控制器的数据端还连接有异构冗余对象存储系统；

所述异构冗余对象存储系统包括异构冗余MDS集群、认证服务器和对象存储设备，所述异构冗余MDS集群的内部设置有元数据服务器，所述元数据服务器的信号端与认证服务器以及对象存储设备交互里连接，所述认证服务器以及对象存储设备的交互端口均连接有客户端控制平台。

作为本实用新型一种优选的技术方案，所述时钟同步电路包括时钟控制芯片，所述时钟控制芯片的正相输入端与接地端口之间并接有第一电阻，所述时钟控制芯片的反相输入端与接地端口之间并接有第二电阻。

作为本实用新型一种优选的技术方案，所述时钟控制芯片的第四引脚分别连接有第一电容和第二电容，所述第一电容和第二电容之间并联连接，所述第一电容和第二电容的并接总线上串接有第三电容。

作为本实用新型一种优选的技术方案，所述第三电容的另一端与时钟控制芯片相连接。

作为本实用新型一种优选的技术方案，所述时钟控制芯片的输出端分别连接有滤波电容和第三电阻，所述滤波电容和第三电阻之间并联连接。

作为本实用新型一种优选的技术方案，所述时钟控制芯片的第八引脚还连接有第四电阻，所述第四电阻的另一端连接有信号线。

采用上述技术方案，通过在物联网环境下的构建大数据动态存储系统，利用FPGA控制器实现数据的高速数量，并利用异构冗余对象存储系统，将数据存储和元数据管理分离开，克服了传统网络中存储模式的缺陷与不足，并在安全性、跨平台性、可用性及可扩展性等方面得到很大的发展和改善，使得整个系统具有较高的数据储存速度与较大的储存空间，能够实现数据的大量储存与读取，为数据储存功能的实现奠定了坚实的基础。

附图说明

图1为本实用新型结构示意图；

图2为本实用新型异构冗余对象存储系统示意图；

图3为本实用新型时钟同步电路图。

图中，1-系统总线；2-数字信号处理器；3-FPGA控制器；4-时钟同步电路；5-异构冗余对象存储系统；6-转换器；7-连接芯片；8-双口器；9-客户端控制平台；10-认证服务器；11-异构冗余MDS集群；12-对象存储设备；13-元数据服务器。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本实用新型，但并不构成对本实用新型的限定。此外，下面所描述的本实用新型各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。

请参阅图1至图3，本实用新型提供一种技术方案：一种大数据安全存储系统，包括系统总线1和异构冗余对象存储系统5，所述系统总线1的信号交互端口连接有数字信号处理器2，所述数字信号处理器2的交互端口连接有FPGA控制器3，所述FPGA控制器3的时钟端连接有时钟同步电路4，所述FPGA控制器3的信号端口还连接有双口器8，所述双口器8的信号端交互连接有连接芯片7，所述连接芯片7的信号端交互连接有FPGA控制器3，所述FPGA控制器3的控制端通过转换器6与系统总线1相连接，所述FPGA控制器3的数据端还连接有异构冗余对象存储系统5；

所述异构冗余对象存储系统5包括异构冗余MDS集群11、认证服务器10和对象存储设备12，所述异构冗余MDS集群11的内部设置有元数据服务器13，所述元数据服务器13的信号端与认证服务器10以及对象存储设备12交互里连接，所述认证服务器10以及对象存储设备12的交互端口均连接有客户端控制平台9。

优选的是，所述时钟同步电路4包括时钟控制芯片CLK，所述时钟控制芯片CLK的正相输入端与接地端口之间并接有第一电阻R1，所述时钟控制芯片CLK的反相输入端与接地端口之间并接有第二电阻R2；所述时钟控制芯片CLK的第四引脚分别连接有第一电容C1和第二电容C2，所述第一电容C1和第二电容C2之间并联连接，所述第一电容C1和第二电容C2的并接总线上串接有第三电容C3；所述第三电容C3的另一端与时钟控制芯片CLK相连接，所述时钟控制芯片CLK的输出端分别连接有滤波电容C4和第三电阻R3，所述滤波电容C4和第三电阻R3之间并联连接；所述时钟控制芯片CLK的第八引脚还连接有第四电阻R4，所述第四电阻R4的另一端连接有信号线。

本实用新型的工作原理：数据的输入与输出是基于触发装置与采集装置基础上设计的。数据触发的总线路与模拟的总线路共同构建了数据储存区域，将大数据进行采集并传输到异构冗余对象存储系统5中，并通过模拟总线路的数据预处理模块来实现系统的设计，大数据的模拟线路主要是：将存储系统中的大数据通过动态增益码的调度传送到环形的数据缓冲区域，并进行分析；大数据存储系统设计的流程主要是：缓冲区的信号流与控制器传输的信号流相互融合流向PCI的总线，根据数据管理的调度与评价器的分析，通过QOS数值对数据信号进行连接，其存储的功能有：(1)将PCI总线应用到外置式的系统控制器的处理器中进行缓冲区的运行。(2)数据信号的处理芯片与外部的存储空间相互融合，实现人类与机器的通信。(3)动态增益控制：通过FPGA控制器分配到的处理器设计出相应的动态增益码，使大量的数据稳定在一定的范围内；大数据存储系统的电路同步开关选择12位采样数据的模块，将调制的电路进行动态增益的反馈采样，大数据存储系统线性的动态可在-50～50dB范围内波动，根据物联网环境的特点，采用网络自动接口的功能模块，并对反馈的动态增益模块进行设计；使用三台元数据服务器13为对象存储系统提供正常的元数据存储和访问服务，这样做有以下几大优点：1)当单台服务器出现意外故障时，还可提供正常的数据存储和访问服务，很大程度上提高存储系统的可用性；2)当对象存储系统中的元数据服务器受到黑客攻击侵入时，我们可通过对三台元数据服务器的端口进行检测，通过比对即可检测出被黑客侵入的服务器，进一步提高系统的安全性；3)在三台元数据服务器之间，整合存储资源，并在其上部署RAID5架构，相对于三副本存储来说，这样既可以节省存储空间，还可在黑客侵入后，减少不必要的数据丢失，进一步提高了存储效率和系统安全性；在大数据时钟电路的端口，放置AD2014的4阶开关电源低通滤波，从而使输出的电压具有一定的稳定性，通过共享端口的自定义缓冲功能，实现主机与大数据传输之间的实时通信，基于大数据存储的时钟同步系统的采样电路可以设计出与外部I/O设备接口相连接的采样转换器，将数据通道设置的12位采样数据的模块换成16位的，使用±15V双极性的样本输入法，并使用EOC信号的转换器将TOUT转换成CNNST，实现数据的不断存储，从而使输出波形数据具有一定的自适应性能。

以上结合附图对本实用新型的实施方式作了详细说明，但本实用新型不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本实用新型原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本实用新型的保护范围内。

Claims (6)

1.一种大数据安全存储系统，包括系统总线(1)和异构冗余对象存储系统(5)，其特征在于：所述系统总线(1)的信号交互端口连接有数字信号处理器(2)，所述数字信号处理器(2)的交互端口连接有FPGA控制器(3)，所述FPGA控制器(3)的时钟端连接有时钟同步电路(4)，所述FPGA控制器(3)的信号端口还连接有双口器(8)，所述双口器(8)的信号端交互连接有连接芯片(7)，所述连接芯片(7)的信号端交互连接有FPGA控制器(3)，所述FPGA控制器(3)的控制端通过转换器(6)与系统总线(1)相连接，所述FPGA控制器(3)的数据端还连接有异构冗余对象存储系统(5)；

所述异构冗余对象存储系统(5)包括异构冗余MDS集群(11)、认证服务器(10)和对象存储设备(12)，所述异构冗余MDS集群(11)的内部设置有元数据服务器(13)，所述元数据服务器(13)的信号端与认证服务器(10)以及对象存储设备(12)交互里连接，所述认证服务器(10)以及对象存储设备(12)的交互端口均连接有客户端控制平台(9)。

2.根据权利要求1所述的一种大数据安全存储系统，其特征在于：所述时钟同步电路(4)包括时钟控制芯片(CLK)，所述时钟控制芯片(CLK)的正相输入端与接地端口之间并接有第一电阻(R1)，所述时钟控制芯片(CLK)的反相输入端与接地端口之间并接有第二电阻(R2)。

3.根据权利要求2所述的一种大数据安全存储系统，其特征在于：所述时钟控制芯片(CLK)的第四引脚分别连接有第一电容(C1)和第二电容(C2)，所述第一电容(C1)和第二电容(C2)之间并联连接，所述第一电容(C1)和第二电容(C2)的并接总线上串接有第三电容(C3)。

4.根据权利要求3所述的一种大数据安全存储系统，其特征在于：所述第三电容(C3)的另一端与时钟控制芯片(CLK)相连接。

5.根据权利要求2所述的一种大数据安全存储系统，其特征在于：所述时钟控制芯片(CLK)的输出端分别连接有滤波电容(C4)和第三电阻(R3)，所述滤波电容(C4)和第三电阻(R3)之间并联连接。

6.根据权利要求2所述的一种大数据安全存储系统，其特征在于：所述时钟控制芯片(CLK)的第八引脚还连接有第四电阻(R4)，所述第四电阻(R4)的另一端连接有信号线。