CN112214097A - 减少低阈值单元的实现方法、装置、设备及存储介质 - Google Patents

减少低阈值单元的实现方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN112214097A
CN112214097A CN202011122428.5A CN202011122428A CN112214097A CN 112214097 A CN112214097 A CN 112214097A CN 202011122428 A CN202011122428 A CN 202011122428A CN 112214097 A CN112214097 A CN 112214097A
Authority
CN
China
Prior art keywords
unit
time sequence
data path
threshold
target data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011122428.5A
Other languages
English (en)
Other versions
CN112214097B (zh
Inventor
栾晓琨
边少鲜
黄薇
邓宇
唐涛
孙永丰
王翠娜
陈占之
蒋剑锋
金文江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Feiteng Information Technology Co ltd
Original Assignee
Tianjin Feiteng Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Feiteng Information Technology Co ltd filed Critical Tianjin Feiteng Information Technology Co ltd
Priority to CN202011122428.5A priority Critical patent/CN112214097B/zh
Publication of CN112214097A publication Critical patent/CN112214097A/zh
Application granted granted Critical
Publication of CN112214097B publication Critical patent/CN112214097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供一种减少低阈值单元的实现方法、装置、设备及存储介质,涉及集成电路技术领域。该方法包括将集成电路中所有第一阈值单元替换为第二阈值单元,第一阈值单元为低阈值单元,第二阈值单元为标准阈值单元或者高阈值单元;获取单元替换后的数据路径的第一时序裕量;确定第一时序裕量为负的目标数据路径;获取到达目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于目标数据路径的终点时序单元所在数据路径的第三时序裕量;根据所述第一时序裕量、第二时序裕量和第三时序裕量的大小关系,采用大小关系对应的修复方式,对目标数据路径进行时序修复。本申请可使用最少的低阈值单元来满足集成电路的时序要求。

Description

减少低阈值单元的实现方法、装置、设备及存储介质
技术领域
本发明涉及集成电路技术领域,具体而言,涉及一种减少低阈值单元的实现方法、装置、设备及存储介质。
背景技术
随着半导体工艺技术的进步和电路集成度的发展,功耗问题已经成为当前芯片设计的关键瓶颈之一。在早期的技术中,漏电功耗可以忽略不计,但当前的工艺下漏电功耗所占的比例越来越大,成为功耗的重要来源,对漏电功耗进行优化是芯片低功耗设计的首要任务。
减少低阈值(Low Vt,LVT)单元的比例可降低漏电功耗,因此通过调节集成电路中阈值单元的占比,可调节集成电路的漏电功耗。例如,若集成电路中采用的低阈值单元过多,会使得电路的漏电流比较大,导致电路的漏电功耗增加。但是,若强制减少LVT单元,又会影响集成电路的路径时序。
因此,如何使用最少的LVT单元来满足时序要求显得格外重要。
发明内容
本发明的目的在于,针对上述现有技术中的不足,提供一种减少低阈值单元的实现方法、装置、设备及存储介质,以使用最少的低阈值单元来满足集成电路的时序要求。
为实现上述目的,本发明实施例采用的技术方案如下:
第一方面,本发明实施例提供了一种减少低阈值单元的实现方法,包括:
将集成电路中所有第一阈值单元替换为第二阈值单元,其中,所述第一阈值单元为低阈值单元,所述第二阈值单元为标准阈值单元或者高阈值单元;
获取单元替换后的数据路径的第一时序裕量;
确定所述第一时序裕量为负的目标数据路径;
获取到达所述目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于所述目标数据路径的终点时序单元所在数据路径的第三时序裕量;
根据所述第一时序裕量、所述第二时序裕量和所述第三时序裕量的大小关系,采用所述大小关系对应的修复方式,对所述目标数据路径进行时序修复。
可选的,所述根据所述第一时序裕量、所述第二时序裕量和所述第三时序裕量的大小关系,采用所述大小关系对应的修复方式,对所述目标数据路径进行时序修复,包括:
根据所述大小关系,展示所述大小关系对应的修复指示信息,所述修复指示信息用于指示所述修复方式;
根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复。
可选的,所述大小关系为:m>0,n≤0,且m>|s|;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作指令,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于|s|。
可选的,所述大小关系为:n>0,m≤0,且n>|s|;所述修复指示信息包括:所述终点时序单元的时钟延时增加指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于|s|。
可选的,所述大小关系为:m>0,n≤0,且m<|s|;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息,以及所述目标数据路径的阈值类型换回指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于m;
根据针对所述目标数据路径上部分第二阈值单元的类型换回操作,将所述部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m;
其中,所述部分第二阈值单元为:从所述目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
可选的,所述大小关系为:n>0,m≤0,且n<|s|;所述修复指示信息包括:所述终点时序单元的时钟延时增加指示信息,以及所述目标数据路径的阈值类型换回指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于n;
根据针对所述目标数据路径上部分第二阈值单元的类型换回操作,将所述部分第二阈值单元换回第一阈值单元,以使得换回后的所述第一阈值单元的延时减少量等于|s|-n;
其中,所述部分第二阈值单元为:从所述目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
可选的,所述大小关系为:m>0,n>0,且m+n≥|s|;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息,以及所述终点时序单元的时钟延时增加指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于m;
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于n。
可选的,所述大小关系为:m>0,n>0,且m+n<|s|;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息、所述终点时序单元的时钟延时增加指示信息,以及所述目标数据路径的阈值类型更换指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于m;
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于n;
根据针对所述所述目标数据路径上部分第二阈值单元的类型换回操作,将所述部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m-n;
其中,所述部分第二阈值单元为:从所述目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
可选的,所述大小关系为:m和n均为正,且m和n中的最小值大于|s|,则所述修复指示信息包括:所述终点时序单元的时钟延时增加指示信息或者,所述起点时序单元的时钟延时减小指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于s;或者,
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于s。
可选的,所述大小关系为m>n>0,且n>|s|;或者,n>m>0,且m>|s|。
可选的,所述大小关系为:m≤0,n≤0;所述修复指示信息包括:所述目标数据路径上替换后的所述第二阈值单元的类型换回指示信息;其中,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对替换后的所述第二阈值单元的类型换回操作,将替换后的所述第二阈值单元换回所述第一阈值单元,以使得换回的所述第一阈值单元的延时减小量等于|s|;其中,s为所述第一时序裕量。
可选的,所述将集成电路中所有第一阈值单元替换为第二阈值单元之后,所述方法还包括:
对单元替换后的所述数据路径中的阈值单元进行冻结。
第二方面,本申请实施例还提供一种减少低阈值单元的实现装置,包括:
替换模块,用于将集成电路中所有第一阈值单元替换为第二阈值单元,其中,所述第一阈值单元为低阈值单元,所述第二阈值单元为标准阈值单元或者高阈值单元;
第一获取模块,用于获取单元替换后的数据路径的第一时序裕量;
确定模块,用于确定所述第一时序裕量为负的目标数据路径;
第二获取模块,用于获取到达所述目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于所述目标数据路径的终点时序单元所在数据路径的第三时序裕量;
修复模块,用于根据所述第一时序裕量、所述第二时序裕量和所述第三时序裕量的大小关系,采用所述大小关系对应的修复方式,对所述目标数据路径进行时序修复。
第三方面,本申请实施例还提供一种计算机设备,包括:存储器和处理器,所述存储器存储有所述处理器可执行的计算机程序,所述处理器执行所述计算机程序时实现上述第一方面所提供的任一减少低阈值单元的实现方法。
第四方面,本申请实施例还提供一种存储介质,所述存储介质上存储有计算机程序,所述计算机程序被读取并执行时,实现上述第一方面所提供的任一减少低阈值单元的实现方法。
本申请的有益效果是:
本申请所提供的减少低阈值单元的实现方法、装置、设备及存储介质中,可通过先将集成电路中所有第一阈值单元替换为第二阈值单元,其中,第一阈值单元为低阈值单元,第二阈值单元为标准阈值单元或者高阈值单元,再获取单元替换后的数据路径的第一时序裕量,确定第一时序裕量为负的目标数据路径,并获取到达该目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于该目标数据路径的终点时序单元所在数据路径的第三时序裕量,继而根据第一时序裕量、第二时序裕量和第三时序裕量的大小关系,采用大小关系对应的修复方式,对目标数据路径进行时序修复。该实施例提供的方法中,可在将所有第一阈值单元均替换为第二阈值单元之后,基于第一时序裕量为负的目标数据路径上,起点时序单元的第二时序裕量以及终点时序单元的第三时序裕量进行路径时序的修复,既减小了集成电路中第一阈值单元即低阈值单元的比例,减小集成电路的功耗,提高了集成电路的稳定性,又保证了集成电路中数据路径的时序问题,因此可使用最少的低阈值单元来满足集成电路的时序要求。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的减少低阈值单元的实现方法的流程示意图一;
图2为本申请实施例提供的减少低阈值单元的实现方法的流程示意图二;
图3为本申请实施例提供的减少低阈值单元的实现方法的流程示意图三;
图4为本申请实施例提供的减少低阈值单元的实现方法的流程示意图四;
图5为本申请实施例提供的减少低阈值单元的实现方法的流程示意图五;
图6为本申请实施例提供的减少低阈值单元的实现方法的流程示意图六;
图7为本申请实施例提供的一种减少低阈值单元的实现装置的示意图;
图8为本申请实施例提供的计算机设备的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。
本申请实施例提供的减少低阈值单元的实现方法,可应用于集成电路的开发设计过程,其可由安装并运行有用以减少低阈值单元的程序的计算机设备,通过运行该用以减少低阈值单元的程序进行实现。需要指出的是,该用以减少低阈值单元的程序例如可以作为布局布线工具的插件进行运行,也可作为布局布线工具之外的其他程序进行运行。计算机设备可以为笔记本电脑、台式电脑、平板电脑等任一形态的具有计算处理功能的终端设备,也可以为服务器,如本地服务器或者云端服务器等其他产品形态。
需要指出的是,本申请所涉及的不同类型的阈值单元指的是,不同电压阈值的标准单元,其可包括:高阈值(High Vt,HVT)单元、标准阈值(Standard Vt,SVT)单元以及LVT单元等。其中,阈值单元的阈值越高,延时越大,但功耗越小;反之,阈值越小,延时越小,但功耗却越大,稳定性也越差。
由于不同类型的阈值单元的时序以及功耗等属性等各不相同,因此,在集成电路在开发设计过程中,为得到更高性能的集成电路,通常会采用高比例的LVT单元,但LVT单元的数量过多,会导致集成电路的功耗增加;但是若LVT单元的使用量越低,集成电路的稳定性越强。但是,如果一味的强制减小LVT单元的使用量,又可能导致集成电路的路径时序问题。有鉴于此,如何合理的使用各类型的阈值单元,对集成电路的电路性能、稳定性以及路径时序等格外重要。
在集成电路的布局(place)设计阶段,会保证集成电路尽可能达到目标性能需求,集成电路中会尽可能地采用更多的LVT单元。而在布局完成后,便可执行本申请实施例提供的各减少低阈值单元的实现方法进行LVT单元的单元替换,以及路径时序等操作,以尽可能减小集成电路中LVT单元的比例,减小集成电路功耗,提高集成电路的稳定性的情况下,对集成电路的数据路径进行时序修复,以使用最少的LVT单元来满足集成电路的时序要求。
如下结合附图对本申请实施例提供的减少低阈值单元的实现方法的多个实现方式进行示例解释说明。
图1为本申请实施例提供的减少低阈值单元的实现方法的流程示意图一。图1所示,该减少低阈值单元的实现方法可包括:
S101、将集成电路中所有第一阈值单元替换为第二阈值单元。
其中,该第一阈值单元为低阈值单元,该第二阈值单元为标准阈值单元或者高阈值单元。
完成布局后,集成电路中可能存在多种类型的阈值单元,即,既可能存在第一阈值单元,也可能存在第二阈值单元等。在执行该S101之前,可先查找该集成电路中的第一阈值单元。在查找出该第一阈值单元后,还可对该集成电路中的第一阈值单元进行标记显示,例如高亮显示、采用预设颜色进行显示等。
在一可能的实现方式中,可采用预设的电压阈值分析脚本,对集成电路中的各个标准单元进行检查,根据检查结果,确定该集成单路中存在的所有第一阈值单元。示例的,可采用该电压阈值分析脚本,对集成电路中各数据路径上的标准单元进行检查,根据检查结果确定各数据路径上是否存在第一阈值单元,继而查找集成电路中存在第一阈值单元的数据路径。
在查找出存在第一阈值单元的数据路径后,可将该数据路径上的所有第一阈值单元均替换为第二阈值单元。示例的,在查找出集成电路中存在第一阈值单元的数据路径后,可在集成电路的布局界面上展示所有第一阈值单元的类型更换指示信息,和/或,对所有第一阈值单元进行标记显示。在一种示例中,所有第一阈值单元的类型更换指示信息可以一条指示信息进行展示,该一条指示信息具有所有第一阈值单元的标识,以及类型修改指示等。在另一种示例中,所有第一阈值单元的类型更换指示信息也可逐条进行信息展示,逐条展示的每条类型更换指示信息,可仅包含一个第一阈值单元的类型修改指示。
无论是所有第一阈值单元的类型更换指示信息,还是对所有第一阈值单元进行标记显示,当用户在获知显示的内容后,可在该集成电路的布局界面上输入类型更换操作,基于该类型更换操作,将所有第一阈值单元的类型从第一类型,更新为第二类型,从而实现第一阈值单元到第二阈值单元的替换。其中,类型更换操作可以包括:针对所有第一阈值单元的一键更换操作,如此可响应该类型更换操作,一次将所有的第一阈值单元进行类型更换,基于用户的一次操作,将所有的第一阈值单元均可替换为第二阈值单元。该类型更换操作也可以包括:各个第一阈值单元的单个更换操作,如此,每输入针对一个第一阈值单元的单个更换操作,便可对一个第一阈值单元进行类型更换,以将一个第一阈值单元可替换为第二阈值单元,因此,针对多个第一阈值单元的单个更换操作,便可逐一对该所有第一阈值单元进行类型更换,实现了所有第一阈值单元的一对一的单元替换。
可选的,在S101中将集成电路中所有第一阈值单元替换为第二阈值单元之后,该方法还可包括:
对单元替换后的数据路径中的阈值单元进行冻结。
对数据路径中的阈值单元进行冻结,指的是,对该数据路径的阈值单元更改功能进行冻结,以避免由于工具问题造成的阈值单元的类型更改,保证数据路径的时序修复过程中的集成电路的稳定性,从而保证数据路径的时序修复准确度。
S102、获取单元替换后的数据路径的第一时序裕量。
在执行上述S101中的单元替换后,集成电路中便不存在第一阈值单元了。
在可能实现方式中,可从预设的时序分析工具,获取该集成电路的时序分析结果。从该时序分析结果中查找单元替换后的数据路径的第一时序裕量。也就是说,在执行S101之后,可采用该时序分析工具,对该单元替换后的集成电路进行时序分析,得到该时序分析结果。
示例的,在具体的实现过程中,可在时序分析工具中导入该集成电路的布局图,继而使得该时序分析工具可基于该集成电路的布局图,对该集成电路进行时序分析。如上提及的时序分析工具,可以为预设的布局布线工具中的预先集成的时序分析工具,也可以为与该布局布线工具相互独立的另一分析工具。
需要指出的是,本申请各实施例所涉及的时序裕量均可以为建立时间时序裕量。如此,时序分析工具则可以为建立时间的时序分析工具,又或者,至少具有建立时间的分析功能。
S103、确定该第一时序裕量为负的目标数据路径。
在得到单元替换后的数据路径的第一时序裕量的情况下,可从集成电路中,单元替换后的多个数据路径中确定第一时序裕量为负的数据路径为该目标数据路径。
S104、获取到达该目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于该目标数据路径的终点时序单元所在数据路径的第三时序裕量。
在具体实现中,可从该集成电路的时序分析结果中,查找到达该起点时序单元所在数据路径的第二时序裕量,以及起始于该终点时序单元所在数据路径的第三时序裕量。
S105、根据该第一时序裕量、该第二时序裕量和该第三时序裕量的大小关系,采用该大小关系对应的修复方式,对该目标数据路径进行时序修复。
在可能的实现方式中,可根据该大小关系,从预设的修复方式库中,查找该大小关系对应的修复方式,并采用该修复方式对该目标数据路径进行时序修复。在一种示例实现中,展示该修复方式对应的指示信息,基于用户输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复。在另一种示例中,通过执行脚本的方式,自动根据该修复方式,对该目标数据路径进行时序修复。
可选的,还可从上述时序分析结果中获取各数据路径的时序违反值。那么,在可能的实现方式中,可根据各数据路径中的最差时序违反值以及该集成电路的时钟周期,计算目标偏差值。
如此,在进行时序修复的过程中,可根据该大小关系,以及该目标偏差值,采用该大小关系对应的修复方式,对该目标数据路径进行时序修复,使得时序修复后的目标数据路径的时序违反值小于该目标偏差值。
在时序修复之后,还可重新对时序修复后的集成电路中的各数据路径进行时序分析,以确定时序修复后的集成电路中是否存在时序违反的数据路径。若还存在时序违反的数据路径,还需根据重新分析得到的最差时序违反值,以及该时钟周期,对目标偏差值进行更新,继而根据更新后的目标偏差值,以及重新分析所得到的大小关系,继续进行数据路径的时序修复,直至,时序修复后的集成电路中不存在时序违反的数据路径。
本申请实施例提供的减少低阈值单元的实现方法,可通过先将集成电路中所有第一阈值单元替换为第二阈值单元,其中,第一阈值单元为低阈值单元,第二阈值单元为标准阈值单元或者高阈值单元,再获取单元替换后的数据路径的第一时序裕量,确定第一时序裕量为负的目标数据路径,并获取到达该目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于该目标数据路径的终点时序单元所在数据路径的第三时序裕量,继而根据第一时序裕量、第二时序裕量和第三时序裕量的大小关系,采用大小关系对应的修复方式,对目标数据路径进行时序修复。该实施例提供的方法中,可在将所有第一阈值单元均替换为第二阈值单元之后,基于第一时序裕量为负的目标数据路径上,起点时序单元的第二时序裕量以及终点时序单元的第三时序裕量进行路径时序的修复,既减小了集成电路中第一阈值单元即低阈值单元的比例,减小集成电路的功耗,提高了集成电路的稳定性,又保证了集成电路中数据路径的时序问题,因此可使用最少的低阈值单元来满足集成电路的时序要求。
在上述图1所提供的减少低阈值单元的实现方法的基础上,本申请实施例还提供一种减少低阈值单元的可能实现方式。图2为本申请实施例提供的减少低阈值单元的实现方法的流程示意图二。如图2所示,上述方法中S105中根据该第一时序裕量、该第二时序裕量和该第三时序裕量的大小关系,采用该大小关系对应的修复方式,对该目标数据路径进行时序修复,可包括:
S201、根据该大小关系,展示该大小关系对应的修复指示信息,该修复指示信息用于指示该修复方式。
在可能的实现方式中,可根据该大小关系,从预设的修复方式库中,查找该大小关系对应的修复方式,并在该集成电路的布局界面上,展示该修复方式的指示信息,即该大小关系对应的修复指示信息。
S202、根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复。
该调整操作可包括:时钟延时调整操作和/或类型更换操作。
在一种示例方式中,若调整操作为:时钟延时调整操作,则一旦接收到该时钟延时调整操作,可根据该时钟延时调整操作,对该目标数据路径上该时钟延时调整操作对应单元的时钟延时进行调整,以对该目标数据路径进行时序修复。
在另一种示例方式中,若调整操作为:时钟延时调整操作,和类型更换操作,则一旦接收到该调整操作,可根据该时钟延时调整操作,对该目标数据路径上所述时钟延时调整操作对应单元的时钟延时进行时钟延时进行调整,还根据该类型更换操作,对该类型更换操作对应单元的阈值类型进行更换,从而对该目标数据路径进行时序修复。
在一种示例方式中,若调整操作为:类型更换操作,则一旦接收到该类型更换操作,可根据该类型更换操作,对该目标数据路径上该类型更换操作对应单元的阈值单元类型进行调整,以对该目标数据路径进行时序修复。
本实施例提供的减少低阈值单元的实现方法,可根据大小关系,展示大小关系对应的修复指示信息,并根据针对该目标数据路径输入的修复方式对应的调整操作,对目标数据路径进行时序修复,可在使用最少的低阈值单元的情况下,保证目标数据路径的时序修复更精确。
如下通过大小关系的多个具体可能的示例,对目标数据路径的时序修复进行示例解释说明。下文提及的s表示第一时序裕量,m表示第二时序裕量、n表示第三时序裕量。
在第一种大小关系的示例中,该大小关系可以为m>0,n≤0,且m>|s|,则该修复指示信息可包括:起点时序单元的时钟延时减小指示信息。时钟延时减小指示信息可用于指示:对该起点时序单元的时钟延时进行减小。
可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
根据针对该起点时序单元的延时减小操作,对该起点时序单元的时钟延时进行减小,使得该起点时序单元的延时减小量等于|s|。
在具体执行过程中,可根据该延时减小操作,将该起点时序单元的时钟延时直接减小,等于|s|的延时减小量;也可根据该延时减小操作,分多次进行时钟延时的减小,每次减小预设的延时量,直至该起点时序单元的延时减小量等于该|s|,则完成对该起点时序单元的延时减小。
示例的,可根据该延时减小操作,减小该起点时序单元的时钟端口的时钟缓冲器的数量,实现对该起点时序单元的延时减小。
在第二种大小关系的示例中,该大小关系可以为n>0,m≤0,且n>|s|,则该修复指示信息可包括:终点时序单元的时钟延时增加指示信息。时钟延时增加指示信息可用于指示:对该终点时序单元的时钟延时进行增加。
可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
根据针对该终点时序单元的延时增加操作,对该终点时序单元的时钟延时进行增加,使得该终点时序单元的延时增加量等于|s|。
在具体执行过程中,可根据该延时增加操作,将该终点时序单元的时钟延时直接增加,等于|s|的延时增加量;也可根据该延时增加操作,分多次进行时钟延时的增加,每次增加预设的延时量,直至该终点时序单元的延时增加量等于|s|,则完成对该终点时序单元的延时增加。
示例的,可根据该延时增加操作,增加该终点时序单元的时钟端口的时钟缓冲器的数量,实现对该终点时序单元的延时增加。
在第三种大小关系的示例中,该大小关系可以为m>0,n≤0,且m<|s|,则该修复指示信息可包括:起点时序单元的时钟延时减小指示信息,以及该目标数据路径的阈值类型换回指示信息。时钟延时减小指示信息可用于指示:对该起点时序单元的时钟延时进行减小,阈值类型换回指示信息可用于指示对该目标数据路径上的替换后的部分第二阈值单元的类型换回为第一阈值单元。
图3为本申请实施例提供的减少低阈值单元的实现方法的流程示意图三。如图3所示,可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
S301、根据针对该起点时序单元的延时减小操作,对该起点时序单元的时钟延时进行减小,使得该起点时序单元的延时减小量等于m。
在具体执行过程中,可根据该延时减小操作,将该起点时序单元的时钟延时直接减小,等于m的延时减小量;也可根据该延时减小操作,分多次进行时钟延时的减小,每次减小预设的延时量,直至该起点时序单元的延时减小量等于m,则完成对该起点时序单元的延时减小。
S302、根据针对该目标数据路径上部分第二阈值单元的类型换回操作,将该部分第二阈值单元换回该第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m。
其中,该部分第二阈值单元为:从该目标数据路径上替换后的第二阈值单元中选择的第二阈值单元,其可以为一个,也可以为多个。
在具体执行过程中,可根据该类型换回操作,将该部分第二阈值单元的类型换回为第一阈值单元,即将该部分第二阈值单元的类型恢复至替换前的第一阈值单元;也可根据该类型换回操作,分多次将该部分第二阈值单元进行类型进行换回,每次换回预设数量的第二阈值单元,直至换回后的第一阈值单元的延时减少量等于|s|-m,从而满足数据路径的时序要求。
在第四种大小关系的示例中,该大小关系可以为n>0,m≤0,且n<|s|,则修复指示信息包括:该终点时序单元的时钟延时增加指示信息,以及目标数据路径的阈值类型换回指示信息。时钟延时增加指示信息可用于指示:对该终点时序单元的时钟延时进行增加,阈值类型换回指示信息可用于指示对该目标数据路径上的替换后的部分第二阈值单元的类型换回为第一阈值单元。
图4为本申请实施例提供的减少低阈值单元的实现方法的流程示意图四。如图4所示,可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
S401、根据针对该终点时序单元的延时增加操作,对该终点时序单元的时钟延时进行增加,使得该终点时序单元的延时增加量等于n。
在具体执行过程中,可根据该延时增加操作,将该终点时序单元的时钟延时直接增加,等于n的延时增加量;也可根据该延时增加操作,分多次进行时钟延时的增加,每次增加预设的延时量,直至该终点时序单元的延时增加量等于n,则完成对该终点时序单元的延时增加。
S402、根据针对该目标数据路径上部分第二阈值单元的类型换回操作,将该部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-n。
其中,该部分第二阈值单元为:从该目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
在具体执行过程中,可根据该类型换回操作,将该部分第二阈值单元的类型换回为第一阈值单元,即将该部分第二阈值单元的类型恢复至替换前的第一阈值单元;也可根据该类型换回操作,分多次将该部分第二阈值单元进行类型进行换回,每次换回预设数量的第二阈值单元,直至换回后的第一阈值单元的延时减少量等于|s|-n,从而满足数据路径的时序。
在第五种大小关系的示例中,该大小关系可以为m>0,n>0,且m+n≥|s|,则修复指示信息包括:起点时序单元的时钟延时减小指示信息,以及终点时序单元的时钟延时增加指示信息。
图5为本申请实施例提供的减少低阈值单元的实现方法的流程示意图五。如图5所示,可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
S501、根据针对该起点时序单元的延时减小操作,对该起点时序单元的时钟延时进行减小,使得该起点时序单元的延时减小量等于m。
该S501的具体实现可与上述S301类似,具体参照上述,在此不再赘述。
S502、根据针对该终点时序单元的延时增加操作,对该终点时序单元的时钟延时进行增加,使得该终点时序单元的延时增加量等于n。
该S502的具体实现可与上述S401类似,具体参照上述,在此不再赘述。
在第六种大小关系的示例中,该大小关系可以为m>0,n>0,且m+n<|s|,则修复指示信息包括:起点时序单元的时钟延时减小指示信息、终点时序单元的时钟延时增加指示信息,以及目标数据路径的阈值类型更换指示信息。
图6为本申请实施例提供的减少低阈值单元的实现方法的流程示意图六。如图6所示,可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
S601、根据针对该起点时序单元的延时减小操作,对该起点时序单元的时钟延时进行减小,使得该起点时序单元的延时减小量等于m。
该S601的具体实现可与上述S301类似,具体参照上述,在此不再赘述。
S602、根据针对该终点时序单元的延时增加操作,对该终点时序单元的时钟延时进行增加,使得该终点时序单元的延时增加量等于n。
该S602的具体实现可与上述S401类似,具体参照上述,在此不再赘述。
S603、根据针对该所述目标数据路径上部分第二阈值单元的类型换回操作,将该部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m-n。
其中,该部分第二阈值单元为:从该目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
在具体执行过程中,可根据该类型换回操作,将该部分第二阈值单元的类型换回为第一阈值单元,即将该部分第二阈值单元的类型恢复至替换前的第一阈值单元;也可根据该类型换回操作,分多次将该部分第二阈值单元进行类型进行换回,每次换回预设数量的第二阈值单元,直至换回后的第一阈值单元的延时减少量等于|s|-m-n。
在第七种大小关系的示例中,该大小关系可以为m和n均为正,且m和n中的最小值大于|s|,修复指示信息包括:终点时序单元的时钟延时增加指示信息,或者,起点时序单元的时钟延时减小指示信息。
可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
根据针对该终点时序单元的延时增加操作,对该终点时序单元的时钟延时进行增加,使得该终点时序单元的延时增加量等于s;或者,
根据针对该起点时序单元的延时减小操作,对该起点时序单元的时钟延时进行减小,使得该起点时序单元的延时减小量等于s。
在该第七种大小关系的示例中,大小关系可为如下任一子关系示例:m>n>0,且n>|s|;n>m>0,且m>|s|。即,只要m和n均为正,无论哪个值大,只要其中的最大值大于|s|,便可将终点时序单元的延时增加s,也可将该起点时序单元的延时减小s。
在第八种大小关系的示例中,该大小关系可以为m≤0,n≤0,修复指示信息包括:目标数据路径上替换后的第二阈值单元的类型换回指示信息。
可选的,上述S202中根据针对该目标数据路径输入的该修复方式对应的调整操作,对该目标数据路径进行时序修复可包括:
根据针对替换后的第二阈值单元的类型换回操作,将替换后的该第二阈值单元换回第一阈值单元,以使得换回的第一阈值单元的延时减小量等于|s|。
在具体执行过程中,可根据该类型换回操作,将该目标数据路径上替换后的第二阈值单元的类型换回为第一阈值单元,即将替换后的第二阈值单元的类型恢复至替换前的第一阈值单元;也可根据该类型换回操作,分多次将替换后的第二阈值单元进行类型进行换回,每次换回预设数量的第二阈值单元,直至换回后的第一阈值单元的延时减少量等于|s|,从而满足该目标数据路径的时序要求。
本申请实施例通过上述多个不同的小关系的示例,采用不同的手段,对目标数据路径进行时序修复,可保证时序修复的效果,以保证修复后的数据路径的时序要求。
下述对用以执行的本申请所提供的减少低阈值单元的实现方法的装置、设备及存储介质等进行说明,其具体的实现过程以及技术效果参见上述,下述不再赘述。
图7为本申请实施例提供的一种减少低阈值单元的实现装置的示意图,如图7所示,该减少低阈值单元的实现装置700可包括:
替换模块701,用于将集成电路中所有第一阈值单元替换为第二阈值单元,其中,所述第一阈值单元为低阈值单元,所述第二阈值单元为标准阈值单元或者高阈值单元。
第一获取模块702,用于获取单元替换后的数据路径的第一时序裕量。
确定模块703,用于确定第一时序裕量为负的目标数据路径。
第二获取模块704,用于获取到达目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于目标数据路径的终点时序单元在数据路径的第三时序裕量。
修复模块705,用于根据第一时序裕量、第二时序裕量和第三时序裕量的大小关系,采用大小关系对应的修复方式,对目标数据路径进行时序修复。
可选的,修复模块705包括:
展示单元,用于根据大小关系,展示大小关系对应的修复指示信息,修复指示信息用于指示修复方式。
调整单元,用于根据针对目标数据路径输入的所述修复方式对应的调整操作,对目标数据路径进行时序修复。
可选的,大小关系为:m>0,n≤0,且m>|s|;其中,s为第一时序裕量,m为第二时序裕量、n为第三时序裕量;修复指示信息包括:起点时序单元的时钟延时减小指示信息。
调整单元,具体用于根据针对起点时序单元的延时减小操作,对起点时序单元的时钟延时进行减小,使得起点时序单元的延时减小量等于|s|。
可选的,大小关系为:n>0,m≤0,且n>|s|;修复指示信息包括:终点时序单元的时钟延时增加指示信息;其中,s为第一时序裕量,m为第二时序裕量、n为第三时序裕量;
调整单元,具体用于根据针对终点时序单元的延时增加操作,对终点时序单元的时钟延时进行增加,使得终点时序单元的延时增加量等于|s|。
可选的,大小关系为:m>0,n≤0,且m<|s|;修复指示信息包括:起点时序单元的时钟延时减小指示信息,以及目标数据路径的阈值类型换回指示信息;其中,s为第一时序裕量,m为第二时序裕量、n为第三时序裕量。
调整单元,具体用于根据针对起点时序单元的延时减小操作,对起点时序单元的时钟延时进行减小,使得起点时序单元的延时减小量等于m;根据针对目标数据路径上部分第二阈值单元的类型换回操作,将部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m。
其中,部分第二阈值单元为:从目标数据路径上替换后的第二阈值单元中所选择的第二阈值单元。
可选的,大小关系为:n>0,m≤0,且n<|s|;修复指示信息包括:终点时序单元的时钟延时增加指示信息,以及目标数据路径的阈值类型换回指示信息;其中,s为第一时序裕量,m为第二时序裕量、n为第三时序裕量;
调整单元,具体用于根据针对终点时序单元的延时增加操作,对终点时序单元的时钟延时进行增加,使得终点时序单元的延时增加量等于n;根据针对目标数据路径上部分第二阈值单元的类型换回操作,将部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-n。
其中,部分第二阈值单元为:从目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
可选的,大小关系为:m>0,n>0,且m+n≥|s|;修复指示信息包括:起点时序单元的时钟延时减小指示信息,以及终点时序单元的时钟延时增加指示信息;其中,s为第一时序裕量,m为第二时序裕量、n为第三时序裕量。
调整单元,具体用于根据针对起点时序单元的延时减小操作,对起点时序单元的时钟延时进行减小,使得起点时序单元的延时减小量等于m;根据针对终点时序单元的延时增加操作,对终点时序单元的时钟延时进行增加,使得终点时序单元的延时增加量等于n。
可选的,大小关系为:m>0,n>0,且m+n<|s|;修复指示信息包括:起点时序单元的时钟延时减小指示信息、终点时序单元的时钟延时增加指示信息,以及目标数据路径的阈值类型更换指示信息;其中,s为第一时序裕量,m为第二时序裕量、n为第三时序裕量;
调整单元,具体用于根据针对起点时序单元的延时减小操作,对起点时序单元的时钟延时进行减小,使得起点时序单元的延时减小量等于m;根据针对终点时序单元的延时增加操作,对终点时序单元的时钟延时进行增加,使得终点时序单元的延时增加量等于n;根据针对目标数据路径上部分第二阈值单元的类型换回操作,将部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m-n。
其中,部分第二阈值单元为:从目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
可选的,大小关系为:m和n均为正,且m和n中的最小值大于|s|,则修复指示信息包括:终点时序单元的时钟延时增加指示信息或者,起点时序单元的时钟延时减小指示信息;其中,s为第一时序裕量,m为第二时序裕量、n为第三时序裕量。
调整单元,具体用于根据针对终点时序单元的延时增加操作,对终点时序单元的时钟延时进行增加,使得终点时序单元的延时增加量等于s。或者,
调整单元,具体用于根据针对起点时序单元的延时减小操作,对起点时序单元的时钟延时进行减小,使得起点时序单元的延时减小量等于s。
可选的,大小关系为m>n>0,且n>|s|;或者,n>m>0,且m>|s|。
可选的,大小关系为:m≤0,n≤0;修复指示信息包括:目标数据路径上替换后的第二阈值单元的类型换回指示信息;其中,m为第二时序裕量、n为第三时序裕量;
调整单元,具体用于根据针对替换后的第二阈值单元的类型换回操作,将替换后的第二阈值单元换回第一阈值单元,以使得换回的第一阈值单元的延时减小量等于|s|;其中,s为第一时序裕量。
可选的,减少低阈值单元的实现装置700还可包括:
冻结模块,用于在替换模块701将集成电路中所有第一阈值单元替换为第二阈值单元之后,对单元替换后的数据路径中的阈值单元进行冻结。
上述装置用于执行前述实施例提供的方法,其实现原理和技术效果类似,在此不再赘述。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路,例如:一个或多个特定集成电路(Application Specific Integrated Circuit,简称ASIC),或,一个或多个微处理器(digital singnal processor,简称DSP),或,一个或者多个现场可编程门阵列(Field Programmable Gate Array,简称FPGA)等。再如,当以上某个模块通过处理元件调度程序代码的形式实现时,该处理元件可以是通用处理器,例如中央处理器(CentralProcessing Unit,简称CPU)或其它可以调用程序代码的处理器。再如,这些模块可以集成在一起,以片上系统(system-on-a-chip,简称SOC)的形式实现。
图8为本申请实施例提供的计算机设备的示意图,该计算机设备可以为具备计算处理功能的计算设备或服务器。
该计算机设备800包括:存储器801、处理器802。存储器801和处理器802通过总线连接。
存储器801用于存储程序,处理器802调用存储器801存储的程序,以执行上述方法实施例。具体实现方式和技术效果类似,这里不再赘述。
可选地,本发明还提供一种程序产品,例如计算机可读存储介质,包括程序,该程序在被处理器执行时用于执行上述方法实施例。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(英文:processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(英文:Read-Only Memory,简称:ROM)、随机存取存储器(英文:Random Access Memory,简称:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
上仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种减少低阈值单元的实现方法,其特征在于,包括:
将集成电路中所有第一阈值单元替换为第二阈值单元,其中,所述第一阈值单元为低阈值单元,所述第二阈值单元为标准阈值单元或者高阈值单元;
获取单元替换后的数据路径的第一时序裕量;
确定所述第一时序裕量为负的目标数据路径;
获取到达所述目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于所述目标数据路径的终点时序单元所在数据路径的第三时序裕量;
根据所述第一时序裕量、所述第二时序裕量和所述第三时序裕量的大小关系,采用所述大小关系对应的修复方式,对所述目标数据路径进行时序修复。
2.根据权利要求1所述的方法,其特征在于,所述根据所述第一时序裕量、所述第二时序裕量和所述第三时序裕量的大小关系,采用所述大小关系对应的修复方式,对所述目标数据路径进行时序修复,包括:
根据所述大小关系,展示所述大小关系对应的修复指示信息,所述修复指示信息用于指示所述修复方式;
根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复。
3.根据权利要求2所述的方法,其特征在于,所述大小关系为:m>0,n≤0,且m>|s|;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作指令,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于|s|。
4.根据权利要求2所述的方法,其特征在于,所述大小关系为:n>0,m≤0,且n>|s|;所述修复指示信息包括:所述终点时序单元的时钟延时增加指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于|s|。
5.根据权利要求2所述的方法,其特征在于,所述大小关系为:m>0,n≤0,且m<|s|;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息,以及所述目标数据路径的阈值类型换回指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于m;
根据针对所述目标数据路径上部分第二阈值单元的类型换回操作,将所述部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m;
其中,所述部分第二阈值单元为:从所述目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
6.根据权利要求2所述的方法,其特征在于,所述大小关系为:n>0,m≤0,且n<|s|;所述修复指示信息包括:所述终点时序单元的时钟延时增加指示信息,以及所述目标数据路径的阈值类型换回指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于n;
根据针对所述目标数据路径上部分第二阈值单元的类型换回操作,将所述部分第二阈值单元换回第一阈值单元,以使得换回后的所述第一阈值单元的延时减少量等于|s|-n;
其中,所述部分第二阈值单元为:从所述目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
7.根据权利要求2所述的方法,其特征在于,所述大小关系为:m>0,n>0,且m+n≥|s|;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息,以及所述终点时序单元的时钟延时增加指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于m;
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于n。
8.根据权利要求2所述的方法,其特征在于,所述大小关系为:m>0,n>0,且m+n<|s|;所述修复指示信息包括:所述起点时序单元的时钟延时减小指示信息、所述终点时序单元的时钟延时增加指示信息,以及所述目标数据路径的阈值类型更换指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于m;
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于n;
根据针对所述目标数据路径上部分第二阈值单元的类型换回操作,将所述部分第二阈值单元换回第一阈值单元,以使得换回后的第一阈值单元的延时减少量等于|s|-m-n;
其中,所述部分第二阈值单元为:从所述目标数据路径上替换后的第二阈值单元中选择的第二阈值单元。
9.根据权利要求2所述的方法,其特征在于,所述大小关系为:m和n均为正,且m和n中的最小值大于|s|,则所述修复指示信息包括:所述终点时序单元的时钟延时增加指示信息或者,所述起点时序单元的时钟延时减小指示信息;其中,s为所述第一时序裕量,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对所述终点时序单元的延时增加操作,对所述终点时序单元的时钟延时进行增加,使得所述终点时序单元的延时增加量等于s;或者,
根据针对所述起点时序单元的延时减小操作,对所述起点时序单元的时钟延时进行减小,使得所述起点时序单元的延时减小量等于s。
10.根据权利要求9所述的方法,其特征在于,所述大小关系为m>n>0,且n>|s|;或者,n>m>0,且m>|s|。
11.根据权利要求2所述的方法,其特征在于,所述大小关系为:m≤0,n≤0;所述修复指示信息包括:所述目标数据路径上替换后的所述第二阈值单元的类型换回指示信息;其中,m为所述第二时序裕量、n为所述第三时序裕量;
所述根据针对所述目标数据路径输入的所述修复方式对应的调整操作,对所述目标数据路径进行时序修复,包括:
根据针对替换后的所述第二阈值单元的类型换回操作,将替换后的所述第二阈值单元换回所述第一阈值单元,以使得换回的所述第一阈值单元的延时减小量等于|s|;其中,s为所述第一时序裕量。
12.根据权利要求1-11中任一所述的方法,其特征在于,所述将集成电路中所有第一阈值单元替换为第二阈值单元之后,所述方法还包括:
对单元替换后的所述数据路径中的阈值单元进行冻结。
13.一种减少低阈值单元的实现装置,其特征在于,包括:
替换模块,用于将集成电路中所有第一阈值单元替换为第二阈值单元,其中,所述第一阈值单元为低阈值单元,所述第二阈值单元为标准阈值单元或者高阈值单元;
第一获取模块,用于获取单元替换后的数据路径的第一时序裕量;
确定模块,用于确定所述第一时序裕量为负的目标数据路径;
第二获取模块,用于获取到达所述目标数据路径的起点时序单元所在数据路径的第二时序裕量,以及起始于所述目标数据路径的终点时序单元所在数据路径的第三时序裕量;
修复模块,用于根据所述第一时序裕量、所述第二时序裕量和所述第三时序裕量的大小关系,采用所述大小关系对应的修复方式,对所述目标数据路径进行时序修复。
14.一种计算机设备,其特征在于,包括:存储器和处理器,所述存储器存储有所述处理器可执行的计算机程序,所述处理器执行所述计算机程序时实现上述权利要求1-12任一项所述的减少低阈值单元的实现方法。
15.一种存储介质,其特征在于,所述存储介质上存储有计算机程序,所述计算机程序被读取并执行时,实现上述权利要求1-12任一项所述的减少低阈值单元的实现方法。
CN202011122428.5A 2020-10-20 2020-10-20 减少低阈值单元的实现方法、装置、设备及存储介质 Active CN112214097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011122428.5A CN112214097B (zh) 2020-10-20 2020-10-20 减少低阈值单元的实现方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011122428.5A CN112214097B (zh) 2020-10-20 2020-10-20 减少低阈值单元的实现方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN112214097A true CN112214097A (zh) 2021-01-12
CN112214097B CN112214097B (zh) 2021-11-05

Family

ID=74056033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011122428.5A Active CN112214097B (zh) 2020-10-20 2020-10-20 减少低阈值单元的实现方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN112214097B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115293083A (zh) * 2022-09-30 2022-11-04 深圳鸿芯微纳技术有限公司 集成电路时序预测方法、装置、电子设备及存储介质
CN115796116A (zh) * 2023-01-30 2023-03-14 飞腾信息技术有限公司 一种集成电路优化方法、装置、存储介质及电子设备
CN116090399A (zh) * 2023-04-06 2023-05-09 中国人民解放军国防科技大学 基于数据输出端建立时间裕量的触发器转换方法及装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592432A (en) * 1995-09-05 1997-01-07 Emc Corp Cache management system using time stamping for replacement queue
CN1283853A (zh) * 1999-08-05 2001-02-14 三菱电机株式会社 减少了数据保持模式时的消耗电流的半导体存储器
CN1574289A (zh) * 2003-06-09 2005-02-02 松下电器产业株式会社 半导体集成电路装置操作分析方法和系统及最优设计方法
CN1680944A (zh) * 2004-02-26 2005-10-12 松下电器产业株式会社 模拟装置和设计半导体集成电路的方法
CN101021882A (zh) * 2007-03-27 2007-08-22 重庆重邮信科(集团)股份有限公司 一种降低大规模集成电路漏电功耗的设计方法
CN101506810A (zh) * 2005-10-24 2009-08-12 克立尔希普技术公司 集成电路的时序、噪声和功率分析
CN102339338A (zh) * 2010-07-22 2012-02-01 上海华虹集成电路有限责任公司 一种时序修复方法
CN103226632A (zh) * 2013-03-29 2013-07-31 龙芯中科技术有限公司 阈值电压器件的替换方法及装置
CN104281728A (zh) * 2013-07-12 2015-01-14 飞思卡尔半导体公司 降低半导体器件功耗的系统及方法
CN104573148A (zh) * 2013-10-17 2015-04-29 北京华大九天软件有限公司 一种降低电路中时序器件漏电功耗的方法
US9411400B1 (en) * 2013-07-23 2016-08-09 Qlogic, Corporation Methods and systems for advertsing available credit at memory of network device ports based on temperature
CN107526874A (zh) * 2017-07-28 2017-12-29 广州星海集成电路基地有限公司 一种基于双阈值电压的低功耗集成电路设计方法
CN107862161A (zh) * 2017-12-08 2018-03-30 江南大学 一种基于层次化处理与分簇约束的多阈值单元替换方法
CN108983870A (zh) * 2017-05-31 2018-12-11 深圳市中兴微电子技术有限公司 一种时间修复方法和装置
CN110598235A (zh) * 2019-06-25 2019-12-20 眸芯科技(上海)有限公司 芯片设计中修复时序违例的方法及系统
US20200294001A1 (en) * 2019-03-17 2020-09-17 Microsoft Technology Licensing, Llc Live meeting object in a calendar view

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592432A (en) * 1995-09-05 1997-01-07 Emc Corp Cache management system using time stamping for replacement queue
CN1283853A (zh) * 1999-08-05 2001-02-14 三菱电机株式会社 减少了数据保持模式时的消耗电流的半导体存储器
CN1574289A (zh) * 2003-06-09 2005-02-02 松下电器产业株式会社 半导体集成电路装置操作分析方法和系统及最优设计方法
CN1680944A (zh) * 2004-02-26 2005-10-12 松下电器产业株式会社 模拟装置和设计半导体集成电路的方法
CN101506810A (zh) * 2005-10-24 2009-08-12 克立尔希普技术公司 集成电路的时序、噪声和功率分析
CN101021882A (zh) * 2007-03-27 2007-08-22 重庆重邮信科(集团)股份有限公司 一种降低大规模集成电路漏电功耗的设计方法
CN102339338A (zh) * 2010-07-22 2012-02-01 上海华虹集成电路有限责任公司 一种时序修复方法
CN103226632A (zh) * 2013-03-29 2013-07-31 龙芯中科技术有限公司 阈值电压器件的替换方法及装置
CN104281728A (zh) * 2013-07-12 2015-01-14 飞思卡尔半导体公司 降低半导体器件功耗的系统及方法
US9411400B1 (en) * 2013-07-23 2016-08-09 Qlogic, Corporation Methods and systems for advertsing available credit at memory of network device ports based on temperature
CN104573148A (zh) * 2013-10-17 2015-04-29 北京华大九天软件有限公司 一种降低电路中时序器件漏电功耗的方法
CN108983870A (zh) * 2017-05-31 2018-12-11 深圳市中兴微电子技术有限公司 一种时间修复方法和装置
CN107526874A (zh) * 2017-07-28 2017-12-29 广州星海集成电路基地有限公司 一种基于双阈值电压的低功耗集成电路设计方法
CN107862161A (zh) * 2017-12-08 2018-03-30 江南大学 一种基于层次化处理与分簇约束的多阈值单元替换方法
US20200294001A1 (en) * 2019-03-17 2020-09-17 Microsoft Technology Licensing, Llc Live meeting object in a calendar view
CN110598235A (zh) * 2019-06-25 2019-12-20 眸芯科技(上海)有限公司 芯片设计中修复时序违例的方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张姚 等: ""一种降低电路泄漏功耗的多阈值电压方法"", 《微电子学》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115293083A (zh) * 2022-09-30 2022-11-04 深圳鸿芯微纳技术有限公司 集成电路时序预测方法、装置、电子设备及存储介质
CN115796116A (zh) * 2023-01-30 2023-03-14 飞腾信息技术有限公司 一种集成电路优化方法、装置、存储介质及电子设备
CN115796116B (zh) * 2023-01-30 2023-09-22 飞腾信息技术有限公司 一种集成电路优化方法、装置、存储介质及电子设备
CN116090399A (zh) * 2023-04-06 2023-05-09 中国人民解放军国防科技大学 基于数据输出端建立时间裕量的触发器转换方法及装置
CN116090399B (zh) * 2023-04-06 2023-06-16 中国人民解放军国防科技大学 基于数据输出端建立时间裕量的触发器转换方法及装置

Also Published As

Publication number Publication date
CN112214097B (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
CN112214097B (zh) 减少低阈值单元的实现方法、装置、设备及存储介质
US20140100799A1 (en) Selective voltage binning leakage screen
US20130238916A1 (en) Method for implementing isolation gates during low-power modes
CN104360934A (zh) 一种移动终端及其应用程序通知处理方法
CN112270156B (zh) 一种时序分析方法、装置、电子设备及存储介质
CN112685462B (zh) 馈线数据分析方法、装置、计算机设备和存储介质
CN116755993B (zh) 芯片功耗评估方法、装置、电子装置和存储介质
CN116681011B (zh) 时间违例修复方法、装置、计算机设备及存储介质
CN106651408B (zh) 一种数据分析方法及装置
CN116702664A (zh) 时间违例修复方法、装置、计算机设备及存储介质
CN115484233B (zh) 数通芯片中链路聚合报文的转发方法、装置、设备及介质
US7043708B2 (en) Intelligent crosstalk delay estimator for integrated circuit design flow
CN115543317A (zh) 前端页面开发方法及装置
US11775717B2 (en) Chip design method, chip design device, chip, and electronic device
CN110096315B (zh) 一种组件加载方法和装置
CN110085237B (zh) 交互过程的恢复方法、装置及设备
US20150269304A1 (en) System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce total power within a circuit design
CN112131810A (zh) 建立时间违例修复方法、装置、电子设备及可读存储介质
US20080077897A1 (en) Circuit design method and circuit design system
CN113986112B (zh) 软键盘显示方法、相关装置及计算机程序产品
CN113343622B (zh) 一种电路优化方法、装置、电子设备和可读存储介质
CN112733474B (zh) 基于与门反相器图的网表级电路面积优化方法及存储介质
CN111817895B (zh) 一种主控节点切换方法、装置、设备及存储介质
CN114968787B (zh) 基于节点关系的测试方法、装置及电子设备
CN109726053B (zh) 数据库控制中心的切换方法、装置及计算机设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant