CN107526874A - 一种基于双阈值电压的低功耗集成电路设计方法 - Google Patents

一种基于双阈值电压的低功耗集成电路设计方法 Download PDF

Info

Publication number
CN107526874A
CN107526874A CN201710628748.XA CN201710628748A CN107526874A CN 107526874 A CN107526874 A CN 107526874A CN 201710628748 A CN201710628748 A CN 201710628748A CN 107526874 A CN107526874 A CN 107526874A
Authority
CN
China
Prior art keywords
threshold voltage
node
circuit
design method
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710628748.XA
Other languages
English (en)
Inventor
肖剑洪
熊晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xinghai Integrated Circuit Base Co Ltd
Original Assignee
Guangzhou Xinghai Integrated Circuit Base Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xinghai Integrated Circuit Base Co Ltd filed Critical Guangzhou Xinghai Integrated Circuit Base Co Ltd
Priority to CN201710628748.XA priority Critical patent/CN107526874A/zh
Publication of CN107526874A publication Critical patent/CN107526874A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种基于双阈值电压低功耗集成电路设计方法，包括以下步骤：(1)遍历电路中每一个节点，得到每一个节点的到达时间AT、建立时间ST和时序裕度SL；(2)将(1)中低阈值电压单元替换成高阈值电压单元，重新得到每一个节点的到达时间AT′、建立时间ST′和时序裕度SL′；(3)设定一个优化的尺度L1，将(2)中满足SL′＜L1条件的部分替换成低阈值单元节点，遍历节点，得到达时间AT″、建立时间ST″和时序裕度SL″；(4)设定精确的优化尺度L2，当SL″＞L2时，将高阈值单元换成低阈值单元，得到新的电路。本发明提出的设计方法在不影响电路性能的基础上，可以有效的区分电路中关键路径和非关键路径，从而有效的为电路分配阈值电压，降低电路的静态功耗。

Description

一种基于双阈值电压的低功耗集成电路设计方法
技术领域
本发明涉及集成电路设计技术领域，尤其涉及一种基于双阈值电压的低功耗集成电路设计方法。
背景技术
随着集成电路的设计与制造进入纳米阶段，对芯片的面积、工作频率与集成度提出了更高的要求，同时也导致了芯片的功耗问题越来越严重。在电路设计中，静态功耗与动态功耗在电路的比重不断变换，从0.13μm工艺开始，电路中静态功耗的比重明显增大，在这样的技术背景下，如何实现低功耗设计目标成为了集成电路设计者热点关注的问题。
在过去的设计中，所有晶体管采用一样的阈值电压，这给电路造成了很大的功耗问题。随着工艺的发展，双阈值门电路的出现为集成电路设计者提供了电路优化的可能。它满足了电路设计中对于关键路径采用低阈值电压单元、非关键路径采用高阈值电压单元的要求，从而降低电路中的静态功耗。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种基于双阈值电压的低功耗集成电路设计方法，解决电路中在关键路径采用低阈值电压单元，非关键路径采用高阈值电压单元的问题。
为实现上述目的，本发明提供了一种基于双阈值电压的低功耗集成电路设计方法，其特征在于，包括以下步骤：
(1)遍历电路中每一个节点，得到每一个节点的到达时间AT、建立时间ST和时序裕度SL；
(2)将(1)中电路的低阈值电压单元替换成高阈值电压单元，重新得到每一个节点的到达时间AT′、建立时间ST′和时序裕度SL′；
(3)设定一个优化的尺度L1，将(2)中满足SL′＜L1条件的部分替换成低阈值单元节点，遍历节点，得到达时间AT″、建立时间ST″和时序裕度SL″；
(4)设定精确的优化尺度L2，当SL″＞L2时，将高阈值单元换成低阈值单元，得到新的电路。
上述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于：所述步骤(3)中优化的尺度L1＝α*wns+β*wns′，α、β是可调控的值，wns、wns′分别是步骤(1)、(2)中电路的最大路径延时。
上述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于：
所述步骤(4)中优化的尺度L2＝AT+ST+SL-AT″-ST″-wns，wns是步骤(1)中电路的最大路径延时。
上述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于，所述α、β满足α+β＝1。
上述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于：所述步骤(1)还包括对电路中的每一个节点采用低阈值电压单元进行综合。
本发明的有益效果是：
本发明的一种基于双阈值电压低功耗设计方法可以很好的解决电路中对于关键路径与非关键路径中采用不同阈值电压的问题，满足电路设计中对于关键路径采用低阈值电压单元、非关键路径采用高阈值电压单元的要求，从而降低电路中的静态功耗。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是一种基于双阈值电压低功耗设计方法的流程图。
图2是一种基于双阈值电压低功耗设计方法的对于电路中关键路径与非关键路径采用不同阈值电压单元的示意图。
具体实施方式
如图1所示，本本发明提供的一种基于双阈值电压低功耗集成电路设计方法，包括以下步骤：
(1)遍历电路中每一个节点，得到每一个节点的到达时间AT、建立时间ST和时序裕度SL；
(2)将(1)中低阈值电压单元替换成高阈值电压单元，重新得到每一个节点的到达时间AT′、建立时间ST′和时序裕度SL′；
(3)设定一个优化的尺度L1，将(2)中满足SL′＜L1条件的部分替换成低阈值单元节点，遍历节点，得到达时间AT″、建立时间ST″和时序裕度SL″；
(4)设定精确的优化尺度L2，当SL″＞L2时，将高阈值单元换成低阈值单元，得到新的电路。
在步骤(1)中，在DC综合时，对电路中的每一个节点采用低阈值电压单元进行综合，在时序分析时遍历电路中每一个节点，得到每一个节点的到达时间AT、建立时间ST和时序裕度SL；
在步骤(3)中，设定优化尺度L1＝α*wns+β*wns′，α、β是可调控的值，wns、wns′分别是步骤(1)、(2)中电路的最大路径延时，其中α+β＝1。
在步骤(4)中，设定的优化尺度L2＝AT+ST+SL-AT″-ST″-wns。
参考图2，经过本发明中一种基于双阈值电压低功耗集成电路设计方法后，电路中的关键路径会采用低阈值电压单元、非关键路径采用高阈值电压单元。与现有技术相比，本发明的一种基于双阈值电压低功耗集成电路设计方法可以很好的解决电路中对于关键路径与非关键路径中采用不同阈值电压的问题，满足电路设计中低功耗设计的需求，从而降低电路中的静态功耗。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (5)

1.一种基于双阈值电压的低功耗集成电路设计方法，其特征在于，包括以下步骤：
(1)遍历电路中每一个节点，得到每一个节点的到达时间AT、建立时间ST和时序裕度SL；
(2)将(1)中电路的低阈值电压单元替换成高阈值电压单元，重新得到每一个节点的到达时间AT′、建立时间ST′和时序裕度SL′；
(3)设定一个优化的尺度L1，将(2)中满足SL′＜L1条件的部分替换成低阈值单元节点，遍历节点，得到达时间AT″、建立时间ST″和时序裕度SL″；
(4)设定精确的优化尺度L2，当SL″＞L2时，将高阈值单元换成低阈值单元，得到新的电路。
2.如权利要求1所述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于：所述步骤(3)中优化的尺度L1＝α*wns+β*wns′，α、β是可调控的值，wns、wns′分别是步骤(1)、(2)中电路的最大路径延时。
3.如权利要求1所述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于：
所述步骤(4)中优化的尺度L2＝AT+ST+SL-AT″-ST″-wns，wns是步骤(1)中电路的最大路径延时。
4.如权利要求2所述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于，所述α、β满足α+β＝1。
5.如权利要求1所述的一种基于双阈值电压的低功耗集成电路设计方法，其特征在于：所述步骤(1)还包括对电路中的每一个节点采用低阈值电压单元进行综合。
CN201710628748.XA 2017-07-28 2017-07-28 一种基于双阈值电压的低功耗集成电路设计方法 Pending CN107526874A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710628748.XA CN107526874A (zh) 2017-07-28 2017-07-28 一种基于双阈值电压的低功耗集成电路设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710628748.XA CN107526874A (zh) 2017-07-28 2017-07-28 一种基于双阈值电压的低功耗集成电路设计方法

Publications (1)

Publication Number Publication Date
CN107526874A true CN107526874A (zh) 2017-12-29

Family

ID=60680293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710628748.XA Pending CN107526874A (zh) 2017-07-28 2017-07-28 一种基于双阈值电压的低功耗集成电路设计方法

Country Status (1)

Country Link
CN (1) CN107526874A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859828A (zh) * 2020-07-27 2020-10-30 南方电网数字电网研究院有限公司 复制关键路径电路和芯片
CN112183003A (zh) * 2020-11-30 2021-01-05 浙江大学 基于时序裕度和时序路径的分步多阈值电压单元分配方法
CN112214097A (zh) * 2020-10-20 2021-01-12 天津飞腾信息技术有限公司 减少低阈值单元的实现方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101021882A (zh) * 2007-03-27 2007-08-22 重庆重邮信科（集团）股份有限公司 一种降低大规模集成电路漏电功耗的设计方法
CN101191823A (zh) * 2006-11-24 2008-06-04 北京中电华大电子设计有限责任公司 一种低功耗电源监测电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101191823A (zh) * 2006-11-24 2008-06-04 北京中电华大电子设计有限责任公司 一种低功耗电源监测电路
CN101021882A (zh) * 2007-03-27 2007-08-22 重庆重邮信科（集团）股份有限公司 一种降低大规模集成电路漏电功耗的设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冉帆: "《基于双阈值电压分配算法的芯片功耗优化设计及研究》", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859828A (zh) * 2020-07-27 2020-10-30 南方电网数字电网研究院有限公司 复制关键路径电路和芯片
CN112214097A (zh) * 2020-10-20 2021-01-12 天津飞腾信息技术有限公司 减少低阈值单元的实现方法、装置、设备及存储介质
CN112214097B (zh) * 2020-10-20 2021-11-05 飞腾信息技术有限公司 减少低阈值单元的实现方法、装置、设备及存储介质
CN112183003A (zh) * 2020-11-30 2021-01-05 浙江大学 基于时序裕度和时序路径的分步多阈值电压单元分配方法
CN112183003B (zh) * 2020-11-30 2021-03-30 浙江大学 基于时序裕度和时序路径的分步多阈值电压单元分配方法
WO2022110815A1 (zh) * 2020-11-30 2022-06-02 浙江大学 基于时序裕度和时序路径的分步多阈值电压单元分配方法

Similar Documents

Publication Publication Date Title
CN102130492B (zh) 电源选择装置和方法
Zhao et al. Low-power clock branch sharing double-edge triggered flip-flop
CN107526874A (zh) 一种基于双阈值电压的低功耗集成电路设计方法
CN103675426B (zh) 电感电流过零检测方法及电路以及带该电路的开关电源
CN105529909A (zh) 功率管栅驱动电路及分段驱动方法
CN105226919A (zh) 一种功率mosfet的软驱动方法及电路
CN102244502A (zh) Q值自动调节限幅电路
CN109194098A (zh) 一种同步整流采样电路
CN107147302A (zh) 一种同步整流llc变换器的数字控制系统及其控制方法
CN103715870B (zh) 电压调整器及其谐振栅驱动器
CN102237869B (zh) 集成电路以及消除负偏温度不稳定性的方法
CN104158516A (zh) 电压比较器
CN104467415A (zh) 一种多模式转换电路及其控制方法
CN103117740B (zh) 低功耗电平位移电路
CN107037870A (zh) 一种fpga电源控制电路及fpga芯片
Bau et al. Sub-Nanosecond Delay CMOS Active Gate Driver for Closed-Loop $\mathrm {d} v/\mathrm {d} t $ Control of GaN Transistors
CN102684670B (zh) 零倒灌电流的信号高速输出电路
CN107911010A (zh) 一种GaN功率器件的驱动系统
CN106200846A (zh) 上电掉电复位电路及芯片
CN105958632A (zh) 一种电源切换电路及信号传递方法
CN109948173A (zh) 一种芯片系统
CN105915209B (zh) 一种多功能低功耗熔丝修调控制电路及其控制方法
CN205283514U (zh) 一种单pad实现两个按键的电路
CN205178854U (zh) 一种功率mosfet的软驱动电路
CN204244218U (zh) 低功耗同步时序数字电路芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171229

RJ01 Rejection of invention patent application after publication