CN112201581A - 一种三元化合物半导体材料及其制作方法 - Google Patents

一种三元化合物半导体材料及其制作方法 Download PDF

Info

Publication number
CN112201581A
CN112201581A CN202010987923.6A CN202010987923A CN112201581A CN 112201581 A CN112201581 A CN 112201581A CN 202010987923 A CN202010987923 A CN 202010987923A CN 112201581 A CN112201581 A CN 112201581A
Authority
CN
China
Prior art keywords
oxide material
material layer
aluminum oxide
gallium oxide
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010987923.6A
Other languages
English (en)
Inventor
何高航
李政成
冯博渊
丁孙安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202010987923.6A priority Critical patent/CN112201581A/zh
Publication of CN112201581A publication Critical patent/CN112201581A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明公开了一种三元化合物半导体材料的制作方法,制作方法包括:提供彼此层叠设置的氧化铝材料层和氧化镓材料层;对氧化铝材料层和氧化镓材料层进行退火处理,使氧化铝材料层的铝原子扩散到氧化镓材料层中,以获得三元化合物半导体材料。本发明还公开了一种三元化合物半导体材料,该三元化合物半导体材料通过上述的制作方法来制作。本发明解决了通过现有的制作方法来制作的三元化合物半导体材料质量较差的问题。

Description

一种三元化合物半导体材料及其制作方法
技术领域
本发明涉及半导体材料制作技术领域,尤其涉及一种三元化合物半导体材料及其制作方法。
背景技术
伴随半导体技术的发展,半导体材料已经由第一代半导体材料发展到第三代以及超宽禁带半导体材料。针对于超宽禁带半导体材料如何获得高质量稳定可控的禁带宽度以及稳定化学计量比是核心和关键。
氧化镓半导体材料其禁带宽度达4.8eV,可与铝元素形成(AlxGa1-x)2O3三元化合物调制其禁带宽度,同样通过制备异质结的方法可获得带阶实现高迁移率二维电子气器件。
蓝宝石(Al2O3)材料最稳定相为α相为六方晶系,其容易制备商业化成熟稳定。因此是多种宽禁带半导体材料理想的外延衬底,虽然在外延中能够通过衬底的匹配来获得单质半导体化合物(多元化合物半导体),但是对于三元或者多元化合物半导体通过外延的方式很难控制其组分,因而很难获得单一取相的多元化合物半导体。
目前制作镓铝多元化合物半导体时,普遍采用的方法是分子束外延工艺和化学气相沉积工艺。两个工艺都是控制Al、Ga、O三种源的比例来调节外延(AlxGa1-x)2O3中的Al与Ga的组分比,从而获得不同组分的镓铝三元化合物半导体。
但是,目前采用化学气相沉积工艺或分子束外延工艺来制作的镓铝多元化合物半导体材料时,所制作出的镓铝多元化合物半导体材料中出现相分离的问题。
发明内容
针对上述的现有技术缺陷,本发明采用了如下的技术方案:
在本发明的一方面提供给了一种三元化合物半导体材料的制作方法,所述制作方法包括:
提供彼此层叠设置的氧化铝材料层和氧化镓材料层;
对所述氧化铝材料层和所述氧化镓材料层进行退火处理,使所述氧化铝材料层的铝原子扩散到所述氧化镓材料层中,以获得三元化合物半导体材料。
优选地,采用外延生长工艺将所述氧化镓材料层直接生长在所述氧化铝材料层上的情况下,所获得的所述三元化合物半导体材料为氧化镓铝材料。
优选地,将分别独立制成的所述氧化镓材料层和所述氧化铝材料层紧贴在一起的情况下,所获得的所述三元化合物半导体材料为氧化镓铝/氧化镓异质结材料。
优选地,对所述氧化铝材料层和所述氧化镓材料层进行退火处理的方法包括:
将层叠设置的所述氧化铝材料层和所述氧化镓材料层放置于加热腔室内;
向所述加热腔室内通入氧气,并将所述加热腔室的内部温度调节至预设温度,以对所述氧化铝材料层和所述氧化镓材料层进行预设时间的加热退火。
优选地,所述退火处理的预设时间为2小时~6小时,所述预设温度为800℃~1400℃。
优选地,所述氧气的通入量为20sccm~100sccm。
优选地,所述氧化铝材料层和/或所述氧化镓材料层采用分子束外延工艺、化学气相沉积工艺、物理沉积工艺中的一种来制作。
优选地,在层叠设置所述氧化铝材料层和所述氧化镓材料层之前,所述制作方法还包括:
依次用丙酮溶液、异丙醇溶液和酒精溶液对所述氧化铝材料层和/或所述氧化镓材料层进行超声清洗;
超声清洗后,采用去离子水冲洗所述氧化铝材料层和/或所述氧化镓材料层,并用氮气吹干。
优选地,所述超声清洗时间为5分钟~10分钟。
在本发明的另一方面提供给了一种三元化合物半导体材料,所述三元化合物半导体材料由上述的制作方法来制作。
与现有技术相比,本发明将已成型的氧化铝材料层和氧化镓材料层相互层叠设置后进行退火处理,使得氧化铝材料层的铝原子扩散到氧化镓材料层中,而且该过程中通过控制退火温度来控制铝原子的扩散速度和扩散量,以此实现了不同组分的镓铝多元化合物半导体材料的制作。
附图说明
图1是根据本发明的实施例的三元化合物半导体材料的制作方法的流程图;
图2是根据本发明的实施例的三元化合物半导体材料的制作方法中的温度、禁带宽度以及形成的氧化镓铝中各铝原子含量与氧化镓铝材料带隙之间的关系图;
图3是采用现有技术来制作的三元化合物半导体材料的X射线衍射扫描图;
图4是根据本发明的实施例的制作方法来制作的三元化合物半导体材料的X射线衍射扫描图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的,并且本发明并不限于这些实施方式。
在此,还需要说明的是,为了避免因不必要的细节而模糊了本发明,在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤,而省略了与本发明关系不大的其他细节。
此外,应当理解的是,所谓氧化铝材料层和氧化镓材料层之间彼此层叠设置是指:“将通过外延生长工艺,在氧化铝材料层的表面上直接生长氧化镓材料层”,或“将通过外延生长工艺,在氧化镓材料层的表面上直接生长氧化铝材料层”,或“将分别独立制成的氧化铝材料层和氧化镓材料层紧贴在一起”。
如背景技术中所述,目前采用化学气相沉积工艺或分子束外延工艺来制作的镓铝多元化合物半导体材料时,所制作出的镓铝多元化合物半导体材料会出现相分离的问题。
针对上述问题,根据本发明的实施例提供了一种新的三元化合物半导体材料的制作方法,该方法采用了退火处理来促进原子扩散的方式来实现了三元化合物半导体材料的制作,具体实施方式如下。
实施例1
本实施例提供了一种三元化合物半导体材料的制作方法,如图1所示,所述制作方法包括:
步骤S1、提供彼此层叠设置的氧化铝材料层和氧化镓材料层。具体地,依次用丙酮溶液、异丙醇溶液和酒精溶液对所述氧化铝材料层进行超声清洗;超声清洗后,采用去离子水冲洗所述氧化铝材料层,并用氮气吹干。其中,所述超声清洗时间为5分钟~10分钟。清洗完成之后,采用外延生长工艺在所述氧化铝材料层的表面上直接形成所述氧化镓材料层。在这里要说明的是,所述氧化铝材料层可以直接采用现成的产品(如直接将蓝宝石基板作为氧化铝材料层),也可以通过分子束外延工艺、化学气相沉积工艺、物理沉积工艺等方法来制作新的产品。
步骤S2、对所述氧化铝材料层和所述氧化镓材料层进行退火处理,使所述氧化铝材料层的铝原子扩散到所述氧化镓材料层中,以获得三元化合物半导体材料。具体地,将层叠设置的所述氧化铝材料层和所述氧化镓材料层放置于加热腔室内并向所述加热腔室内通入氧气,所述氧气的通入量为20sccm~100sccm,以此使所述加热腔室内部的气压略大于1个标准大气压。通入氧气后,将所述加热腔室的内部温度调节至预设温度,以对所述氧化铝材料层和所述氧化镓材料层进行预设时间的加热退火。其中,所述退火处理的预设时间为2小时~6小时,所述预设温度为800℃~1400℃。
如图2所示,图2示出了铝原子的扩散量、退火温度以及制作出的所述三元化合物半导体材料的禁带宽度之间的关系。图中x轴表示通过本发明的制作方法来制作的三元化合物半导体材料所含有的铝原子组分;y轴表述通过本发明的制作方法来制作的三元化合物半导体材料的禁带宽度。其中,图2中可以看出在不同的退火环境制作出的三元化合物半导体材料的铝原子组分各不相同。图2中,所述三元化合物半导体材料的铝原子组分显出,随着退火温度的升高而逐渐增加的趋势,也就是说,本实施例的制作方法可以通过调节温度来控制所述三元化合物半导体材料的铝原子组分。
此外,图2还示出了所述三元化合物半导体材料的禁带宽度随着铝原子组分的增加而增大,也就是说,本实施例的制作方法还可以通过调节温度来控制所述三元化合物半导体不同组元含量来实现材料的禁带宽度大小的调节。
如图3和图4所示,图3是采用气相沉积的工艺来制作的(AlxGa1-x)2O3的XRDθ-2θ扫描图可以看出有明显的的相分离。图3中x轴表示检测波的X射线入射角度的2倍角,y轴表示X射线的衍射强度。图中可以看到,随着铝组分的增长,在衍射角度65度处会产生波峰。这就表明(AlxGa1-x)2O3材料中发生了相分离现象。
图4是采用本发明实施例提供的制作方法来制作的(AlxGa1-x)2O3的XRDθ-2θ扫描图。图4中x轴表示X射线入射角度的2倍角,y轴表示X射线的衍射强度。其中,波形W1至波形W11所表示的(AlxGa1-x)2O3材料的铝组分依次递增。图中可以看出在衍射角度65度处没有产生波峰。这就表明(AlxGa1-x)2O3材料中没有发生相分离现象。
进一步地,所述氧化镓材料层和所述氧化铝材料层之间的层叠设置方式还可以是,分别独立制成的所述氧化镓材料层和所述氧化铝材料层紧贴在一起的方式。在这种情况下,由于所述氧化镓材料层的表面与所述氧化铝材料层的表面之间的紧密度低于所述氧化镓材料层和所述氧化铝材料层之间通过外延生长的方式来层叠设置的情况,因此铝原子不能充分地扩散到所述氧化镓材料层中,从而所获得的三元化合物半导体材料为氧化镓铝/氧化镓异质结材料。
此外,在本实施例中,为了避免所述氧化铝材料层或者所述氧化镓材料层直接与高温热源接触而受损,所述氧化铝材料层和所述氧化镓材料层可以放置在坩埚等耐热承载装置后,放入所述加热腔室内。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种三元化合物半导体材料的制作方法,其特征在于,所述制作方法包括:
提供彼此层叠设置的氧化铝材料层和氧化镓材料层;
对所述氧化铝材料层和所述氧化镓材料层进行退火处理,使所述氧化铝材料层的铝原子扩散到所述氧化镓材料层中,以获得三元化合物半导体材料。
2.根据权利要求1所述的制作方法,其特征在于,采用外延生长工艺将所述氧化镓材料层直接生长在所述氧化铝材料层上的情况下,所获得的所述三元化合物半导体材料为氧化镓铝材料。
3.根据权利要求1所述的制作方法,其特征在于,将分别独立制成的所述氧化镓材料层和所述氧化铝材料层紧贴在一起的情况下,所获得的所述三元化合物半导体材料为氧化镓铝/氧化镓异质结材料。
4.根据权利要求1至3任一所述的制作方法,其特征在于,对所述氧化铝材料层和所述氧化镓材料层进行退火处理的方法包括:
将层叠设置的所述氧化铝材料层和所述氧化镓材料层放置于加热腔室内;
向所述加热腔室内通入氧气,并将所述加热腔室的内部温度调节至预设温度,以对所述氧化铝材料层和所述氧化镓材料层进行预设时间的加热退火。
5.根据权利要求4所述的制作方法,其特征在于,所述退火处理的预设时间为2小时~6小时,所述预设温度为800℃~1400℃。
6.根据权利要求4所述的制作方法,其特征在于,所述氧气的通入量为20sccm~100sccm。
7.根据权利要求1所述的制作方法,其特征在于,所述氧化铝材料层和/或所述氧化镓材料层采用分子束外延工艺、化学气相沉积工艺、物理沉积工艺中的一种来制作。
8.根据权利要求7所述的制作方法,其特征在于,在层叠设置所述氧化铝材料层和所述氧化镓材料层之前,所述制作方法还包括:
依次用丙酮溶液、异丙醇溶液和酒精溶液对所述氧化铝材料层和/或所述氧化镓材料层进行超声清洗;
超声清洗后,采用去离子水冲洗所述氧化铝材料层和/或所述氧化镓材料层,并用氮气吹干。
9.根据权利要求8所述的制作方法,其特征在于,所述超声清洗时间为5分钟~10分钟。
10.一种三元化合物半导体材料,其特征在于,所述三元化合物半导体材料由权利要求1至9任一所述的制作方法来制作。
CN202010987923.6A 2020-09-18 2020-09-18 一种三元化合物半导体材料及其制作方法 Pending CN112201581A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010987923.6A CN112201581A (zh) 2020-09-18 2020-09-18 一种三元化合物半导体材料及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010987923.6A CN112201581A (zh) 2020-09-18 2020-09-18 一种三元化合物半导体材料及其制作方法

Publications (1)

Publication Number Publication Date
CN112201581A true CN112201581A (zh) 2021-01-08

Family

ID=74015524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010987923.6A Pending CN112201581A (zh) 2020-09-18 2020-09-18 一种三元化合物半导体材料及其制作方法

Country Status (1)

Country Link
CN (1) CN112201581A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845346A (zh) * 1993-04-28 2006-10-11 日亚化学工业株式会社 氮化镓系ⅲ-ⅴ族化合物半导体器件的制造方法
CN108385062A (zh) * 2018-03-09 2018-08-10 哈尔滨工业大学 一种(AlxGa1-x)2O3合金薄膜的制备方法
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845346A (zh) * 1993-04-28 2006-10-11 日亚化学工业株式会社 氮化镓系ⅲ-ⅴ族化合物半导体器件的制造方法
CN108385062A (zh) * 2018-03-09 2018-08-10 哈尔滨工业大学 一种(AlxGa1-x)2O3合金薄膜的制备方法
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAODONG HU ET AL: ""Effects of Post Annealing on Electrical Performance of Polycrystalline Ga2O3 Photodetector on Sapphire"", 《NANOSCALE RESEARCH LETTERS》 *

Similar Documents

Publication Publication Date Title
JP7173621B2 (ja) サファイア基板を含む酸化ガリウム薄膜の製造方法
CN105861987B (zh) 基于六方氮化硼和磁控溅射氮化铝的氮化镓生长方法
Uchida et al. Electrical characterization of Si-doped n-type α-Ga 2 O 3 on sapphire substrates
CN111725072B (zh) 一种电子浓度稳定的高质量氧化镓薄膜及其制备方法
JP2010114423A (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2008004657A1 (fr) FILM MINCE D'OXYDE DE ZINC DE TYPE p ET PROCÉDÉ DE FORMATION DE CELUI-CI
CN105810562B (zh) 基于二硫化钼和磁控溅射氮化铝的氮化镓生长方法
CN110911270B (zh) 一种高质量氧化镓薄膜及其同质外延生长方法
CN112086344B (zh) 一种铝镓氧/氧化镓异质结薄膜的制备方法及其在真空紫外探测中的应用
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
JP2023089079A (ja) Soiウェーハ
EP2832900B1 (en) Laminated substate of silicon single crystal and group iii nitride single crystal with off angle
CN112201581A (zh) 一种三元化合物半导体材料及其制作方法
CN114250517B (zh) 一种采用气相传输制备氮化铝晶体的方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
TW201246288A (en) Method for producing a III/V SI template
CN105986321B (zh) 在Ge衬底上生长GaAs外延薄膜的方法
CN114108087B (zh) 一种正交相五氧化二钽单晶薄膜的制备方法
CN111354628B (zh) 一种氮化镓生长衬底的制作方法
JP7477407B2 (ja) 酸化ガリウム系半導体の製造方法
JPS63137414A (ja) 半導体薄膜の製造方法
JPS63129609A (ja) 3−5族化合物半導体単結晶薄膜の不純物添加法
KR20050037449A (ko) 질화물 막의 제조방법
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
Sudhakar et al. Liquid phase epitaxial growth of II–V semiconductor compound Zn3As2

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210108

RJ01 Rejection of invention patent application after publication