CN112187275A - 双斜率模数转换器 - Google Patents
双斜率模数转换器 Download PDFInfo
- Publication number
- CN112187275A CN112187275A CN202010025970.2A CN202010025970A CN112187275A CN 112187275 A CN112187275 A CN 112187275A CN 202010025970 A CN202010025970 A CN 202010025970A CN 112187275 A CN112187275 A CN 112187275A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- output
- reference voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 61
- 238000007599 discharging Methods 0.000 claims abstract description 55
- 230000010354 integration Effects 0.000 claims abstract description 47
- 230000004044 response Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 18
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 8
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 8
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 7
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开提供一种双斜率模数转换器。所述双斜率模数转换器包括开关电路、积分电路、双比较电路和控制电路。所述积分电路被配置为:执行具有基于通过所述开关电路选择的输入电压的幅值的第一斜率的充电操作以及具有基于通过所述开关电路选择的参考电压的幅值的第二斜率的放电操作,并且输出第一电压。所述双比较电路被配置为:通过将所述第一电压与第一参考电压进行比较而输出第一比较信号,并且通过将比所述第一参考电压高的第二参考电压与所述第一电压进行比较而输出第二比较信号。所述控制电路被配置为:基于第一计数值和第二计数值来输出与所述输入电压的所述幅值对应的数字值。
Description
本申请要求于2019年7月3日在韩国知识产权局提交的第10-2019-0080185号韩国专利申请的优先权的权益,该韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种具有并行计数结构的双斜率模数转换器。
背景技术
通常,为了测量模拟信号(诸如电压和电流)以及将这种信号转换成数字值,可能需要传感器和模数转换器(ADC)。
在包括ADC的系统中,ADC的分辨率是整个系统的性能中的主要考虑因素之一。典型地,分辨率意味着改变数字输出值的模拟输入的最小改变,通常,增加ADC的位数是有利的。换言之,分辨率是精确地读取将被转换成数字值的模拟输入的量的能力。
这里,为了提高ADC的分辨率,设计难度可能增加。因此,需要研究和开发能够在不增加设计或实施难度的情况下增大分辨率的ADC。
在现有的ADC中,双斜率ADC可基于与输入电压的幅值对应的充电斜率而充电,可基于与参考电压的幅值对应的放电斜率而放电,并且可通过对基于充电的上升时间和基于放电的下降时间进行计数来输出与输入电压的幅值对应的数字计数值。
这种双斜率ADC的优点是独立于工艺变化,因为输出是通过对上升时间和下降时间进行计数来确定的。
然而,由于典型的双斜率ADC使用时钟信号执行计数,所以分辨率是基于使用的时钟信号的频率来确定的,并且可通过使用具有高频的时钟信号而提高分辨率。然而,存在以下缺陷:可能需要昂贵的时钟发生器来产生高频,从而增加了成本。因此,即使在使用相同的时钟信号的情况下也需要用于提高ADC的分辨率的技术。
发明内容
提供本发明内容以按照简化形式介绍选择的构思,以下在具体实施方式中进一步描述所述构思。本发明内容既不意在确定所要求保护的主题的关键特征或必要特征,也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面,一种双斜率模数转换器(ADC)包括开关电路、积分电路、双比较电路和控制电路。所述开关电路被配置为选择针对充电操作的输入电压和针对放电操作的参考电压中的一个。所述积分电路被配置为:执行具有基于通过所述开关电路选择的所述输入电压的幅值的第一斜率的充电操作以及具有基于通过所述开关电路选择的所述参考电压的幅值的第二斜率的放电操作,并且输出响应于所述充电操作和所述放电操作而变化的第一电压。所述双比较电路被配置为:通过将所述第一电压与第一参考电压进行比较而输出第一比较信号,并且通过将比所述第一参考电压高的第二参考电压与所述第一电压进行比较而输出第二比较信号。所述控制电路被配置为:基于所述第一比较信号的第一计数值和所述第二比较信号的第二计数值,输出与所述输入电压的所述幅值对应的数字值。
所述开关电路可被配置为:在经过第一时间点之前选择针对所述充电操作的所述输入电压,并且在已经经过所述第一时间点之后选择针对所述放电操作的所述参考电压。
所述积分电路可被配置为:当在经过所述第一时间点之前执行所述充电操作时输出以所述第一斜率增大的所述第一电压,并且当在已经经过所述第一时间点之后执行所述放电操作时输出以所述第二斜率减小的所述第一电压。
所述积分电路可包括积分器,所述积分器包括:第一运算放大器,包括连接到所述开关电路的输出端子的第一输入端子和连接到地的第二输入端子;第一电阻器,连接到所述第一运算放大器的所述第一输入端子;第一电容器,并联连接到所述第一运算放大器,并且连接在所述第一输入端子与所述第一运算放大器的输出端子之间;以及第一开关,并联连接到所述第一电容器。
所述双比较电路可包括:第一比较器,被配置为通过将来自所述积分电路的所述第一电压与所述第一参考电压进行比较而输出所述第一比较信号;第二比较器,被配置为通过将比所述第一参考电压高的所述第二参考电压与所述第一电压进行比较而输出所述第二比较信号;以及快速放电电路,被配置为在所述控制电路的计数操作之后对所述双比较电路的输入电压进行放电。
所述快速放电电路可包括串联连接在地与第一连接节点之间的放电开关和放电电流源,所述第一连接节点位于所述积分电路的输出端子与所述第二比较器的输入端子之间。所述放电开关可被配置为基于在完成所述积分电路的放电操作之后的第三控制信号而从断开状态切换为接通状态。所述放电电流源可被配置为:当所述放电开关处于接通状态时,将所述第一连接节点处的电压放电到地。
所述积分电路还可包括连接在所述第一运算放大器的所述第一输入端子与所述第二输入端子之间的偏移消除电路,以在完成所述放电操作之后将所述第一输入端子与所述第二输入端子彼此连接,从而去除所述第一运算放大器的输入侧的直流(DC)偏移电压。
所述控制电路可包括:第一计数器,被配置为使用第一时钟信号对所述第一比较信号进行计数,并且输出所述第一计数值;第二计数器,被配置为使用具有与所述第一时钟信号的相位相差为90度的相位的第二时钟信号对所述第二比较信号进行计数,并且输出所述第二计数值;以及控制器,被配置为基于所述第一计数值和所述第二计数值输出与所述输入电压的所述幅值对应的数字值。
在另一总体方面,一种双斜率模数转换器(ADC)包括开关电路、积分电路、双比较电路和控制电路。所述开关电路被配置为选择针对充电操作的输入电压和针对放电操作的参考电压中的一个。所述积分电路被配置为:执行具有基于通过所述开关电路选择的所述输入电压的幅值的第一斜率的充电操作以及具有基于通过所述开关电路选择的所述参考电压的幅值的第二斜率的放电操作,并且输出响应于所述充电操作和所述放电操作而变化的第一电压。所述双比较电路被配置为:通过将所述第一电压与第一参考电压进行比较而输出第一比较信号,并且通过将比所述第一参考电压高的第二参考电压与所述第一电压进行比较而输出第二比较信号。所述控制电路被配置为:基于第一计数值和第二计数值输出与所述输入电压的所述幅值对应的数字值,所述第一计数值通过响应于第一时钟信号对所述第一比较信号进行计数而产生,所述第二计数值通过响应于具有与所述第一时钟信号的相位不同的相位的第二时钟信号对所述第二比较信号进行计数而产生。
所述开关电路可被配置为:在经过第一时间点之前选择针对所述充电操作的所述输入电压,并且在已经经过所述第一时间点之后选择针对所述放电操作的所述参考电压。
所述积分电路可被配置为:当在经过所述第一时间点之前执行所述充电操作时输出以所述第一斜率增大的所述第一电压,并且当在已经经过所述第一时间点之后执行所述放电操作时输出以所述第二斜率减小的所述第一电压。
所述积分电路可包括积分器,所述积分器包括:第一运算放大器,包括连接到所述开关电路的输出端子的第一输入端子和连接到地的第二输入端子;第一电阻器,连接到所述第一运算放大器的所述第一输入端子;第一电容器,并联连接到所述第一运算放大器,并且连接在所述第一输入端子与所述第一运算放大器的输出端子之间;以及第一开关,并联连接到所述第一电容器。
所述双比较电路可包括:第一比较器,被配置为通过将来自所述积分电路的所述第一电压与所述第一参考电压进行比较而输出所述第一比较信号;第二比较器,被配置为通过将比所述第一参考电压高的所述第二参考电压与所述第一电压进行比较而输出所述第二比较信号;以及快速放电电路,被配置为在所述控制电路的计数操作之后对所述双比较电路的输入电压进行放电。
所述快速放电电路可包括串联连接在地与第一连接节点之间的放电开关和放电电流源,所述第一连接节点位于所述积分电路的输出端子与所述第二比较器的输入端子之间。所述放电开关可被配置为:基于在完成所述积分电路的放电操作之后的第三控制信号而从断开状态切换为接通状态。所述放电电流源可被配置为:当所述放电开关处于接通状态时将所述第一连接节点处的电压放电到地。
所述积分电路还可包括连接在所述第一运算放大器的所述第一输入端子与所述第二输入端子之间的偏移消除电路,以在完成所述放电操作之后将所述第一输入端子与所述第二输入端子彼此连接,从而去除所述第一运算放大器的输入侧的直流(DC)偏移电压。
所述控制电路可包括:第一计数器,被配置为使用所述第一时钟信号对所述第一比较信号进行计数,并且输出所述第一计数值;第二计数器,被配置为使用具有与所述第一时钟信号的相位相差为180度的相位的所述第二时钟信号对所述第二比较信号进行计数,并且输出所述第二计数值;以及控制器,被配置为基于所述第一计数值和所述第二计数值输出与所述输入电压的所述幅值对应的数字值。
在另一总体方面,一种双斜率模数转换器(ADC)包括开关电路、积分电路、双比较电路和控制电路。所述开关电路被配置为:选择针对充电操作的输入电压和针对放电操作的参考电压中的一个。连接到选择的所述输入电压和选择的所述参考电压的所述积分电路被配置为:执行具有基于选择的所述输入电压的幅值的第一斜率的充电操作以及具有基于所述参考电压的幅值的第二斜率的放电操作,并且输出响应于所述充电操作和所述放电操作而变化的第一电压。所述双比较电路连接到所述第一电压,所述双比较电路被配置为:通过将所述第一电压与第一参考电压进行比较而输出第一比较信号,并且通过将比所述第一参考电压高的第二参考电压与所述第一电压进行比较而输出第二比较信号。连接到所述第一比较信号和所述第二比较信号的所述控制电路被配置为:基于所述第一比较信号和所述第二比较信号,输出与所述输入电压的所述幅值对应的数字值。
与所述输入电压的所述幅值对应的所述数字值可以是基于所述第一比较信号的第一计数值和所述第二比较信号的第二计数值的。
所述第一斜率可与所述第二斜率不同。
所述开关电路可被配置为:在经过第一时间点之前选择针对所述充电操作的所述输入电压,并且在已经经过所述第一时间点之后选择针对所述放电操作的所述参考电压。
所述积分电路可包括:第一运算放大器,具有连接到所述开关电路的输出端子的第一输入端子和连接到地的第二输入端子;以及第一电容器,并联连接到所述第一运算放大器,并且连接在所述第一输入端子与所述第一运算放大器的输出端子之间。
所述第一时间点可以是所述第一电容器的充电持续时间。
所述积分电路还可被配置为:当在经过所述第一时间点之前执行所述充电操作时输出以所述第一斜率增大的所述第一电压,并且当在已经经过所述第一时间点之后执行所述放电操作时输出以所述第二斜率减小的所述第一电压。
通过以下具体实施方式、附图以及权利要求,其他特征和方面将是显而易见的。
附图说明
图1是根据示例的双斜率模数转换器的框图。
图2是根据示例的双斜率模数转换器的电路图。
图3是示出根据示例的开关电路的示图。
图4是示出图2的比较电路的快速放电电路的示例的示图。
图5是示出积分电路的第一电压以及图4的比较电路的第一比较信号和第二比较信号的示例的示图。
图6是图4的快速放电电路的快速放电操作的示例性示图。
图7是示出图2的积分电路的示例的示图。
图8是示出图2的控制电路的示例的示图。
图9是示出图8的第一时钟信号和第二时钟信号的示例的示图。
在整个附图和具体实施方式中,相同的附图标记表示相同的元件。附图可以不按比例绘制,并且为了清楚、说明和方便,附图中的元件的相对尺寸、比例和描绘可被夸大。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而,在理解本申请的公开内容之后,在此描述的方法、设备和/或系统的各种改变、修改及等同物将是显而易见的。例如,在此描述的操作的顺序仅仅是示例,其并不限于在此阐述的顺序,而是除了必须以特定顺序发生的操作之外,可做出在理解本申请的公开内容之后将是显而易见的改变。此外,为了提高清楚性和简洁性,可省略对于本领域中已知的特征的描述。
在此描述的特征可以以不同的形式实施,并且不应被解释为局限于在此描述的示例。更确切地说,已经提供在此描述的示例仅用于示出在理解本申请的公开内容之后将是显而易见的实现在此描述的方法、设备和/或系统的诸多可行方式中的一些可行方式。
在此,应注意,关于示例或实施例的术语“可”的使用(例如,关于示例或实施例可包括什么或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例,但所有示例和实施例不限于此。
在整个说明书中,当元件(诸如,层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时,该元件可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件,或者可存在介于它们之间的一个或更多个其他元件。相比之下,当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时,可不存在介于它们之间的其他元件。
如在此使用的,术语“和/或”包括相关所列项中的任意一项和任意两项或更多项的任意组合。
虽然在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分,但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说,这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此,在不脱离示例的教导的情况下,在此描述的示例中提到的第一构件、第一组件、第一区域、第一层或第一部分也可称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述,在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。这样的空间相对术语意在除了包括附图中描绘的方位之外还包括装置在使用或操作中的不同方位。例如,如果附图中的装置被翻转,则描述为相对于另一元件在“上方”或“上面”的元件将相对于所述另一元件在“下方”或“下面”。因此,术语“上方”根据装置的空间方位包括“上方”和“下方”两种方位。装置还可以以其他方式被定位(例如,旋转90度或者处于其他方位),并且将相应地解释在此使用的空间相对术语。
在此使用的术语仅是为了描述各种示例,并且将不用于限制本公开。除非上下文另外清楚指出,否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合,但是不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
可以以在理解本申请的公开内容之后将显而易见的各种方式组合在此描述的示例的特征。此外,尽管在此描述的示例具有各种配置,但是在理解本申请的公开内容之后将显而易见的其他配置是也可行的。
附图可不按照比例绘制,并且为了清楚、说明和便利,可夸大附图中的元件的相对尺寸、比例和描绘。
随后,参照附图更详细地描述示例。
在附图中,自始至终将使用相同的附图标记来指示相同或类似的元件。
图1是根据示例的双斜率模数转换器(ADC)的框图。图2是根据示例的双斜率模数转换器的电路图。
参照图1和图2,根据示例的双斜率模数转换器可包括开关电路100、积分电路200、双比较电路300和控制电路400。
开关电路100可选择针对充电操作的输入电压Vin和针对放电操作的参考电压Vref中的一个。
作为示例,开关电路100可响应于第一控制信号SC1而选择针对充电操作的输入电压Vin,并且随后可选择针对放电操作的参考电压Vref。
积分电路200执行具有基于通过开关电路100选择的输入电压Vin的幅值的第一斜率SLV1的充电操作、具有基于通过开关电路100选择的参考电压Vref的幅值的第二斜率SLV2的放电操作,并且可输出在充电操作和放电操作期间变化的第一电压Vx。
作为示例,积分电路200可响应于第二控制信号SC2(稍后将描述)而去除积分电路200的操作复位和积分电路200的输入侧的直流(DC)偏移电压。
双比较电路300通过将来自积分电路200的第一电压Vx与第一参考电压Vref1(参见图2)进行比较来输出第一比较信号VC1,并且可通过将比第一参考电压Vref1高的第二参考电压Vref2(参见图2)与第一电压Vx进行比较来输出第二比较信号VC2。
在示例中,双比较电路300可包括第一比较器310和第二比较器320。
第一比较器310可通过将来自积分电路200的第一电压Vx与第一参考电压Vref1(参见图2)进行比较来输出第一比较信号VC1。第二比较器320可通过将比第一参考电压Vref1(参见图2)高的第二参考电压Vref2(参见图2)与第一电压Vx进行比较来输出第二比较信号VC2。
作为示例,双比较电路300可对双比较电路300的输入端子处的电压进行放电。具体地,响应于第三控制信号SC3,第二比较器320的输入端子处的电压可高速放电到地,以在积分电路200的放电操作完成之后执行下一次充电和放电操作。
控制电路400可基于第一计数值CV1和第二计数值CV2来输出与输入电压Vin的幅值对应的数字值Dout,第一计数值CV1基于来自双比较电路300的第一比较信号VC1,第二计数值CV2基于第二比较信号VC2。
作为示例,控制电路400可包括第一计数器410、第二计数器420和控制器450。
第一计数器410可对第一比较信号VC1进行计数,并且可输出第一计数值CV1。第二计数器420可对第二比较信号VC2进行计数,并且可输出第二计数值CV2。控制器450可基于第一计数值CV1和第二计数值CV2来输出与输入电压Vin的幅值对应的数字值Dout。
在本公开的附图中,可省略相同附图标记和相同功能元件的不必要赘述,并且将描述差异。
参照图2,开关电路100可包括接收输入电压Vin的第一端子P1、接收参考电压Vref的第二端子P2以及连接到积分电路200的公共端子PC。
作为示例,在开关电路100的情况下,响应于第一控制信号SC1,公共端子PC在充电操作期间连接到第一端子P1并且在放电操作期间连接到第二端子P2。
积分电路200可包括例如积分器210。
积分器210可包括第一运算放大器OP1、第一电阻器R1和第一电容器C1。此外,积分电路200可包括第一开关SW1。
第一运算放大器OP1可包括连接到开关电路100的输出端子的第一输入端子(例如,+输入端子)以及连接到地的第二输入端子(例如,-输入端子)。第一电阻器R1可连接到第一运算放大器OP1的第一输入端子。第一电容器C1可连接在第一运算放大器OP1的第一输入端子与输出端子之间,同时与第一运算放大器OP1并联。
例如,积分电路200可在经过第一时间点T1之前执行具有第一斜率SLV1的充电操作,以输出以第一斜率SLV1增大的第一电压Vx,并且可在已经经过第一时间点T1之后执行具有第二斜率SLV2的放电操作,以输出以第二斜率SLV2减小的第一电压Vx。在示例中,第一时间点T1具有由完成电容器的充电操作所花费的时间所定义的持续时间。
第一开关SW1并联连接到第一电容器C1以使得第一电容器C1的两端短路,使得在通过积分电路200完成一系列充电和放电操作之后,随后可迅速开始一系列的充电和放电操作。
作为示例,第一比较器310可将来自积分电路200的第一电压Vx与第一参考电压Vref1进行比较,并且可在第一电压Vx高于第一参考电压Vref1(例如,零电压)时输出具有高电平电压的第一比较信号VC1。
作为示例,第二比较器320可将来自积分电路200的第一电压Vx与第二参考电压Vref2进行比较,并且可在第一电压Vx高于第二参考电压Vref2(例如,最大输入电压的1/2)时输出具有高电平电压的第二比较信号VC2。
在示例中,快速放电电路350可响应于在积分电路200完成放电操作之后的第三控制信号SC3而将积分电路200的输出端子与第二比较器320的输入端子之间的第一连接节点N1连接到地。因此,以高速对双比较电路300的输入端子处的电压(第二比较器320的输入端子处的电压)进行了放电。
第一计数器410通过使用第一时钟信号CLK1(参见图8)对从第一比较器310接收的第一比较信号VC1进行计数,以输出第一计数值CV1。
第二计数器420通过使用第二时钟信号CLK2(参见图8)对从第二比较器320接收的第二比较信号VC2进行计数,以输出第二计数值CV2。
控制器450可基于第一计数值CV1和第二计数值CV2而输出与输入电压Vin的幅值对应的数字值Dout。
这样,由于可使用基于并行计数操作的第一计数值CV1和第二计数值CV2来提供数字值Dout,所以可执行高速的计数操作。
图3是示出根据示例的开关电路的示图。
参照图3,例如,响应于第一控制信号SC1,开关电路100可在经过第一时间点T1之前选择性地将公共端子PC连接到第一端子P1,以选择针对充电操作的输入电压Vin并且将选择的电压输出到积分电路200。
响应于第一控制信号SC1,开关电路100在已经经过第一时间点T1之后将公共端子PC连接到第二端子P2,以选择针对放电操作的参考电压Vref并且将选择的电压输出到积分电路200。
例如,输入电压Vin可以是0V至3.3V,但不限于此。在这种情况下,参考电压Vref可被设定为比输入电压低。
图4是示出图2的比较电路的快速放电电路的示例的示图。
参照图4,双比较电路300可包括第一比较器310、第二比较器320和快速放电电路350。
快速放电电路350可在控制电路的计数操作之后对比较电路的输入电压进行放电。
例如,快速放电电路350可包括串联连接在第一连接节点N1与地之间的放电开关SW-D和放电电流源IS-D,第一连接节点N1位于第一比较器310和第二比较器320的公共输入端子与积分电路200的输出端子之间。
例如,放电开关SW-D可包括至少一个开关元件,并且可在完成放电操作之后且在随后的计数操作开始之前从断开状态切换到接通状态。
当放电开关SW-D处于接通状态时,放电电流源IS-D可以以高速将第一连接节点N1处的电压放电到地。
通过如上所述的快速放电电路350的操作,在完成先前的计数操作之后,包括在并行计数结构中的比较器的输入电压可高速放电。因此,接下来的计数操作可更迅速地重新开始而没有错误,并且还可执行更快速的计数操作。
图5是示出积分电路的第一电压以及图4的比较电路的第一比较信号和第二比较信号的示例的示图。
参照图4和图5,从积分电路200输出的第一电压Vx在经过第一时间点T1之前执行的充电操作期间以第一斜率SLV1上升,并且在已经经过第一时间点T1之后执行的放电操作期间以第二斜率SLV2下降。
作为示例,第一电压Vx的第一斜率SLV1可由下面的式1表示,并且第一电压Vx的第二斜率SLV2可由下面的式2表示。
[式1]
SLV1=Vin/(R×C)
[式2]
SLV2=Vref/(R×C)
在式1和式2中,R是连接到第一运算放大器OP1的第一输入端子的第一电阻器R1的电阻值,并且C是第一电容器C1的电容值。
在充电操作期间,第一电压Vx的第一斜率SLV1是基于输入电压Vin的幅值的,并且因此可在输入电压Vin的幅值可改变时改变。在放电操作期间,由于参考电压Vref的幅值在不改变的情况下是相同的,所以第一电压Vx的第二斜率SLV2基于参考电压Vref的幅值而相同。
例如,图5描绘了六个第一电压Vx1、Vx2、Vx3、Vx4、Vx5和Vx6,其中,第一电压Vx的电平逐渐增大。Vx1、Vx2、Vx3、Vx4、Vx5和Vx6可分别与电平逐渐增大的输入电压Vin1、Vin2、Vin3、Vin4、Vin5和Vin6对应。在这种情况下,输入电压中最高的输入电压Vin6可等于或者小于输入电压Vin的最大电压Vin_max。
作为示例,当最大电压Vin_max是3.3V时,输入电压Vin1、Vin2、Vin3、Vin4、Vin5和Vin6可分别是0.5V、1.0V、1.5V、2.0V、2.5V和3.0V,但其示例不限于此。
例如,第一比较器310可输出VC11、VC12和VC13,VC11、VC12和VC13是第一比较信号VC1且分别与输入电压Vin1、Vin2和Vin3对应,输入电压Vin1、Vin2和Vin3与第一参考电压Vref1(例如,0V)与第二参考电压Vref2(例如,1.65V)之间的电压幅值对应。在这种情况下,第一比较信号VC1(例如,VC11、VC12和VC13)分别与第一计数器410的第一计数值“T10+T11”、“T10+T12”和“T10+T13”对应。
第二比较器320可输出第二比较信号VC2,例如,VC21、VC22和VC23,VC21、VC22和VC23分别与输入电压Vin4、Vin5和Vin6对应,输入电压Vin4、Vin5和Vin6与比第二参考电压Vref2(例如,1.65V)高的电压电平对应。在这种情况下,第二比较信号VC21、VC22和VC23可与第二计数器420的第二计数值T21、T22和T23对应。
在这种情况下,控制器450可使用第一计数器410的第一计数值“T10+T11”、“T10+T12”和“T10+T13”以及第二计数器420的第二计数值T21、T22和T23来输出与输入电压Vin的幅值对应的数字值Dout。
作为示例,当最大电压Vin_max是3.3V且输入电压Vin1是0.5V时,第一比较器310可输出第一比较信号VC1,例如,与比第一参考电压Vref1(例如,0V)高的输入电压Vin1对应的VC11。在这种情况下,第一比较信号VC1的VC11可与第一计数器410的第一计数值“T10+T11”对应。在这种情况下,由于输入电压Vin1是0.5V且不高于第二比较器320中的第二参考电压Vref2(例如,1.65V),所以第二比较器320输出具有低电平的第二比较信号VC2且第二计数值是零。
在这种情况下,控制器450可仅使用作为第一计数器410的第一计数值的“T10+T11”来输出与输入电压Vin的幅值对应的数字值Dout。
作为另一示例,当最大电压Vin_max是3.3V且输入电压Vin6是3.0V时,第一比较器310可输出VC13,VC13为与比第一参考电压Vref1(例如,0V)高的输入电压Vin6对应的第一比较信号VC1。在这种情况下,第一比较信号VC1的VC13可与第一计数器410的第一计数值“T10+T13”对应。第二比较器320可输出VC23,VC23为与比第二参考电压Vref2(例如,1.65V)高的输入电压Vin6对应的第二比较信号VC2。在这种情况下,第二比较信号VC23可与第二计数器420的第二计数值T23对应。
在这种情况下,控制器450可使用作为第一计数器410的第一计数值的“T10+T13”和作为第二计数器420的第二计数值的T23来输出与输入电压Vin的幅值对应的数字值Dout。
作为示例,第一比较器310的第一参考电压Vref1可以是零电压,并且第二比较器320的第二参考电压Vref2可以是等于输入电压的最大电压Vin_max的1/2的电压Vin_max/2。
在这种情况下,第一比较器310将来自积分电路200的第一电压Vx与第一参考电压Vref1(零电压)进行比较,并且可在第一电压Vx高于第一参考电压Vref1(零电压)时输出具有如在图5中示出的高电平电压的第一比较信号VC1。
第二比较器320将第二参考电压Vref2(等于输入电压的最大电压Vin_max的1/2的电压Vin_max/2)与第一电压Vx进行比较,并且可在第一电压Vx高于第二参考电压Vref2时输出具有如在图5中示出的高电平电压的第二比较信号VC2。
图6是图4的快速放电电路的快速放电操作的示例性示图。
参照图4和图6,快速放电电路350的放电开关SW-D在完成放电操作之后从断开状态切换到接通状态。当放电开关SW-D处于接通状态时,放电电流源IS-D将第一连接节点N1处的电压高速放电到地。
因此,如在图6的电压放电曲线图(FDG)中示出的,连接到第一比较器310和第二比较器320的输入端子的第一连接节点N1处的电压高速放电,因此第一比较器310和第二比较器320的输入端子处的电压可在短时间段Tfd内迅速变为地电位。
图7是示出图2的积分电路的示例的示图。
参照图2和图7,积分电路200可包括积分器210和偏移消除电路220。
偏移消除电路220连接在第一运算放大器OP1的第一输入端子与第二输入端子之间,并且在完成放电操作之后将第一运算放大器OP1的第一输入端子和第二输入端子彼此连接,从而去除第一运算放大器OP1的输入侧的DC偏移电压。
在完成先前的计数操作之后通过偏移消除电路220去除积分电路的运算放大器的DC偏移电压,从而更准确地执行针对接下来的计数操作的充电操作和放电操作而没有错误。
图8是示出图2的控制电路的示例的示图。
参照图8,第一计数器410可使用第一时钟信号CLK1来对第一比较信号VC1进行计数,以输出第一计数值CV1。
第二计数器420通过使用具有与第一时钟信号CLK1的相位不同的相位的第二时钟信号CLK2来对第二比较信号VC2进行计数,以输出第二计数值CV2。
控制器450可基于第一计数值CV1和第二计数值CV2来输出与输入电压Vin的幅值对应的数字值Dout。
为了减小第一计数器410的计数操作与第二计数器420的计数操作之间的干扰,第一时钟信号CLK1和第二时钟信号CLK2可被设定为具有不同相位。
作为示例,第一时钟信号CLK1和第二时钟信号CLK2可由单独的时钟发生器提供或者可由控制电路400提供。
例如,第一时钟信号CLK1与第二时钟信号CLK2之间的相位差可以是90度或者180度。
图9是示出图8的第一时钟信号和第二时钟信号的示例的示图。
参照图9,例如,第一时钟信号CLK1与第二时钟信号CLK2之间的相位差可以是180度。
参照图8和图9,第一计数器410响应于第一时钟信号CLK1进行操作,并且第二计数器420响应于第二时钟信号CLK2进行操作。因此,可通过调节能够执行这种并行计数的第一时钟信号和第二时钟信号的相位来提高分辨率。
例如,当并行计数操作所需的第一时钟信号和第二时钟信号的相位分别是0度和180度时,整体分辨率可提高1位。
作为另一示例,当使用具有并行结构的四个计数器时,当提供给四个计数器的四个时钟信号的相位是0度、90度、180度和270度时,整体分辨率提高到3位。
根据示例的双斜率模数转换器的控制电路可在处理器(例如,中央处理单元(CPU)、图形处理单元(GPU)、微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等)、存储器(例如,易失性存储器(例如,RAM等)、非易失性存储器(例如,ROM、闪存等))、输入装置(例如,键盘、鼠标、笔、语音输入装置、触摸输入装置、红外相机、视频输入装置等)、输出装置(例如,显示器、扬声器、打印机等)、通信装置(例如,调制解调器、网络接口卡(NIC)、集成网络接口、无线频率发送器/接收器、红外端口、USB连接装置等)的互连(例如,外围组件互连(PCI)、USB、固件(IEEE1394)、光学总线结构、网络等)的计算环境中实现。
计算环境可通过分布式计算环境来实现,分布式计算环境包括个人计算机、服务器计算机、手持或膝上型装置、移动装置(移动电话、PDA、媒体播放器等)、多处理器系统、消费性电子产品、迷你计算机、大型计算机、上述系统或装置中的任何一个,但其示例不限于此。
如上所述,在根据示例的双斜率ADC中,即使在使用具有与现有情况下的频率相同频率的时钟时,也可使用并行计数结构来提高分辨率。
此外,在完成先前的计数操作之后,由于包括在并行计数结构中的比较器的输入电压高速放电,所以接下来的计数操作可更快速且没有错误地开始,从而能够实现相对更快的计数操作。
此外,在完成先前的计数操作之后,由于去除了积分电路的运算放大器的直流(DC)偏移电压,所以可更准确地执行针对接下来的计数操作的充电操作和放电操作而没有错误。
虽然本公开包括特定的示例,但是对于本领域普通技术人员将显而易见的是,在不脱离权利要求及其等同物的精神和范围的情况下,可在这些示例中做出形式和细节上的各种改变。在此所描述的示例将仅被视为描述性意义,而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似的特征或方面。如果描述的技术被执行以具有不同的顺序,和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件,和/或用其他组件或者它们的等同物来替换或者补充描述的系统、架构、装置或者电路中的组件,则可获得适当的结果。因此,本公开的范围不由具体实施方式限定,而是由权利要求及其等同物限定,并且在权利要求及其等同物的范围内的所有变化将被解释为被包括在本公开中。
Claims (20)
1.一种双斜率模数转换器,包括:
开关电路,被配置为选择针对充电操作的输入电压和针对放电操作的参考电压中的一个;
积分电路,被配置为执行具有基于通过所述开关电路选择的所述输入电压的幅值的第一斜率的充电操作以及具有基于通过所述开关电路选择的所述参考电压的幅值的第二斜率的放电操作,并且输出响应于所述充电操作和所述放电操作而变化的第一电压;
双比较电路,被配置为通过将所述第一电压与第一参考电压进行比较而输出第一比较信号,并且通过将比所述第一参考电压高的第二参考电压与所述第一电压进行比较而输出第二比较信号;以及
控制电路,被配置为基于所述第一比较信号的第一计数值和所述第二比较信号的第二计数值来输出与所述输入电压的所述幅值对应的数字值。
2.根据权利要求1所述的双斜率模数转换器,其中,所述开关电路被配置为:在经过第一时间点之前选择针对所述充电操作的所述输入电压,并且在已经经过所述第一时间点之后选择针对所述放电操作的所述参考电压。
3.根据权利要求2所述的双斜率模数转换器,其中,所述积分电路被配置为:当在经过所述第一时间点之前执行所述充电操作时输出以所述第一斜率增大的所述第一电压,并且当在已经经过所述第一时间点之后执行所述放电操作时输出以所述第二斜率减小的所述第一电压。
4.根据权利要求1所述的双斜率模数转换器,其中,所述积分电路包括积分器,所述积分器包括:
第一运算放大器,包括连接到所述开关电路的输出端子的第一输入端子和连接到地的第二输入端子;
第一电阻器,连接到所述第一运算放大器的所述第一输入端子;
第一电容器,并联连接到所述第一运算放大器,并且连接在所述第一输入端子与所述第一运算放大器的输出端子之间;以及
第一开关,并联连接到所述第一电容器。
5.根据权利要求1所述的双斜率模数转换器,其中,所述双比较电路包括:
第一比较器,被配置为通过将来自所述积分电路的所述第一电压与所述第一参考电压进行比较而输出所述第一比较信号;
第二比较器,被配置为通过将比所述第一参考电压高的所述第二参考电压与所述第一电压进行比较而输出所述第二比较信号;以及
快速放电电路,被配置为在所述控制电路的计数操作之后对所述双比较电路的输入电压进行放电。
6.根据权利要求5所述的双斜率模数转换器,其中,所述快速放电电路包括串联连接在地与第一连接节点之间的放电开关和放电电流源,所述第一连接节点位于所述积分电路的输出端子与所述第二比较器的输入端子之间,
其中,所述放电开关被配置为基于在完成所述积分电路的放电操作之后的第三控制信号而从断开状态切换为接通状态,并且
其中,所述放电电流源被配置为:当所述放电开关处于接通状态时,将所述第一连接节点处的电压放电到地。
7.根据权利要求4所述的双斜率模数转换器,其中,所述积分电路还包括连接在所述第一运算放大器的所述第一输入端子与所述第二输入端子之间的偏移消除电路,以在完成所述放电操作之后将所述第一输入端子与所述第二输入端子彼此连接,从而去除所述第一运算放大器的输入侧的直流偏移电压。
8.根据权利要求1所述的双斜率模数转换器,其中,所述控制电路包括:
第一计数器,被配置为使用第一时钟信号对所述第一比较信号进行计数,并且输出所述第一计数值;
第二计数器,被配置为使用具有与所述第一时钟信号的相位相差90度的相位的第二时钟信号对所述第二比较信号进行计数,并且输出所述第二计数值;以及
控制器,被配置为基于所述第一计数值和所述第二计数值输出与所述输入电压的所述幅值对应的数字值。
9.一种双斜率模数转换器,包括:
开关电路,被配置为选择针对充电操作的输入电压和针对放电操作的参考电压中的一个;
积分电路,被配置为执行具有基于通过所述开关电路选择的所述输入电压的幅值的第一斜率的充电操作以及具有基于通过所述开关电路选择的所述参考电压的幅值的第二斜率的放电操作,并且输出响应于所述充电操作和所述放电操作而变化的第一电压;
双比较电路,被配置为通过将所述第一电压与第一参考电压进行比较而输出第一比较信号,并且通过将比所述第一参考电压高的第二参考电压与所述第一电压进行比较而输出第二比较信号;以及
控制电路,被配置为基于第一计数值和第二计数值输出与所述输入电压的所述幅值对应的数字值,所述第一计数值通过响应于第一时钟信号对所述第一比较信号进行计数而产生,所述第二计数值通过响应于具有与所述第一时钟信号的相位不同的相位的第二时钟信号对所述第二比较信号进行计数而产生。
10.根据权利要求9所述的双斜率模数转换器,其中,所述开关电路被配置为:在经过第一时间点之前选择针对所述充电操作的所述输入电压,并且在已经经过所述第一时间点之后选择针对所述放电操作的所述参考电压。
11.根据权利要求10所述的双斜率模数转换器,其中,所述积分电路被配置为:当在经过所述第一时间点之前执行所述充电操作时输出以所述第一斜率增大的所述第一电压,并且当在已经经过所述第一时间点之后执行所述放电操作时输出以所述第二斜率减小的所述第一电压。
12.根据权利要求9所述的双斜率模数转换器,其中,所述积分电路包括积分器,所述积分器包括:
第一运算放大器,包括连接到所述开关电路的输出端子的第一输入端子和连接到地的第二输入端子;
第一电阻器,连接到所述第一运算放大器的所述第一输入端子;
第一电容器,并联连接到所述第一运算放大器,并且连接在所述第一输入端子与所述第一运算放大器的输出端子之间;以及
第一开关,并联连接到所述第一电容器。
13.根据权利要求9所述的双斜率模数转换器,其中,所述双比较电路包括:
第一比较器,被配置为通过将来自所述积分电路的所述第一电压与所述第一参考电压进行比较而输出所述第一比较信号;
第二比较器,被配置为通过将比所述第一参考电压高的所述第二参考电压与所述第一电压进行比较而输出所述第二比较信号;以及
快速放电电路,被配置为在所述控制电路的计数操作之后对所述双比较电路的输入电压进行放电。
14.根据权利要求13所述的双斜率模数转换器,其中,所述快速放电电路包括串联连接在地与第一连接节点之间的放电开关和放电电流源,所述第一连接节点位于所述积分电路的输出端子与所述第二比较器的输入端子之间,
其中,所述放电开关被配置为基于在完成所述积分电路的放电操作之后的第三控制信号而从断开状态切换为接通状态,并且
其中,所述放电电流源被配置为当所述放电开关处于接通状态时将所述第一连接节点处的电压放电到地。
15.根据权利要求12所述的双斜率模数转换器,其中,所述积分电路还包括连接在所述第一运算放大器的所述第一输入端子与所述第二输入端子之间的偏移消除电路,以在完成所述放电操作之后将所述第一输入端子与所述第二输入端子彼此连接,从而去除所述第一运算放大器的输入侧的直流偏移电压。
16.根据权利要求9所述的双斜率模数转换器,其中,所述控制电路包括:
第一计数器,被配置为使用所述第一时钟信号对所述第一比较信号进行计数,并且输出所述第一计数值;
第二计数器,被配置为使用具有与所述第一时钟信号的相位相差180度的相位的所述第二时钟信号对所述第二比较信号进行计数,并且输出所述第二计数值;以及
控制器,被配置为基于所述第一计数值和所述第二计数值输出与所述输入电压的所述幅值对应的数字值。
17.一种双斜率模数转换器,包括:
开关电路,被配置为选择针对充电操作的输入电压和针对放电操作的参考电压中的一个;
积分电路,连接到选择的所述输入电压和选择的所述参考电压,被配置为执行具有基于选择的所述输入电压的幅值的第一斜率的充电操作以及具有基于所述参考电压的幅值的第二斜率的放电操作,并且输出响应于所述充电操作和所述放电操作而变化的第一电压;
双比较电路,连接到所述第一电压,被配置为通过将所述第一电压与第一参考电压进行比较而输出第一比较信号,并且通过将比所述第一参考电压高的第二参考电压与所述第一电压进行比较而输出第二比较信号;以及
控制电路,连接到所述第一比较信号和所述第二比较信号,被配置为基于所述第一比较信号和所述第二比较信号来输出与所述输入电压的所述幅值对应的数字值。
18.根据权利要求17所述的双斜率模数转换器,其中,与所述输入电压的所述幅值对应的所述数字值是基于所述第一比较信号的第一计数值和所述第二比较信号的第二计数值的,
所述第一斜率与所述第二斜率不同,并且
所述开关电路被配置为在经过第一时间点之前选择针对所述充电操作的所述输入电压,并且在已经经过所述第一时间点之后选择针对所述放电操作的所述参考电压。
19.根据权利要求18所述的双斜率模数转换器,其中,所述积分电路包括:
第一运算放大器,具有连接到所述开关电路的输出端子的第一输入端子和连接到地的第二输入端子;以及
第一电容器,并联连接到所述第一运算放大器,并且连接在所述第一输入端子与所述第一运算放大器的输出端子之间。
20.根据权利要求19所述的双斜率模数转换器,其中,所述第一时间点是所述第一电容器的充电持续时间,并且所述积分电路还被配置为当在经过所述第一时间点之前执行所述充电操作时输出以所述第一斜率增大的所述第一电压,并且当在已经经过所述第一时间点之后执行所述放电操作时输出以所述第二斜率减小的所述第一电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0080185 | 2019-07-03 | ||
KR1020190080185A KR102632360B1 (ko) | 2019-07-03 | 2019-07-03 | 병렬 카운팅 구조를 갖는 듀얼 슬로프 아날로그-디지털 변환기 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112187275A true CN112187275A (zh) | 2021-01-05 |
CN112187275B CN112187275B (zh) | 2024-05-28 |
Family
ID=
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102651650A (zh) * | 2011-02-25 | 2012-08-29 | 富泰华工业(深圳)有限公司 | 模数转换电路 |
CN102957430A (zh) * | 2011-08-26 | 2013-03-06 | 比亚迪股份有限公司 | 一种模数转换电路 |
CN103957010A (zh) * | 2014-05-20 | 2014-07-30 | 石家庄数英仪器有限公司 | 一种高精度模数转换器及模数转换方法 |
CN105024699A (zh) * | 2014-04-24 | 2015-11-04 | 苏州迈略信息科技有限公司 | 基于开关电容反馈数模转换的双坡积分模数转换器 |
CN105811987A (zh) * | 2016-03-09 | 2016-07-27 | 广州龙之杰科技有限公司 | 高性价比单积分型模数转换器及其转换方法 |
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102651650A (zh) * | 2011-02-25 | 2012-08-29 | 富泰华工业(深圳)有限公司 | 模数转换电路 |
CN102957430A (zh) * | 2011-08-26 | 2013-03-06 | 比亚迪股份有限公司 | 一种模数转换电路 |
CN105024699A (zh) * | 2014-04-24 | 2015-11-04 | 苏州迈略信息科技有限公司 | 基于开关电容反馈数模转换的双坡积分模数转换器 |
CN103957010A (zh) * | 2014-05-20 | 2014-07-30 | 石家庄数英仪器有限公司 | 一种高精度模数转换器及模数转换方法 |
CN105811987A (zh) * | 2016-03-09 | 2016-07-27 | 广州龙之杰科技有限公司 | 高性价比单积分型模数转换器及其转换方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102632360B1 (ko) | 2024-02-02 |
US10778238B1 (en) | 2020-09-15 |
KR20210004183A (ko) | 2021-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9432046B1 (en) | Successive approximation analog-to-digital converter | |
US9667899B2 (en) | Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same | |
EP3090488B1 (en) | Combining a coarse adc and a sar adc | |
CN105720980B (zh) | 对于每个位电容器具有专用参考电容器的sar dac | |
US10778242B2 (en) | Analog-to-digital converter device | |
JP5814707B2 (ja) | タッチパネルの容量検出回路、容量検出方法、およびそれを用いたタッチパネル入力装置、電子機器 | |
US20180041221A1 (en) | Analogue-digital converter of non-binary capacitor array with redundant bit and its chip | |
KR20130119546A (ko) | 이진-그레이 변환 회로 및 이를 포함하는 그레이 코드 카운터 | |
US7969204B1 (en) | Sample hold circuit and method thereof for eliminating offset voltage of analog signal | |
WO2013163564A1 (en) | Method and apparatus for analog-to-digital converter | |
CN103840833B (zh) | 一种红外焦平面阵列读出电路的模数转换电路 | |
CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
US10778238B1 (en) | Dual-slope analog to digital converter having parallel counting structure | |
US20080191923A1 (en) | Method and apparatus for analog-to-digital conversion using switched capacitors | |
CN112187275B (zh) | 双斜率模数转换器 | |
KR101895415B1 (ko) | 아날로그-디지털 변환 회로와 이를 포함하는 적산 회로 | |
WO2019113772A1 (zh) | 用于模数转换的方法和模数转换器 | |
US9374101B2 (en) | Sensor device including high-resolution analog to digital converter | |
CN112583406B (zh) | 模拟数字转换器装置与模拟数字转换器电路系统 | |
KR100947249B1 (ko) | 디지털-아날로그 변환기 및 그것을 이용한 아날로그-디지털변환기 | |
CN106257839B (zh) | 传感器装置以及检测方法 | |
CN110868217B (zh) | 连续渐近式模拟数字转换器 | |
CN112769417B (zh) | 时钟故障检测器 | |
CN111726551B (zh) | 图像感测装置及其操作方法 | |
CN113556127B (zh) | 数字斜率式模拟数字转换器装置与信号转换方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |