CN112164679A - 一种散热良好的半导体器件封装结构及封装方法 - Google Patents

一种散热良好的半导体器件封装结构及封装方法 Download PDF

Info

Publication number
CN112164679A
CN112164679A CN202010855904.8A CN202010855904A CN112164679A CN 112164679 A CN112164679 A CN 112164679A CN 202010855904 A CN202010855904 A CN 202010855904A CN 112164679 A CN112164679 A CN 112164679A
Authority
CN
China
Prior art keywords
semiconductor device
graphene
heat dissipation
packaging
connecting plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010855904.8A
Other languages
English (en)
Other versions
CN112164679B (zh
Inventor
王琇如
唐和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202010855904.8A priority Critical patent/CN112164679B/zh
Publication of CN112164679A publication Critical patent/CN112164679A/zh
Application granted granted Critical
Publication of CN112164679B publication Critical patent/CN112164679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种散热良好的半导体器件封装结构，包括：半导体器件，在其第一端上设有正面电极，在其第二端上设有背面电极，第一端与第二端相对；导电结合层；金属容器，其包括连接板和侧壁板；侧壁板由连接板延伸并弯折，以与连接板围成封装空间；半导体器件设于封装空间内，第二端通过导电结合层与连接板连接；侧壁板包括外引端，背面电极通过导电结合层、连接板与外引端电连接；石墨烯散热层，石墨烯散热层设于连接板远离半导体器件的一侧；基板，外引端、正面电极通过导电焊材层焊接于基板。该散热良好的半导体器件封装结构，具有良好的散热性能，可靠性高。

Description

一种散热良好的半导体器件封装结构及封装方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种散热良好的半导体器件封装结构。
背景技术
目前，现有的半导体器件封装结构，一般需要将芯片通过焊接材料焊于引线框架，再采用金属引线将芯片与引线框架进行键合，然后通过环氧树脂等封材料，对半导体器件以及引线框架进行封装形成封装结构，以对电路以及电性连接点进行电气保护和物理保护；但是，现有的封装结构的热阻较大，封装结构在上板应用时，一般仅能通过电路板一侧散热，散热性能差。
发明内容
本发明实施例的一个目的在于：提供一种散热良好的半导体器件封装结构，其具有良好的散热性能，可靠性高。
本发明实施例的另一个目的在于：提供一种半导体器件封装方法，通过该封装方法封装得到的半导体器件具有良好的散热性能。
为达上述目的，本发明采用以下技术方案：
一种散热良好的半导体器件封装结构，包括：
半导体器件，在其第一端上设有正面电极，在其第二端上设有背面电极，所述第一端与所述第二端相对；
导电结合层；
金属容器，其包括连接板和侧壁板；所述侧壁板由所述连接板延伸并弯折，以与所述连接板围成封装空间；所述半导体器件设于所述封装空间内，所述第二端通过所述导电结合层与所述连接板连接；所述侧壁板包括外引端，所述背面电极通过所述导电结合层、所述连接板与外引端电连接；
石墨烯散热层，所述石墨烯散热层设于所述连接板远离所述半导体器件的一侧。
作为优选，还包括基板，所述外引端、所述正面电极通过导电焊材层焊接于所述基板；所述金属容器与所述基板之间围接形成密封的封装空间。
作为优选，所述石墨烯散热层为石墨烯复合散热片，所述石墨烯复合散热片包括金属基材和生长于金属基材表面的石墨烯层；所述金属基材与所述连接板键合。
作为优选，所述金属容器为铜容器。
作为优选，所述导电结合层为石墨烯结合膜，所述石墨烯结合膜的一面与所述半导体器件的第二端键合或粘合，所述石墨烯结合膜的另一面与所述连接板键合或粘合。
作为优选，所述石墨烯结合膜的厚度与所述半导体器件的厚度的比例为0.1至0.4。
作为优选，所述石墨烯结合膜包括膜本体，还包括离散地分布于所述膜本体内部的银颗粒。
作为优选，所述正面电极包括源极和栅极，所述背面电极包括漏极。
作为优选，所述基板为覆铜基板，所述覆铜基板包括上铜层、中间基板和下铜层，在所述上铜层包括第一焊区和第二焊区，在所述第一焊区上生长有单层石墨烯层；所述源极与所述第一焊区焊接，所述栅极与所述第二焊区焊接。
一种半导体器件封装方法，包括如下步骤：
S10：提供半导体管芯10，半导体管芯10的第一端11上设有正面电极，半导体管芯10的第二端上设有背面电极，所述第一端11与所述第二端相对；
S20：在半导体管芯10的第二端上附着石墨烯结合膜20，以使所述半导体管芯10的第二端与所述石墨烯结合膜20结合，以使所述背面电极与所述石墨烯结合膜20电连接，从而形成第一结合结构；
S30：提供封装容器30，所述封装容器30包括连接板31和侧壁板32；所述侧壁板32由所述连接板31延伸并弯折，以与所述连接板31围成封装空间；所述侧壁板32包括外引端321；
S40：在所述封装容器30的所述连接板31远离所述封装空间的一端覆盖石墨烯散热层80；
S50：将所述第一结合结构放置于所述封装容器30的封装空间内，将所述第一结合结构的石墨烯结合膜20附着于所述连接板31，以使所述石墨烯结合膜20远离所述半导体管芯10的一端与所述连接板31结合，以形成封装本体。
本发明的有益效果为：该散热良好的半导体器件封装结构，具有良好的散热性能，可靠性高；通过该半导体器件封装方法封装得到的半导体器件具有良好的散热性能。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明其一实施例所述半导体器件封装结构示意图；
图2为本发明另一实施例所述半导体器件封装结构示意图；
图3为图2中的A部放大图；
图4为本发明其一实施例所述半导体器件封装结构示意图；
图5为本发明其一实施例所述半导体器件封装结构示意图；
图6为本发明其一实施例所述半导体器件封装结构示意图；
图中：10、半导体器件；11、第一端；13、管芯侧壁；141、源极；142、栅极；15、漏极；20、石墨烯结合膜；21、膜本体；22、银颗粒；30、封装容器；31、连接板；32、侧壁板；321、外引端；50、焊盘；60、基板；70、焊材层；80、石墨烯散热层；81、金属基材；82、石墨烯层。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本发明提出一种散热良好的半导体器件封装结构，其具有良好的散热性能，可靠性高。
如图1-6所示，在本发明的所述散热良好的半导体器件封装结构的一实施例中，该封装结构包括：
半导体器件10，在其第一端11上设有正面电极，在其第二端上设有背面电极，所述第一端11与所述第二端相对；
导电结合层；
金属容器，其包括连接板31和侧壁板32；所述侧壁板32由所述连接板31延伸并弯折，以与所述连接板31围成封装空间；所述半导体器件10设于所述封装空间内，所述第二端通过所述导电结合层与所述连接板31连接；所述侧壁板32包括外引端321，所述背面电极通过所述导电结合层、所述连接板31与外引端321电连接；
石墨烯散热层80，所述石墨烯散热层80设于所述连接板31远离所述半导体器件10的一侧；
基板60，所述外引端321、所述正面电极通过导电焊材层70焊接于所述基板60。
进一步地，所述金属容器与所述基板60之间围接形成密封的封装空间。
具体地，金属容器具有良好的导热性能以及导电性能。
具体地，所述导电结合层用于将所述半导体器件10与所述金属容器固定连接，并用于实现所述背面电极与所述连接板31的电性连接。
本发明的半导体器件封装结构，通过采用直接封装的封装形式，可以实现双侧散热，半导体器件的一侧可以通过金属容器向外部散热，半导体器件的另一侧可以通过基板60向外部散热，散热性能好；并且，该封装结构无需采用环氧树脂等封装材料，由半导体器件的第二端向外散出的热量，能够直接通过导电结合层、金属容器直接向外部散发，相对于现有采用环氧树脂进行封装的封装结构，本发明的封装结构的半导体器件10的第二端至外部环境之间的热阻大大降低。
本发明的半导体器件封装结构，还在所述连接板31远离所述半导体器件10的一侧设置了石墨烯散热层80，石墨烯散热层80具有良好的导热性能，其具有低热阻；如此设置，有助于提升该封装结构的散热性能，并且有利于该封装结构均匀地向外散热，避免局部过热。
具体地，所述基板60上设有多个焊区，所述外引面321、所述正面电极(一个或多个)分别与所述基板60上的焊区电连接。其中，所述基板60为用于将所述半导体器件10与电路板进行电连接的中间连接件，如陶瓷覆铜基板，或所述基板60为电路板。
具体地，通过在封装结构上设置该石墨烯散热层80，有利于在该石墨烯散热层80上加装散热器，散热器与所述金属容器的之间通过石墨烯散热层80连接，有利于将金属容器上的热量均匀、高效地传导至散热器。加装了散热器之后，适于通过强迫风冷的方式对封装结构进行散热。
在一些实施例中，该封装结构还包括齿形散热体，齿形散热体为铜散热体，铜散热体结合于该石墨烯散热层80，以提升散热性能。
进一步地，在本发明的所述封装结构的又一实施例中，所述石墨烯散热层80为直接覆盖于连接板31上的石墨烯散热层，石墨烯散热层的导热系数在700W/Mk至5500W/Mk。该石墨烯散热层至少可以采用如下实施方式实施：
实施方式一:所述石墨烯散热层为石墨烯散热层，该石墨烯散热层通过但不限于化学气相沉积法形成于所述连接板31远离所述半导体器件的一侧。
实施方式二：所述石墨烯散热层为石墨烯复合散热片，所述石墨烯复合散热片包括金属基材81和生长于金属基材81表面的石墨烯层82；所述金属基材81与所述连接板31键合。
具体地，在封装制程中，将所述石墨烯复合散热片放置于所述金属容器的连接板31上，通过压合的方式，使得金属容器和/或所述金属基材81发生的塑性形变，使得金属容器表面的分子与金属基材81表面的分子之间产生分子间作用力，产生分子联结键，从而实现石墨烯复合散热片与金属容器的键合。
其中，在石墨烯复合散热片与金属容器键合制程中，可以采用超声波键合的方式进行键合，在键合制程中，通过超声波焊接压头的高频振动波传到金属容器的表面、以及金属基材81的表面，在加压的情况下，使得两个表面相互摩擦而产生分子层之间的熔合。
具体地，在进行半导体器件封装时，可以采用预制或由外部采购的石墨烯复合散热片，通过键合制程，即可实现在所述金属容器的连接板31的外部增加石墨烯层82，相对于在金属容器的连接板31上生长石墨烯，更加方便，封装效率更高。
进一步地，所述金属容器为铜容器；铜具有良好的导热性能和导电性能。
进一步地，所述金属基材81为铜基材，采用与金属容器同质的材料，使得金属基材81与金属容器之间在进行压合键时，两个表面之间能够产生铜-铜结合，结合得更加可靠。
进一步地，在本发明的所述封装结构的另一实施例中，所述石墨烯散热层80为散热石墨膜，散热石墨膜的导热系数在700-1300w/mk，其导热系数为铜的2至3倍，为铝的3至5倍。
进一步地，在本发明的所述封装结构的另一实施例中，所述导电结合层为石墨烯结合膜20，所述石墨烯结合膜20的一面与所述半导体器件10的第二端键合或粘合，所述石墨烯结合膜20的另一面与所述连接板31键合或粘合。
对于半导体器件封装结构而言，需要将形成于半导体器件10与封装容器30之间的导电结合层的厚度控制在合适的范围内，以保证电性连接的可靠性；而若采用导电银胶或焊锡作为导电结合材料，以固化形成所述导电结合层，则在半导体器件与金属容器结合的过程中，容易在半导体器件的管芯侧壁13产生焊角，若焊角过高时，则在高温高湿的环境中，容易出现短路等失效的故障。
本实施例采用石墨烯结合膜20作为半导体器件10与金属容器之间的导电结合层，由于石墨烯结合膜20为固态膜，在封装制程中，可以根据封装结构的整体尺寸、半导体器件10的厚度等数据，选取合适厚度的石墨烯结合膜20，通过贴装步骤或键合步骤，将半导体器件10、石墨烯结合膜20以及金属容器贴装为一体，以将半导体器件10固定于金属容器，且完成背面电极与金属容器之间的电性连接。石墨烯结合膜20的厚度可以选择，且其在贴装制程中，厚度不会发生较大改变，厚度的误差可以控制在正负3mm内，并且石墨烯结合膜20保持为固态，避免在管芯侧壁13上形成过高的焊角。
本实施例中采用石墨烯结合膜20，能够更加精准地控制石墨烯结合膜20的厚度，保证良好的电性连接的效果，且可克服焊角过高导致的问题，封装结构的可靠性高。
进一步地，所述石墨烯结合膜20的厚度与所述半导体器件10的厚度的比例为0.1至0.4。在本实施例中，采用厚度为200mm的半导体器件10时，采用厚度为52mm的石墨烯结合膜20；石墨烯结合膜20过薄时，无法可靠实现半导体器件10与封装容器30之间的连接，过厚时，导热性能降低。
进一步地，为了提高所述半导体封装结构的散热性能，采用内部具有银颗粒22的石墨烯结合膜20作为导电结合层。银颗粒22具有良好地导热性能。
具体地，所述石墨烯结合膜20包括膜本体21，还包括离散地分布于所述膜本体21内部的银颗粒22。具体地，本发明采用的石墨烯结合膜20仅在膜本体21内混合部分银颗粒22或银粉，相对于采用含有大量银的导电银胶，仍能够降低封装成本。
进一步地，在本发明的所述封装结构的另一实施例中，所述半导体器件10为二极管、或MOSFET管芯、或IGBT管芯。
本实施例中，所述半导体器件10为MOSFET管芯；所述正面电极包括源极141和栅极142，所述背面电极包括漏极15。
本发明的封装结构在用于封装MOSFET半导体器件10时，将硅片转入铜容器，硅片的第一端11的漏极15和源极141可以直接通过焊盘50焊接于基板60，硅片的第一端11适当敦化以使源极141和漏极15绝缘，以使器件焊接于基板60时，钝化层起到阻焊膜的作用，防止短路，此钝化层也保护了管脚，防止栅极142区域污染及潮气。本发明的封装结构省掉了传统的管脚框架、引线键合以及塑封材料，从而降低了封装过程中增加的阻抗，提高了半导体器件封装结构的载流能力和散热性能。
进一步地，由于所述正面电极所述基板60为覆铜基板60，所述覆铜基板60包括上铜层、中间基板60和下铜层，在所述上铜层包括第一焊区和第二焊区，在所述第一焊区上生长有单层石墨烯层82；所述源极141与所述第一焊区焊接，所述栅极142与所述第二焊区焊接。如此设置，由于单层石墨烯层82具有较高的平面热导系数，有利于基板60上的局部热点的热量快速均匀地分散传导至所述基板60。
进一步地，所述覆铜基板60是陶瓷覆铜基板60，所述中间基板60为陶瓷基板60。
本发明还提出一种半导体器件封装方法，该封装方法包括如下步骤：
S10：提供半导体管芯10，半导体管芯10的第一端11上设有正面电极，半导体管芯10的第二端上设有背面电极，所述第一端11与所述第二端相对；
S20：在半导体管芯10的第二端上附着石墨烯结合膜20，以使所述半导体管芯10的第二端与所述石墨烯结合膜20结合，以使所述背面电极与所述石墨烯结合膜20电连接，从而形成第一结合结构；
S30：提供封装容器30，所述封装容器30包括连接板31和侧壁板32；所述侧壁板32由所述连接板31延伸并弯折，以与所述连接板31围成封装空间；所述侧壁板32包括外引端321；
S40：在所述封装容器30的所述连接板31远离所述封装空间的一端覆盖石墨烯散热层80；
S50：将所述第一结合结构放置于所述封装容器30的封装空间内，将所述第一结合结构的石墨烯结合膜20附着于所述连接板31，以使所述石墨烯结合膜20远离所述半导体管芯10的一端与所述连接板31结合，以形成封装本体。
其中，S40步骤可以在S30步骤与S50步骤之间执行，也可以在S50步骤之后执行。
于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种散热良好的半导体器件封装结构，其特征在于，包括：
半导体器件(10)，在其第一端(11)上设有正面电极，在其第二端上设有背面电极，所述第一端(11)与所述第二端相对；
导电结合层；
金属容器，其包括连接板(31)和侧壁板(32)；所述侧壁板(32)由所述连接板(31)延伸并弯折，以与所述连接板(31)围成封装空间；所述半导体器件(10)设于所述封装空间内，所述第二端通过所述导电结合层与所述连接板(31)连接；所述侧壁板(32)包括外引端(321)，所述背面电极通过所述导电结合层、所述连接板(31)与外引端(321)电连接；
石墨烯散热层(80)，所述石墨烯散热层(80)设于所述连接板(31)远离所述半导体器件(10)的一侧。
2.根据权利要求1所述的散热良好的半导体器件封装结构，其特征在于，还包括基板(60)，所述外引端(321)、所述正面电极通过导电焊材层(70)焊接于所述基板(60)；所述金属容器与所述基板(60)之间围接形成密封的封装空间。
3.根据权利要求1所述的散热良好的半导体器件封装结构，其特征在于，所述石墨烯散热层为石墨烯复合散热片，所述石墨烯复合散热片包括金属基材(81)和生长于金属基材(81)表面的石墨烯层(82)；所述金属基材(81)与所述连接板(31)键合。
4.根据权利要求3所述的散热良好的半导体器件封装结构，其特征在于，所述金属容器为铜容器。
5.根据权利要求1-4任一项所述的半导体器件封装结构，其特征在于，所述导电结合层为石墨烯结合膜(20)，所述石墨烯结合膜(20)的一面与所述半导体器件(10)的第二端键合或粘合，所述石墨烯结合膜(20)的另一面与所述连接板(31)键合或粘合。
6.根据权利要求5所述的散热良好的半导体器件封装结构，其特征在于，所述石墨烯结合膜(20)的厚度与所述半导体器件(10)的厚度的比例为0.1至0.4。
7.根据权利要求5所述的散热良好的半导体器件封装结构，其特征在于，所述石墨烯结合膜(20)包括膜本体(21)，还包括离散地分布于所述膜本体(21)内部的银颗粒(22)。
8.根据权利要求1-4任一项所述的散热良好的半导体器件封装结构，其特征在于，所述正面电极包括源极(141)和栅极(142)，所述背面电极包括漏极(15)。
9.根据权利要求2所述的散热良好的半导体器件封装结构，其特征在于，所述基板(60)为覆铜基板(60)，所述覆铜基板(60)包括上铜层、中间基板(60)和下铜层，在所述上铜层包括第一焊区和第二焊区，在所述第一焊区上生长有单层石墨烯层(82)；所述源极(141)与所述第一焊区焊接，所述栅极(142)与所述第二焊区焊接。
10.一种半导体器件封装方法，其特征在于，包括如下步骤：
S10：提供半导体管芯(10)，半导体管芯(10)的第一端(11)上设有正面电极，半导体管芯(10)的第二端上设有背面电极，所述第一端(11)与所述第二端相对；
S20：在半导体管芯(10)的第二端上附着石墨烯结合膜(20)，以使所述半导体管芯(10)的第二端与所述石墨烯结合膜(20)结合，以使所述背面电极与所述石墨烯结合膜(20)电连接，从而形成第一结合结构；
S30：提供封装容器(30)，所述封装容器(30)包括连接板(31)和侧壁板(32)；所述侧壁板(32)由所述连接板(31)延伸并弯折，以与所述连接板(31)围成封装空间；所述侧壁板(32)包括外引端(321)；
S40：在所述封装容器(30)的所述连接板(31)远离所述封装空间的一端覆盖石墨烯散热层(80)；
S50：将所述第一结合结构放置于所述封装容器(30)的封装空间内，将所述第一结合结构的石墨烯结合膜(20)附着于所述连接板(31)，以使所述石墨烯结合膜(20)远离所述半导体管芯(10)的一端与所述连接板(31)结合，以形成封装本体。
CN202010855904.8A 2020-08-24 2020-08-24 一种散热良好的半导体器件封装结构及封装方法 Active CN112164679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010855904.8A CN112164679B (zh) 2020-08-24 2020-08-24 一种散热良好的半导体器件封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010855904.8A CN112164679B (zh) 2020-08-24 2020-08-24 一种散热良好的半导体器件封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN112164679A true CN112164679A (zh) 2021-01-01
CN112164679B CN112164679B (zh) 2023-07-21

Family

ID=73859754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010855904.8A Active CN112164679B (zh) 2020-08-24 2020-08-24 一种散热良好的半导体器件封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112164679B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111232A1 (en) * 2006-11-13 2008-05-15 Mark Pavier Semiconductor package
CN106653712A (zh) * 2017-03-07 2017-05-10 黄山学院 单管igbt的散热结构及加工工艺
CN106910691A (zh) * 2017-03-07 2017-06-30 黄山学院 功率变流器中igbt模块的散热结构及封装工艺
CN107017213A (zh) * 2015-10-27 2017-08-04 长春石油化学股份有限公司 散热铜箔及石墨烯复合材料
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺
CN111430316A (zh) * 2020-03-17 2020-07-17 杰群电子科技（东莞）有限公司 功率模块及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080111232A1 (en) * 2006-11-13 2008-05-15 Mark Pavier Semiconductor package
CN107017213A (zh) * 2015-10-27 2017-08-04 长春石油化学股份有限公司 散热铜箔及石墨烯复合材料
CN106653712A (zh) * 2017-03-07 2017-05-10 黄山学院 单管igbt的散热结构及加工工艺
CN106910691A (zh) * 2017-03-07 2017-06-30 黄山学院 功率变流器中igbt模块的散热结构及封装工艺
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺
CN111430316A (zh) * 2020-03-17 2020-07-17 杰群电子科技（东莞）有限公司 功率模块及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
菲利普·加罗 等: "《3D集成手册 3D集成电路技术与应用》", 31 May 2017, 中国宇航出版社 *

Also Published As

Publication number Publication date
CN112164679B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
TWI588919B (zh) 半導體封裝結構及其製造方法
WO2016174899A1 (ja) 半導体装置
JP6265693B2 (ja) 半導体装置およびその製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
WO2005119896A1 (ja) インバータ装置
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
JP2003124400A (ja) 半導体パワーモジュールおよびその製造方法
JP4491244B2 (ja) 電力半導体装置
JP3022178B2 (ja) パワーデバイスチップの実装構造
US20230395464A1 (en) Power semiconductor module and manufacturing method thereof
JP2013197560A (ja) パワー半導体モジュール
JP2004006603A (ja) 半導体パワーデバイス
JP2000124398A (ja) パワー半導体モジュール
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
CN112201632A (zh) 一种半导体器件封装结构及半导体器件封装方法
CN211428144U (zh) 一种封装体散热结构及功率半导体器件
CN219435850U (zh) Mosfet芯片封装结构
CN112366188B (zh) 一种具有散热齿片的半导体器件封装结构及封装方法
CN112164679B (zh) 一种散热良好的半导体器件封装结构及封装方法
CN218123400U (zh) 功率半导体器件与功率模块
JP2001267475A (ja) 半導体装置の実装構造およびその実装方法
CN114709185A (zh) 功率模块及其内部电气连接方法
CN112038245B (zh) 一种功率模块内部绑定线的连接工艺
CN211295147U (zh) 一种基板、功率模块以及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant