CN218123400U - 功率半导体器件与功率模块 - Google Patents

功率半导体器件与功率模块 Download PDF

Info

Publication number
CN218123400U
CN218123400U CN202222408643.2U CN202222408643U CN218123400U CN 218123400 U CN218123400 U CN 218123400U CN 202222408643 U CN202222408643 U CN 202222408643U CN 218123400 U CN218123400 U CN 218123400U
Authority
CN
China
Prior art keywords
semiconductor device
power semiconductor
chip
power
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222408643.2U
Other languages
English (en)
Inventor
党晓波
李高显
邹军军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huichuan Control Technology Co Ltd
Original Assignee
Suzhou Huichuan Control Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huichuan Control Technology Co Ltd filed Critical Suzhou Huichuan Control Technology Co Ltd
Priority to CN202222408643.2U priority Critical patent/CN218123400U/zh
Application granted granted Critical
Publication of CN218123400U publication Critical patent/CN218123400U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种功率半导体器件的功率半导体器件与功率模块，属于功率半导体器件技术领域。功率半导体器件包括：塑封体外壳；引线框架，所述引线框架包括相连接的基岛区和引脚区，所述基岛区与所述塑封体外壳围合形成芯片容置空间，所述引脚区的部分侧壁沿朝向所述塑封体外壳的方向弯折形成两个引脚，且两个所述引脚至少部分沿朝向所述基岛区的方向彼此相向弯折；功率芯片，所述功率芯片设置于所述基岛区靠近所述塑封体外壳的一侧表面，所述功率芯片具有发射极和控制极。本实用新型提高了抗热疲劳能力，进而提高了功率半导体器件的安全性和稳定性。

Description

功率半导体器件与功率模块
技术领域
本实用新型涉及功率半导体器件技术领域，具体涉及一种功率半导体器件与功率模块。
背景技术
对于IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件，IGBT的集电极通过软焊料焊接在引线框架的基岛区上，栅极通过铝线和引线框架的第一管脚相连，发射极通过铝线和引线框架的第三管脚相连接，然后通过将引线框架贴装于基板上，组成相应的功率模块。然后功率模块的引线框架通过导热绝缘材料安装至散热器，但这种散热路径随着IGBT技术迭代，功率密度提升，在与新型分立器件搭配使用时，其电阻值较高，存在通流能力偏弱的问题。
实用新型内容
本实用新型的主要目的是提供一种功率半导体器件与功率模块，旨在解决现有技术中功率模块存在的散热路径电阻值高、通流能力弱的技术问题。
为实现上述目的，本实用新型提出的一种功率半导体器件，包括：
塑封体外壳；
引线框架，所述引线框架包括相连接的基岛区和引脚区，所述基岛区与所述塑封体外壳围合形成芯片容置空间，所述引脚区至少部分沿朝向所述塑封体外壳的方向弯折形成两个引脚，两个所述引脚至少部分沿朝向所述基岛区的方向彼此相向弯折；
功率芯片，所述功率芯片设置于所述基岛区靠近所述塑封体外壳的一侧表面，所述功率芯片具有发射极和控制极；
发射极管脚和控制极管脚，所述发射极管脚包括相连接的第一焊接区和第一引出区，所述控制极管脚包括相连接的第二焊接区和第二引出区；所述功率芯片、所述第一焊接区和所述第二焊接区均封装于所述塑封体外壳内，所述第一引出区延伸出所述塑封体外壳的一侧侧壁，以形成所述功率半导体器件的发射极，所述第二引出区延伸出所述塑封体外壳的一侧侧壁，以形成所述功率半导体器件的控制极。
在一实施例中，在所述引线框架的宽度方向上，所述引脚区包括相背的第一侧边沿和第二侧边沿，所述第一侧边沿设置有两个所述引脚中的其中一个，所述第二侧边沿设置有两个所述引脚中的另一个。
在一实施例中，两个所述引脚彼此对称设置。
在一实施例中，所述功率芯片包括逆导芯片，所述逆导芯片为集成绝缘栅双极型晶体管和续流二极管的芯片。
在一实施例中，所述功率芯片包括相互电连接的集成绝缘栅双极型晶体管和续流二极管。
在一实施例中，所述功率半导体器件还包括第一绝缘层，所述第一绝缘层设置于所述芯片容置空间内；
其中，所述功率芯片通过所述第一绝缘层设置于所述基岛区靠近所述塑封体外壳的一侧表面。
在一实施例中，所述功率半导体器件还包括第二绝缘层，所述第二绝缘层设置于所述基岛区背离所述塑封体外壳的一侧表面。
在一实施例中，所述第一引出区和所述第二引出区均沿背离所述引线框架的方向弯折形成Z字形。
在一实施例中，所述第二焊接区通过铜夹或铝带与所述控制极电性连接，和/或所述第一焊接区通过铜夹或铝带与所述发射极电性连接。
第二方面，本申请还提供了一种功率模块，包括如上述的功率半导体器件。
本实用新型技术方案将引线框架的引脚区的至少部分沿朝向所述塑封体的方向弯折形成至少一个引脚，且引脚远离所述基岛区的一端构造为至少部分彼此相向弯折，从而在封装结构通过引脚安装至基板上时，封装结构的塑封体与所述基板贴合，而导热能力更高的引线框架设置于所述塑封体背离基板的一侧，从而使得分立器件的抗热疲劳能力得到提升，进而提高了功率半导体器件的安全性和稳定性，以解决了半导体器件电流密度及通流能力提升带来的寿命减少问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型功率半导体器件一实施例的主视图，其中，功率芯片为逆导芯片；
图2为本实用新型功率半导体器件另一实施例的侧视图，其中，功率芯片包括IGBT芯片和FRD芯片；
图3为本实用新型功率半导体器件又一实施例的结构示意图，其中，绝缘层内置于塑封体外壳内。
附图标号说明：
标号 名称 标号 名称
10 引线框架 11 基岛区
12 引脚区 13 引脚
20 第一绝缘层 30 功率芯片
31 IGBT芯片 32 FRD芯片
40 塑封体外壳 50 铝线
71 控制极管脚 62 铜夹
712 第二焊接区 711 第二引出区
721 第一引出区 72 发射极管脚
722 第一焊接区 722 第一焊接区
本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本实用新型中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
本申请提出一功率半导体器件。
本实施例中，功率半导体器件包括塑封体外壳40、引线框架10、功率芯片30、发射极管脚72和控制极管脚71。
引线框架10包括相连接的基岛区11和引脚区12，塑封体外壳40与基岛区11围合形成芯片容置空间；引脚区12的至少部分沿朝向塑封体外壳40的方向弯折形成两个引脚13，两个引脚13至少部分沿朝向基岛区11的方向彼此相向弯折，功率芯片30设置于基岛区11靠近塑封体外壳体40的一侧表面。发射极管脚72包括相连接的第一焊接区722和第一引出区721，控制极管脚71包括相连接的第二焊接区712和第二引出区711。功率芯片30、第一焊接区722和第二焊接区712均通过塑封体封装于塑封体外壳40内，第一引出区721延伸出塑封体外壳40的一侧侧壁，以形成功率半导体器件的发射极，第二引出区711延伸出塑封体外壳40的一侧侧壁，以形成功率半导体器件的控制极。
参阅图1，引线框架10可构造为平板状，其包括相连接的基岛区11和引脚区12。其中，引脚区12的宽度小于基岛区11的宽度，以使得引线框架10形成凸字形结构。塑封体外壳40可构造为矩形壳体，其一侧开口，且该侧开口被基岛区11盖合，从而塑封外壳体40与引线框架10围合形成一芯片容置空间。该芯片容置空间填充有塑封体，塑封体包裹功率芯片30，并与基岛区11连接，以对功率芯片30进行封装。可以理解的，引线框架10一般采用金属材料制成，如由铜合金材质制成。塑封体外壳40一般采用环氧塑封材料制成。
参阅图1，发射极管脚的第一引出区721和控制极管脚的第二引出区711可以均外露于塑封体外壳40的同一侧侧壁，塑封体外壳40的该一侧侧壁可以仅有第一引出区721与第二引出区711伸出。当然可以理解的是，第一引出区721和第二引出区711也可以外露于塑封体外壳40的不同侧侧壁，具体的可以根据实际情况确定，本说明书实施例对此不作限定。
参阅图1、图2和图3，引脚区12位于基岛区11背离控制极管脚71和发射极管脚72的一侧，引脚区12的部分侧边沿朝向塑封体外壳40的方向弯折形成两个引脚13。从而在将该功率半导体器件安装于基板上时，功率半导体器件可通过至少一个引脚13焊接在基板上，此时，塑封体外壳40位于引线框架10和基板之间。值得一提的是，参阅图1、图2和图3，本实施例中，两个引脚13至少部分沿朝向基岛区11的方向彼此相向弯折。即2个引脚远离基岛区11的一端端部部分或者全部均向内弯折形成L形结构。L形结构的固定端与引脚区连接，两个引脚13的自由端彼此相向延伸且两者的端部彼此间隔开。可以理解的，两个引脚13的自由端彼此相向弯折可使得引脚13与基板的焊接更加稳定，以提高产品的可靠性和稳定性。
由此，本实施例中，金属材质的引线框架10远离基板并与外界接触，可更好地将热量散发至空气中，从而使得分立器件的抗热疲劳能力得到提升，进而提高了功率半导体器件的安全性和稳定性，以解决了半导体器件电流密度及通流能力提升带来的寿命减少问题
在一实施例中，在引线框架10的宽度方向上，所述引脚区12包括相背的第一侧边沿和第二侧边沿，所述第一侧边沿设置有两个所述引脚13中的其中一个，所述第二侧边沿设置有两个所述引脚13中的另一个。
具体而言，参阅图1、图2和图3，在引线框架10的宽度方向上，即图中的左右方向上，引脚区12的两个相背的侧壁的部分表面分别沿朝向塑封体外壳40的方向弯折形成一个引脚13，即第一引脚和第二引脚，第一引脚的自由端和第二引脚的自由端均向内弯折。
在一些实施例中，两个引脚13彼此对称设置。即参阅图1、图2和图3，第一引脚和第二引脚对称设置。
在一些实施例中，功率芯片30为逆导芯片，逆导芯片为集成绝缘栅双极型晶体管和续流二极管的芯片，即本实施例中，功率芯片30为逆导芯片。功率芯片30为将IGBT芯片31的功能和快恢复二极管FRD芯片32的功能集成在一起的单独一块芯片。
或者，在另一些实施例中，功率芯片30包括相互电连接的集成绝缘栅双极型晶体管和续流二极管。即功率芯片30由IGBT芯片31和FRD芯片32电路连接而成。
在一实施例中，功率半导体器件还包括第一绝缘层20，第一绝缘层20设置于芯片容置空间内；其中，功率芯片30通过第一绝缘层20设置于基岛区11靠近塑封体外壳40的一侧表面。
具体而言，参阅图3，在该芯片容置空间内，绝缘层20可通过焊料焊接固定在基岛区11。而功率芯片30固定在该绝缘层20的背离基岛区11的一侧，即通过绝缘层20设置于基岛区靠近塑封体外壳40的一侧表面。可以理解的，绝缘层20在基岛区11上的正投影覆盖功率芯片30在基岛区11上的正投影，从而绝缘层20可以将功率芯片30与基岛区11完全分隔。且绝缘层20的外周沿可与塑封体外壳40的内周壁间隔开或者连接，本实施例对比也并不限制。
本实施例中，在塑封体外壳40与引线框架10形成的芯片容置空间内，在功率芯片30和引线框架10之间构造一第一绝缘层20，从而使得第一绝缘层20构造于功率半导体器件内，即构造为内置绝缘结构。
或者，在另一些实施例中，参阅图1和图2，功率半导体器件还包括第二绝缘层(未示出)，所述第二绝缘层设置于基岛区11背离塑封体外壳40的一侧表面。即本实施例中第二绝缘层设置于塑封体外壳40外，构造为外置绝缘层结构。
相较于图1和图2中基板与功率半导体器件之间设置的外置绝缘结构，内置的第一绝缘层20结构可解决在装配过程中外置绝缘引起的绝缘膜因压力差异导致的穿孔异常，热阻匹配差异带来的器件失效。同时内置绝缘结构还优化了热阻，也将使得作业使用简单，热阻匹配稳定，产品质量可控。此外，内置绝缘结构还可以提升整机的功率密度，改善器件及整机的使用寿命。其中，第一绝缘层20可为陶瓷敷铜层。本实施例中，采用陶瓷敷铜层作为内部绝缘材料，可以有效降低功率模块器件热阻并提高功率密度。
在一实施例中，功率半导体器件还包括锡膏层，锡膏层设置于功率芯片30与绝缘层20的背离引线框架10的一侧表面之间。
即本实施例中，功率芯片30通过锡膏焊接在陶瓷敷铜层背离基岛区11的一侧侧壁上。可以理解的，锡膏工艺在高温条件下可使得需要连接的材料产生高温合金，分子与分子间相互咬合具有较高的结合力，提升了产品抗热疲劳的能力。
在一实施例中，在塑封体外壳40和对应的引线框架10为热电分离器件的框架结构时，第一焊接区722和第二焊接区712均沿朝向塑封体外壳40的方向的方向弯折形成Z字形，以使第一焊接区722和第二焊接区712靠近基板，以方便与基板连接。
在一实施例中，功率芯片30的发射极通过铜夹或铝带与第一焊接区722电性连接；和/或功率芯片30的控制极通过铜夹或铝带与第二焊接区722电性连接
容易理解的，现有技术中，功率芯片30的端口通过铝线50等键合线与相应的管脚的引出区电性连接，而本实施例中，功率芯片30的至少一个端口通过铝带与相应的管脚的引出区电性连接。相较于铝线50等键合线键合，宽度更宽的铝带或者铜夹键合在键合质量上明显更优，提高了功率模块器件的抗热疲劳能力，从而进一步提高功率器件的可靠性。
具体而言，铝带可与功率芯片的发射极或者控制极采用超声波键合连接，超声波键合可以实现稳定的机械连接和电连接，是一种将具有金属化的键合表面的目标工件键合到具有金属化键合表面的基板上的摩擦焊接工艺，并且没有额外的连接材料。本实施例中，铝带更易提供一键合表面，从而更容易在键合界面施加压力和超声功率实现扩散键合，建立铝带和端口或者管脚之间的可靠连接。
或者，参阅图1、图2和图3，管脚可通过铜夹62与对应的功率芯片30上的端口连接。具体而言，铜夹62设置于芯片容置空间内，且其一端与功率芯片30的表面上的端口连接，另一端与管脚连接。铜夹62的两端分别与端口或者管脚通过锡膏焊接。锡膏工艺在高温条件下使需要连接的材料产生高温合金，分子与分子间相互咬合具有较高的结合力，提升了产品抗热疲劳的能力。本实施例中，相较于铝线50键合，铜夹62连接可提高功率芯片30器件的可靠性。
由此，本实施例中，将功率芯片的2个控制极和发射极均通过铜夹或铝带与所述对应的管脚电性连接，从而使得分立器件的抗热疲劳能力得到提升，进而提高了功率半导体器件的安全性和稳定性，以解决了半导体器件电流密度及通流能力提升带来的寿命减少问题。
具体而言，参阅图1、图2和图3，功率芯片30的发射极通过铜夹62和第一焊接区722电性连接，此时，功率芯片30的控制极通过铝线50和第二焊接区712电性连接。
容易理解的，在另一些实施例中，功率芯片30的发射极通过铜夹62和第一焊接区722电性连接，此时，功率芯片30的控制极也通过铜夹62和第二焊接区712电性连接。
第二方面，本实用新型还体提供了一种功率模块，包括上述的功率半导体器件。该功率半导体器件的具体结构参照上述实施例，由于本功率模块采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本实用新型的可选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的发明构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种功率半导体器件，其特征在于，包括：
塑封体外壳；
引线框架，所述引线框架包括相连接的基岛区和引脚区，所述基岛区与所述塑封体外壳围合形成芯片容置空间，所述引脚区至少部分沿朝向所述塑封体外壳的方向弯折形成两个引脚，两个所述引脚至少部分沿朝向所述基岛区的方向彼此相向弯折；
功率芯片，所述功率芯片设置于所述基岛区靠近所述塑封体外壳的一侧表面，所述功率芯片具有发射极和控制极；
发射极管脚和控制极管脚，所述发射极管脚包括相连接的第一焊接区和第一引出区，所述控制极管脚包括相连接的第二焊接区和第二引出区；所述功率芯片、所述第一焊接区和所述第二焊接区均封装于所述塑封体外壳内，所述第一引出区延伸出所述塑封体外壳的一侧侧壁，以形成所述功率半导体器件的发射极，所述第二引出区延伸出所述塑封体外壳的一侧侧壁，以形成所述功率半导体器件的控制极。
2.根据权利要求1所述的功率半导体器件，其特征在于，在所述引线框架的宽度方向上，所述引脚区包括相背的第一侧边沿和第二侧边沿，所述第一侧边沿设置有两个所述引脚中的其中一个，所述第二侧边沿设置有两个所述引脚中的另一个。
3.根据权利要求1所述的功率半导体器件，其特征在于，两个所述引脚彼此对称设置。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述功率芯片包括逆导芯片，所述逆导芯片为集成绝缘栅双极型晶体管和续流二极管的芯片。
5.根据权利要求1所述的功率半导体器件，其特征在于，所述功率芯片包括相互电连接的集成绝缘栅双极型晶体管和续流二极管。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括第一绝缘层，所述第一绝缘层设置于所述芯片容置空间内；
其中，所述功率芯片通过所述第一绝缘层设置于所述基岛区靠近所述塑封体外壳的一侧表面。
7.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括第二绝缘层，所述第二绝缘层设置于所述基岛区背离所述塑封体外壳的一侧表面。
8.根据权利要求1所述的功率半导体器件，其特征在于，所述第一引出区和所述第二引出区沿朝向所述塑封体外壳的方向弯折形成Z字形。
9.根据权利要求1至8任一项所述的功率半导体器件，其特征在于，所述第二焊接区通过铜夹或铝带与所述控制极电性连接；和/或
所述第一焊接区通过铜夹或铝带与所述发射极电性连接。
10.一种功率模块，其特征在于，包括如权利要求1-9中任一项所述的功率半导体器件。
CN202222408643.2U 2022-09-09 2022-09-09 功率半导体器件与功率模块 Active CN218123400U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222408643.2U CN218123400U (zh) 2022-09-09 2022-09-09 功率半导体器件与功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222408643.2U CN218123400U (zh) 2022-09-09 2022-09-09 功率半导体器件与功率模块

Publications (1)

Publication Number Publication Date
CN218123400U true CN218123400U (zh) 2022-12-23

Family

ID=84531285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222408643.2U Active CN218123400U (zh) 2022-09-09 2022-09-09 功率半导体器件与功率模块

Country Status (1)

Country Link
CN (1) CN218123400U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072663A (zh) * 2023-02-28 2023-05-05 海信家电集团股份有限公司 功率模块及具有其的电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072663A (zh) * 2023-02-28 2023-05-05 海信家电集团股份有限公司 功率模块及具有其的电子设备
CN116072663B (zh) * 2023-02-28 2024-02-02 海信家电集团股份有限公司 功率模块及具有其的电子设备

Similar Documents

Publication Publication Date Title
CN112701095B (zh) 一种功率芯片堆叠封装结构
JP4089143B2 (ja) 電力用半導体装置
WO2017163583A1 (ja) 半導体装置および半導体装置の製造方法
JP2012033862A (ja) 半導体装置
JP4702279B2 (ja) 半導体装置およびその製造方法
JPH02138761A (ja) 半導体装置
US4095253A (en) Single in-line high power resin-packaged semiconductor device having an improved heat dissipator
CN214505484U (zh) 功率半导体器件的封装结构与功率模块
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
CN218123400U (zh) 功率半导体器件与功率模块
CN214043635U (zh) 一种智能功率模块及电力电子设备
CN212648227U (zh) 封装散热盖及芯片封装结构
JP2004006603A (ja) 半導体パワーデバイス
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
TWI392065B (zh) 電子元件封裝模組
CN218333769U (zh) 一种碳化硅功率半导体高压器件的封装结构
CN218123406U (zh) 功率器件及功率设备
CN111933597A (zh) Dbc基板及其制造方法、功率模块及功率模块散热系统
CN217903114U (zh) 功率半导体器件与功率模块
CN115206905A (zh) 半导体装置和使用该半导体装置的半导体模块
CN113161337A (zh) 智能功率模块
CN213026106U (zh) 一种散热良好的管芯封装结构
CN219917171U (zh) 功率器件和功率模块
CN112366188B (zh) 一种具有散热齿片的半导体器件封装结构及封装方法
CN212113715U (zh) 功率半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant