CN112164363B - 显示面板 - Google Patents

Abstract

本发明公开了一种显示面板，包括多个像素、栅极驱动电路以及M条信号线。栅极驱动电路电性连接于这些像素。各信号线的相对两端分别与一晶片与栅极驱动电路电性连接，且晶片适于提供M个信号分别至M条信号线以传递至栅极驱动电路，其中M条信号线中的一第N条信号线跨设N‑1条的信号线。一信号线的至少一被跨设处的跨线面积由标准信号特征时间比例及标准跨线面积来决定。另一种显示面板亦被提出。

Description

显示面板

技术领域

本发明是有关于一种显示面板。

背景技术

随着科技的发展，显示面板被广泛地用于各种不同的应用场所，消费者对面板大尺寸化及显示性能提升的需求日渐提升，面板产业朝向更大尺寸及超高画质技术迈进，其中现行超高画质技术的主流是4K(4K resolution)、8K(8K resolution)技术，4K技术标准是屏幕上水平解析度、垂直解析度分别需要达到4096像素、2160像素，即4K技术所用的面板像素数量共约884万个像素。另一方面，8K技术标准则是屏幕上水平解析度、垂直解析度分别需要达到7680像素和4320像素，即8K技术所用的面板像素数量共约3314万个像素。

然而，像素数量急遽增加，用以控制这些像素的信号走线的数量亦急遽增加，走线与走线之间的耦合效应会严重影响信号的充、放电时间(或称上升时间、下降时间)，导致信号严重失真，引发了亮暗线的问题，致使现有显示面板的显示品质不佳。

发明内容

本发明提供一种显示面板，具有良好的显示品质。

本发明的一实施例中的显示面板，包括多个像素、栅极驱动电路以及M条信号线。栅极驱动电路电性连接于这些像素。各信号线的相对两端分别与一晶片与栅极驱动电路电性连接，且晶片适于提供M个信号分别至M条信号线以传递至栅极驱动电路，其中M条信号线中的一第N条信号线跨设N-1条的信号线，且N-1条的信号线位于第N条信号线与栅极驱动电路之间，其中N、M皆为正整数，M≥N，且M≥2。经由M条信号线中的一标准信号线传递至栅极驱动电路后的信号为一标准信号，标准信号具有一标准信号特征时间比，标准信号线跨设这些信号线中的一信号线的跨线面积定义为一标准跨线面积。m条信号线中的一信号线的至少一被跨设处的跨线面积由标准信号特征时间比例及标准跨线面积来决定，

其中标准信号特征时间比例Rs定义为：

其中，T_G代表为标准信号在栅极驱动电路处的信号特征时间，T_S代表为标准信号在晶片处的信号特征时间。

在本发明的一实施例中，上述的第N条信号线跨设N-1条的信号线的N-1个跨线面积彼此相同，且N-1个跨线面积不同于标准跨线面积。

在本发明的一实施例中，上述的第N条信号线跨设N-1条的信号线的N-1个跨线面积中的至少一部分由远离栅极驱动电路至靠近栅极驱动电路的方向渐变，且N-1个跨线面积的至少一部分不同于标准跨线面积。

在本发明的一实施例中，上述的这些信号线中的一者的至少一被跨设处的数量为多个，这些被跨设处的其中之一称为一第一被跨设处，除了第一被跨设处的其他被跨设处称为至少一第二被跨设处。第一被跨设处的一第一跨线面积不同于至少一第二被跨设处的至少一第二跨线面积，且至少一第二跨线面积等于该标准跨线面积。

在本发明的一实施例中，上述的这些信号线中的一者的至少一被跨设处的数量为多个，这些被跨设处的跨线面积皆为相同。

本发明的一实施例中的显示面板，包括多个像素、栅极驱动电路、第一信号线、第二信号线以及第三信号线。各第一至第三信号线的相对两端与一晶片与栅极驱动电路电性连接，晶片适于提供第一信号、第二信号及第三信号分别至第一信号线、第二信号线及第三信号线以传递至栅极驱动电路。第一信号线跨设第二信号线与第三信号线，第二信号线与第三信号线位于第一信号线与栅极驱动电路之间。第二信号线跨设第三信号线，且第三信号线位于第二信号线与栅极驱动电路之间。第一信号线作为一标准信号线，且第一信号为一标准信号，标准信号具有一标准信号特征时间比，标准信号线跨设这些信号线中的一信号线的跨线面积定义为一标准跨线面积。第二信号线与第三信号线的至少一被跨设处的跨线面积由该标准信号特征时间比例及标准跨线面积来决定，

其中标准信号特征时间比例Rs定义为：

其中，T_G代表为标准信号在栅极驱动电路处的信号特征时间，T_S代表为标准信号在晶片处的信号特征时间。

在本发明的一实施例中，上述的显示面板，更包括一第四信号线。第四信号线的相对两端与晶片与栅极驱动电路电性连接。晶片更适于提供一第四信号至第四信号线以传递至栅极驱动电路。第一信号线跨设第二信号线、第三信号线及第四信号线，第二信号线、第三信号线及第四信号线位于第一信号线与栅极驱动电路之间。第二信号线跨设第三信号线与第四信号线，且第三信号线与第四信号线位于第二信号线与栅极驱动电路之间。第三信号线跨设第四信号线，且第四信号线位于第三信号线与栅极驱动电路之间。

在本发明的一实施例中，上述的第一至第四信号线中的一者跨设对应的信号线的所有跨线面积彼此相同且不同于标准跨线面积。

在本发明的一实施例中，上述的第一至第四信号线中的一者跨设对应的信号线的至少一部分的跨线面积由远离栅极驱动电路至靠近栅极驱动电路的方向渐变，且至少一部分的跨线面积不同于该标准跨线面积。

在本发明的一实施例中，上述的第四信号线至第一信号线中的一者的至少一被跨设处的数量为多个，这些被跨设处的其中之一称为一第一被跨设处，除了第一被跨设处的其他被跨设处称为至少一第二被跨设处。第一被跨设处的一第一跨线面积不同于至少一第二被跨设处的至少一第二跨线面积，且至少一第二跨线面积等于标准跨线面积。

在本发明的一实施例中，上述的第四信号线至第一信号线中的一者的至少一被跨设处的数量为多个，这些被跨设处的跨线面积皆为相同。

基于上述，在本发明实施例的显示面板中，在晶片与栅极驱动电路之间的信号线的几何设计考量了标准信号特征时间比例及标准跨线面积等参数，而可使各信号线的信号特征时间比例与标准信号特征时间比例一致，因此当晶片经由这些信号线传输信号至栅极驱动电路时，这些信号较不容易失真，故显示面板较不容易有亮暗线的问题而具有良好的显示品质。

附图说明

图1A为本发明的一实施例的显示面板的上视示意图。

图1B是图1A的区域A的局部放大示意图。

图2是晶片提供的多组信号的示意图。

图3A是参考显示面板的上视示意图。

图3B是参考显示面板的信号特征时间与耦合系数信息的关系表。

图4是图1B实施例的显示面板的信号特征时间与跨线面积的关系表。

图5为图1A的区域A的另一实施例的局部放大示意图。

图6为图5实施例的显示面板的信号特征时间与跨线面积的关系表。

其中，附图标记：

1：参考显示面板

100：显示面板

110：栅极驱动电路

120、1216～1201、1216’～1201’、1216a～1201a：信号线

122(16)～122(1)、122’(16)～122’(1)、122a(16)～122a(1)：纵线段

124(16)～122(1)、124’(16)～124’(1)、124a(16)～124a(1)：横线段

126、126’：转折处

As：标准跨线面积

A1：第1个跨设处的跨线面积

A2：第2个跨设处的跨线面积

AA：主动区

C：晶片

EA：边框区

GOA：GOA区

P：像素

PD：垂直方向

HD：水平方向

S1～S16：信号

SR：信号接收端

SO：信号输出端

t：信号延迟时间

T：周期

具体实施方式

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

图1A为本发明的一实施例的显示面板的上视示意图。图1B是图1A的区域A的局部放大示意图。图2是晶片提供的多组信号的示意图。

请参照图1A与图1B，显示面板100具有主动区AA、GOA区GOA及边框区EA。显示面板100包括多个像素P、栅极驱动电路110以及M条信号线120。于以下段落中会详细地说明上述各元件与各元件之间的配置方式。

这些像素P设置于主动区AA中。主动区AA内设有像素电路(未示出)以与这些像素P及栅极驱动电路110电性连接。因此，这些像素P可接受由栅极驱动电路110来的信号，而显示一显示画面。

栅极驱动电路110设置于GOA区GOA，且与位于主动区AA内的这些像素P及位于边框区EA的这些信号线120电性连接。显示面板100是利用阵列基板行驱动技术(GOA,Gate onArray)技术，即将栅极驱动电路110与这些像素P直接整合于主动元件阵列基板(未示出)上，而可实现窄边框的技术效果。

M条信号线120设置于边框区EA，且各信号线120分别具有彼此相对的一信号接收端SR与一信号输出端SO(仅标出一组)。信号接收端SR与晶片C电性连接。信号输出端SO与栅极驱动电路110电性连接。这些信号线120可分为多个周期T，其中每一个周期T例如是包括16条信号线，但本发明不以周期T内的信号线的数量为限。于此处所谓的这些信号线120可分为多个周期T的意思是每特定数量(例如是16个)的信号线120具有一特定排列与线宽设计方式，且其他周期T亦具有一样的特定排列与线宽设计方式，图1B以示出一个周期T为例。于以下段落中以一个周期T内的信号线120进行讨论。

详细来说，各信号线120包括彼此位于不同层的纵线段122及横线段124，其中纵线段122处于位置较低的层，而横线段124则处于位置较高的层。纵线段122与横线段124交会于转折处126，其中转折处126例如是一导电孔(Via hole，或称导通孔)，纵线段122与横线段124藉由此转折处126彼此连接。纵线段122例如是以垂直方向PD延伸，而横线段124例如是以水平方向HD延伸，但不以此为限。并且，在远离栅极驱动电路110处至靠近栅极驱动电路110处的方向上，依据不同信号线120所具有的纵线段122至栅极驱动电路110的距离来看，这些信号线120的一者具有离栅极驱动电路110最远的纵线段122称为第16信号线1216，而这些信号线120的一者具有离栅极驱动电路110最近的纵线段122称为第1信号线1201，其他的以此类推，也就是这些信号线120依据纵线段122至栅极驱动电路110的不同距离依序被称为第16条信号线1216(可被视为第一信号线)、第15条信号线1215(可被视为第二信号线)、第14条信号线(可被视为第三信号线)、第13条信号线(可被视为第四信号线)、…第1条信号线1201。这16(M)条中的一第N条信号线跨设N-1条信号线，且N-1条信号线位于第N条信号线与栅极驱动电路110之间，其中N、M皆为正整数，M≥N，且M≥2。举例来说，当N＝M＝16时，第16条信号线1216的横线段124(16)跨设15(N-1＝16-1)条信号线的纵线段122(第15条至第1条信号线1215～1201)而具有15个跨设处。当M>N＝15时第15条信号线1215跨设14(N-1＝15-1)条信号线而具有14个跨设处，其他以此类推，其中因纵线段122与横线段124彼此位于不同层，故跨设处亦可被视为一信号线的纵线段122与其他信号线的横线段124的重叠处。而当M>N＝1时，第1条信号线1201跨设0(N-1＝1-1)条信号线，也就是第1条信号线1201没有跨设信号线，故没有跨设处。

应注意的是，图1B中的标号122(16)代表的是：第16条信号线1216的纵线段122，标号124(16)代表的是：第16条信号线1216的横线段124，其他以此类推。

晶片C适于提供多个信号S1～S16分别至一个周期T内的信号线120。详言之，晶片C提供信号S16至第16条信号线1216以传递至栅极驱动电路110，提供信号S15至第15条信号线1215以传递至栅极驱动电路110，其他的以此类推。如图2所示，各信号S1至S16例如是两两相同的信号一组，且组与组之间具有一信号延迟时间t(单位：秒)。举例来说，信号S16、S15彼此振幅、波形皆相同，且信号S14、S13两者彼此振幅、波形皆相同，但两组信号间的信号起始时间差为t秒，即此组信号S16、S15的起始时间(或结束时间)较下一组信号S14、S13的起始时间(或结束时间)快t秒。下一组S12、S11的起始时间(或结束时间)较更下一组信号S10、S9的起始时间(或结束时间)快t秒，以下以此类推。

图3A是参考显示面板的上视示意图。图3B是参考显示面板的信号特征时间与耦合系数信息的关系表。图4是图1B实施例的显示面板的信号特征时间与跨线面积的关系表。

为了要说明图1B中各信号线跨线面积设计方式，于以下的段落中会搭配图1B、图3A、图3B及图4来详细地说明本实施例的显示面板100的跨线面积设计方式及技术效果。

请先参照图3A，图3A的参考显示面板1大致上与图1B的显示面板100相似，其主要差异在于：各信号线120’的跨线宽度彼此实质上相同。故，这些所有的跨设处的跨线面积因跨线宽度彼此实质上相同的关系，故皆实质上相同。

请再参照图3B，图3B上方横排代表的是不同信号线的纵线段，最左边纵排代表的是不同信号线的横线段。上方横排与最左边纵排之间的多个数值为耦合系数信息，而最右边纵排的比例R代表的意思是信号特征时间比例R，其中信号特征时间可为信号的上升时间(rise time)或信号的下降时间(fall time)，上升时间的定义是：信号从稳态值的10％上升至稳态值90％所需的时间，下降时间的定义是：信号从稳态值的90％下降至稳态值的10％所需的时间。信号特征时间比例R被定义为如下：

T_G代表为信号在栅极驱动电路110处的信号特征时间，T_S代表为信号在晶片C处的信号特征时间。为求方便说明，以下的段落皆以下降时间当作是信号的信号特征时间。

请再参照图3A，耦合系数信息的成因是：上述信号S16～S1在传递的过程中，因信号线120’之间的距离不是很远，彼此之间具有耦合现象。因此，当一特定信号沿着对应的信号线传递至栅极驱动电路110时，会被其他信号线120’所影响。请同时参照图3A，以信号S16为例，信号S16会从第16条信号线1216’的纵线段122’(16)沿着垂直方向PD传递至转折处126’，然后再转折至水平方向HD跨设15个跨设处而传递至栅极驱动电路110。请参照图3B，举例来说，标号122’14与124’16所对应的耦合系数信息值为98.17％，即代表：第14条信号线1214’因被第16条信号线1216’的横线段124’(16)跨设而两者之间具有耦合关系，上述的耦合系数信息值为耦合关系对信号下降时间的影响程度。因此，信号S16在经过15个跨设处后，其被影响的程度就是：标号124’(16)那一横排的除了自身耦合系数信息值(即标号122’(16)、124’(16)对应数耦合系数信息值100.00％)外的所有耦合系数信息值的乘积，即：

100.00％*98.17％*98.17％*100.00％*100.00％*99.82％*99.82％*100.00％*100.00％*100.00％*100.00％*106.71％*106.71％*109.32％*109.32％＝130.68％。

其中，信号特征时间比例R为130.68％，代表的意思是：若信号S16在晶片C处的下降时间令为f，经过第16条信号线1216的传输后，在栅极驱动电路110处的信号S16的下降时间为f*130.68％。

另，为求完整说明，再以信号S14为例。请参照图3A，信号S14会从第14信号线1214’的纵线段122沿着垂直方向PD传递至转折处126，然后再转折至水平方向HD跨设13个跨设处而传递至栅极驱动电路110。但，位于第14条信号线1214’左边的第16条、第15条信号线1216’、1215’也会对第14信号线1214’产生耦合效应。因此，信号S14被影响的程度就是：标号124’(14)那一横排的除了自身耦合系数信息外的所有耦合系数信息值的乘积，即：

102.14％*102.14％*100.00％*98.17％*98.17％*100.00％*100.00％*99.82％*99.82％*100.00％*100.00％*100.00％*100.00％*106.71％*106.71％＝114.08％。

其中，信号特征时间比例R为114.08％，代表的意思是：若信号S14在晶片C处的下降时间为f’，信号S14经过第14条信号线1214’的传输后，在栅极驱动电路110处的信号S14的下降时间为f’*114.08％。

承上述，由图3B最右方纵排的比例R可看出：这些信号S16～S1传递至栅极驱动电路110后的信号下降时间或多或少有些不同，其信号特征时间比例R例如是落在130.68％至114.30％的范围内，其信号特征时间比例R的标准差例如是9.66％，而这导致了参考显示面板1具有亮暗线的问题。

相对而言，图1B的信号线的跨线面积则依据以下的设计原则来进行设计。

为了要消除亮暗线的问题，本实施例的信号线120的设计的主要目标是：要让所有的信号S16～S1的下降时间被影响的信号特征时间比例R设计为一致，举例来说，本实施例以图1B的第16条信号线1216作为标准信号线，由标准信号线传递的信号S16作为标准信号，此标准信号S16所具有信号特征时间比称为标准信号特征时间比Rs，即第16条信号线1216所对应的信号特征时间比例130.68％。并且，将第16条信号线1216跨设这些信号线120的一信号线的跨线面积定义为一标准跨线面积As，于本实施例中，例如是将第16条信号线1216跨设第15条信号线1215的跨线面积定义为标准跨线面积As。也就是说，本实施例的信号线120的设计目标是要让其他信号线120所分别具有的信号特征时间比例R与标准信号特征时间比例Rs一致。

应注意的是，上述的选择只是为了方便说明而举例，于其他实施例中，亦可选择其他信号线当作标准信号线，也可选择其他跨线面积作为标准跨线面积，本发明并不以此为限。

接着，因信号特征时间比例R主要被影响的因素是信号线被跨设处的面积大小，也就是说，调整跨线面积前的信号线的信号特征时间比例Rp需要与调整后所有被跨设处的跨线面积/标准跨线面积

相乘后，要等于标准信号特征时间比例Rs。即，除了标准信号线(即第16条信号线1216)外的任一信号线120符合以下公式(2)：

其中，Rp代表的是：尚调整跨线面积前的信号线的信号特征时间比，A₁～A_m分别代表的是调整后信号线被跨设的m个跨设处的跨线面积。A_S代表的是标准信号线的标准跨线面积。于以下的段落中会搭配图3B及图4来说明上述公式(2)的主要用法。

首先，请参照图1B，因第16条信号线1216是标准信号线，所以第16条信号线1216的线宽与图3A的第16条信号线1216’的线宽实质上相同。

接着，请参照图4，因本实施例中是将第16条信号线1216跨设第15条信号线1215的跨线面积定义为标准跨线面积As，也就是图4中第15条信号线1215的纵线段122(15)与第16条信号线1216的横线段124(16)所对应的数值，其中标准跨线面积As令为1.00。

接着，请参照图1B及图4，针对第15条信号线1215，因第15条信号线1215的纵线段122(15)被第16条信号线1216的横线段124(16)跨设，而具有一个跨设处。尚未调整前的第15条信号线1215’的信号特征时间比例R刚好为130.68％。代入上述公式(2)后，因此，调整后的第15条信号线1215的一个被跨设处的跨线面积A₁应要符合以下方程式：

故，调整后的第15条信号线1215的一被跨设处A₁的跨线面积A₁要等于130.68％/130.68％＝1.00，即图4中第15条信号线1215的纵线段122(15)与第16条信号线1216的横线段124(16)所对应的数值1.00。

接着，请参照图1B及图4，针对第14条信号线1214，因第14条信号线1214的纵线段122(14)被第16条、第15条信号线1216、1215的横线段124(16)、124(15)跨设，而具有两个被跨设处A₁、A₂。又，尚未调整前的第14条信号线1214’的信号特征时间比例R为114.08％。因此，调整后的第14条信号线1214的两个被跨设处的两个跨线面积A₁、A₂应要符合以下方程式：

故，调整后的第14条信号线1214的两个被跨设处的两个跨线面积A₁、A₂的相乘积要等于130.68％/114.08％＝1.15。于图4中，令A₁的跨线面积与标准跨线面积As相同，即为1.00，因此A₂处的跨线面积则为1.15。即图4中第14条信号线1214的纵线段122(14)与第16条信号线1216的横线段124(16)所对应的数值1.00以及第14条信号线1214的纵线段122(14)与第15条信号线1215的横线段124(15)所对应的数值1.15。

接着，其他的信号线的被跨设处依据上述方式进行跨线面积调整，于此不再赘述。据此，可得到如同图4的信号特征时间与跨线面积的关系表。

承上述，在16条信号线1216～1201的纵线段122(16)～122(1)中，部分信号线1215～1201被跨设处的数量为一至多个。为求方便说明，以第14条信号线1214为例，第14条信号线1214的纵线段122(14)被第16条、第15条信号线1216、1215跨设，而具有两个跨设处，其中被第15条信号线1215跨设的跨设处称为第一被跨设处，而被第16条信号线1216跨设的跨设处称为第二被跨设处，第一被跨设处的第一跨线面积(见图4，数值1.15)不同于第二被跨设处的第二跨线面积(见图4，数值1.00)，其他信号线以此类推。

在第14条信号线1214中，因第一跨线面积A₁与第二跨线面积A₂的乘积值需要等于1.15，但在图1B的设计，是令第一跨线面积A₁为1.00，而第二跨线面积A₂就设计为1.15。也就是说，本实施例中是将第14条信号线1214的线宽调整集中于某些被跨设处。再以第6条信号线1206为例，本实施例将第6条信号线1206的线宽调整集中于被第15条、第7条信号线1215、1207跨设的两个跨设处(见图1B的两个圈选处与图4，分别1.15、0.90)，其他的跨设处则不调整。其他信号线以此类推。

由上述可知，由于本实施例的信号线120的几何设计考量了标准信号特征时间比例Rs及标准跨线面积A_S等参数，而可使各信号线的信号特征时间比例R与标准信号特征时间比例Rs一致，因此当晶片C经由这些信号线120传输信号至栅极驱动电路110时，这些信号S16～S1较不容易失真，故本实施例的显示面板100较不容易有亮暗线的问题而具有良好的显示品质。

由另一观点来看，请参照图1B及图4，这些信号线120中的第N条信号线跨设N-1条的信号线的N-1个跨线面积彼此相同，且N-1个跨线面积不同于标准跨线面积A_S。详细来说，于本实施例中，N为15、7或3。也就是说，第15条信号线1215跨设14条信号线的14个跨线面积彼此相同(例如14个跨线面积皆是1.15)，第7条信号线1207跨设6条信号线的6个跨线面积彼此相同(例如6个跨线面积皆是0.90)，第3条信号线1203跨设2条信号线的2个跨线面积彼此相同(例如2个跨线面积皆是0.99)。在本实施例中，藉由将跨线面积设计为彼此相同，信号线较容易被制造。

在此必须说明的是，下述实施例沿用前述实施例的部分内容，省略了相同技术内容的说明，关于相同的元件名称可以参考前述实施例的部分内容，下述实施例不再重复赘述。

图5为图1A的区域A的另一实施例的局部放大示意图。图6为图5实施例的显示面板的信号特征时间与跨线面积的关系表。

请参照图5及图6，基本上图5的这些信号线120a设计概念类似于图1B的设计概念，也就是除了标准信号线(即第16条信号线1216a)外的任一信号线120符合公式(2)：

于以下的段落中会搭配图3B、图5及图6来说明上述公式(2)的主要用法。基本上，图5及图6的设计标准与图1A与图4的设计标准相同，于此不再赘述。

请参照图5、图6，因本实施例中是将第16条信号线1216a跨设第15条信号线1215a的跨线面积定义为标准跨线面积As，也就是图5中第15条信号线1215a的纵线段122a(15)与第16条信号线1216a的横线段124a(16)所对应的数值，其中标准跨线面积As令为1.00。

接着，请参照图5，针对第15条信号线1215a，因第15条信号线1215a的纵线段122a(15)被第16条信号线1216a的横线段124a(16)跨设，而具有一个跨设处。请参照图6，尚未调整前的第15条信号线1215’的信号特征时间比例R刚好为130.68％。因此，调整后的第15条信号线1215a的一个被跨设处的跨线面积A₁应要符合以下方程式：

故，调整后的第15条信号线1215a的一被跨设处A₁的跨线面积A₁要等于130.68％/130.68％＝1.00，即图6中第15条信号线1215a的纵线段122a(15)与第16条信号线1216a的横线段124a(16)所对应的数值。

接着，请参照图5，针对第14条信号线1214a，因第14条信号线1214a的纵线段122(14)被第16条、第15条信号线1216a、1215a的横线段124a(16)、124a(15)跨设，而具有两个被跨设处A₁、A₂。又，尚未调整前的第14条信号线1214’的信号特征时间比例R为114.08％。因此，调整后的第14条信号线1214的两个被跨设处的两个跨线面积A₁、A₂应要符合以下方程式：

故，调整后的第14条信号线1214a的两个被跨设处的两个跨线面积A₁、A₂的相乘积要等于130.68％/114.08％＝1.15。于图6中，是将1.15开二次方根，而得到A₁、A₂分别应为1.07、1.07。即图6中第14条信号线1214a的纵线段122a(14)与第16条信号线1216a的横线段124a(16)所对应的数值1.07以及第14条信号线1214a的纵线段122a(14)与第15条信号线1215a的横线段124a(15)所对应的数值1.07。

接着，其他的信号线的被跨设处依据上述方式进行跨线面积调整，于此不再赘述。据此，可得到如同图6的信号特征时间与跨线面积的关系表。

承上述，在16条信号线1216a～1201a的纵线段122a(16)～122a(1)中，部分信号线1215a～1201a被跨设处的数量为一至多个。为求方便说明，以第14条信号线1214a为例，第14条信号线1214a的纵线段122a(14)被第16条、第15条信号线1216a、1215a跨设，而具有两个跨设处。第14条信号线1214a的两个被跨设处的跨线面积皆相同，且分别例如是1.07、1.07。

在第14条信号线1214a中，因这些被跨设处的跨线面积的乘积值需要等于1.15。在本实施例采取的信号线几何设计方式是：几何平均地调整用来覆盖第14条信号线1214a的两个被跨设处的信号线(即第16条、第15条信号线1216a、1215a)。再以第13条信号线1213a为例，因这些被跨设处的跨线面积的乘积值要符合以下方程式：

故，调整后的第13条信号线1213a的三个被跨设处的两个跨线面积A₁、A₂、A₃的相乘积要等于130.68％/114.08％＝1.15。于图6中，是将1.15开三次方根，而得到A₁、A₂、A₃分别应为1.05、1.05、1.05。即图6中第13条信号线1213a的纵线段122a(13)与第16条信号线1216a的横线段124a(16)所对应的数值1.05、第13条信号线1213a的纵线段122a(13)与第15条信号线1215a的横线段124a(15)所对应的数值1.05，以及第13条信号线1213a的纵线段122a(13)与第15条信号线1215a的横线段124a(15)所对应的数值1.05。换言之，在本实施例采取的信号线几何设计方式是：几何平均地调整用来覆盖第13条信号线1213a的三个被跨设处的信号线(即第16条、第15条、第14条信号线1216a、1215a、1214a)的跨线面积A₁、A₂、A₃。

由另一观点来看，请参照图5及图6，这些信号线120中的第N条信号线跨设N-1条的信号线的N-1个跨线面积中的至少一部分由远离栅极驱动电路110至靠近栅极驱动电路110的方向渐变，且N-1个的跨线面积的至少一部分不同于标准跨线面积A_S。详细来说，于本实施例中，N为16～8。以第16条信号线1216a为例，第16条信号线1216a跨设15条信号线的15个跨线面积中的8个跨线面积(即图6中横线段124a(16)对应到的8个纵线段122a(14)～122a(7)的数字)由远离栅极驱动电路110至靠近栅极驱动电路110方向渐变，其他的以此类推。

应注意的是，图5与图6跨线面积的设计只是一种示范例，本发明并不限于图5与图6的设计。于其他的实施例中，亦可以是集中于7个～2个的跨线面积，或者是，9个到15个的跨线面积，只要跨线面积的面积变化设计符合上述的公式(2)，皆在本发明的范畴内，本发明并不以此为限。

综上所述，在本发明实施例的显示面板中，在晶片与栅极驱动电路之间的信号线的几何设计考量了标准信号特征时间比例及标准跨线面积等参数，而可使各信号线的信号特征时间比例与标准信号特征时间比例一致，因此当晶片经由这些信号线传输信号至栅极驱动电路时，这些信号较不容易失真，故显示面板较不容易有亮暗线的问题而具有良好的显示品质。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (11)

1.一种显示面板，其特征在于，包括：

多个像素；

一栅极驱动电路，电性连接于该些像素；以及

M条信号线，各该信号线的相对两端分别与一晶片与该栅极驱动电路电性连接，且该晶片适于提供M个信号分别至该M条信号线以传递至该栅极驱动电路，其中该M条信号线中的一第N条信号线跨设N-1条的信号线，且该N-1条的信号线位于该第N条信号线与该栅极驱动电路之间，其中N、M皆为正整数，M≥N，且M≥2，

其中，经由该M条信号线中的一标准信号线传递至该栅极驱动电路后的该信号为一标准信号，该标准信号具有一标准信号特征时间比，该标准信号线跨设该些信号线中的一该信号线的跨线面积定义为一标准跨线面积，

其中，该M条信号线中的一该信号线的至少一被跨设处的跨线面积由该标准信号特征时间比例及该标准跨线面积来决定，

其中该标准信号特征时间比例Rs定义为：

其中，T_G代表为该标准信号在该栅极驱动电路处的信号特征时间，T_S代表为该标准信号在该晶片处的信号特征时间。

2.如权利要求1所述的显示面板，其特征在于，

该第N条信号线跨设N-1条的信号线的N-1个跨线面积彼此相同，且该N-1个跨线面积不同于该标准跨线面积。

3.如权利要求1所述的显示面板，其特征在于，

该第N条信号线跨设N-1条的信号线的N-1个跨线面积中的至少一部分由远离该栅极驱动电路至靠近该栅极驱动电路的方向渐变，且该N-1个跨线面积的该至少一部分不同于该标准跨线面积。

4.如权利要求1所述的显示面板，其特征在于，

该些信号线中的一者的该至少一被跨设处的数量为多个，该些被跨设处的其中之一称为一第一被跨设处，除了该第一被跨设处的其他被跨设处称为至少一第二被跨设处，

其中，该第一被跨设处的一第一跨线面积不同于该至少一第二被跨设处的至少一第二跨线面积，且该至少一第二跨线面积等于该标准跨线面积。

5.如权利要求2所述的显示面板，其特征在于，

该些信号线中的一者的该至少一被跨设处的数量为多个，该些被跨设处的跨线面积皆为相同。

6.一种显示面板，其特征在于，包括：

多个像素；

一栅极驱动电路，电性连接于该些像素；

一第一信号线；

一第二信号线；以及

一第三信号线，

其中，各该第一至该第三信号线的相对两端与一晶片与该栅极驱动电路电性连接，该晶片适于提供一第一信号、一第二信号及一第三信号分别至该第一信号线、该第二信号线及该第三信号线以传递至该栅极驱动电路，

其中，该第一信号线跨设该第二信号线与该第三信号线，该第二信号线与该第三信号线位于该第一信号线与该栅极驱动电路之间，

该第二信号线跨设该第三信号线，且该第三信号线位于该第二信号线与该栅极驱动电路之间，

其中，该第一信号线作为一标准信号线，且该第一信号为一标准信号，该标准信号具有一标准信号特征时间比，该标准信号线跨设该些信号线中的一该信号线的跨线面积定义为一标准跨线面积，

其中，该第二信号线与该第三信号线的至少一被跨设处的跨线面积由该标准信号特征时间比例及该标准跨线面积来决定，

其中该标准信号特征时间比例Rs定义为：

其中，T_G代表为该标准信号在该栅极驱动电路处的信号特征时间，T_S代表为该标准信号在该晶片处的信号特征时间。

7.如权利要求6所述的显示面板，其特征在于，更包括一第四信号线，该第四信号线的相对两端与该晶片与该栅极驱动电路电性连接，该晶片更适于提供一第四信号至该第四信号线以传递至该栅极驱动电路，

其中，该第一信号线跨设该第二信号线、该第三信号线及该第四信号线，该第二信号线、该第三信号线及该第四信号线位于该第一信号线与该栅极驱动电路之间，

该第二信号线跨设该第三信号线与该第四信号线，且该第三信号线与该第四信号线位于该第二信号线与该栅极驱动电路之间，

该第三信号线跨设该第四信号线，且该第四信号线位于该第三信号线与该栅极驱动电路之间。

8.如权利要求7所述的显示面板，其特征在于，该第一至该第四信号线中的一者跨设对应的信号线的所有跨线面积彼此相同且不同于该标准跨线面积。

9.如权利要求7所述的显示面板，其特征在于，该第一至该第四信号线中的一者跨设对应的信号线的至少一部分的跨线面积由远离该栅极驱动电路至靠近该栅极驱动电路的方向渐变，且该至少一部分的跨线面积不同于该标准跨线面积。

10.如权利要求7所述的显示面板，其特征在于，

该第四信号线至该第一信号线中的一者的该至少一被跨设处的数量为多个，该些被跨设处的其中之一称为一第一被跨设处，除了该第一被跨设处的其他被跨设处称为至少一第二被跨设处，

其中，该第一被跨设处的一第一跨线面积不同于该至少一第二被跨设处的至少一第二跨线面积，且该至少一第二跨线面积等于该标准跨线面积。

11.如权利要求7所述的显示面板，其特征在于，

该第四信号线至该第一信号线中的一者的该至少一被跨设处的数量为多个，该些被跨设处的跨线面积皆为相同。

Images