JP2010262074A - 画像表示装置及びその修正方法 - Google Patents

Abstract

【課題】あらゆる表示画像において高い表示品質を確保することが可能な画像表示装置及びその修正方法を提供する。
【解決手段】マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線１２とを備えた表示パネルを有する画像表示装置１であって、上記複数の発光画素のそれぞれは、信号線１２から各発光画素の発光を決定する信号電圧がゲートに印加されることにより、信号電圧に応じたドレイン電流を発生する駆動トランジスタ２２と、信号線１２と駆動トランジスタ２２のゲート端子との間に挿入されたスイッチングトランジスタ２１と、上記ドレイン電流が流れることにより発光する発光素子とを備え、上記表示パネルは、発光画素１１Ｐの有する駆動トランジスタ２２のゲート端子と信号線１２とを直結するジャンパー線１６を１以上備える。
【選択図】図２

Description

本発明は、画像表示装置及びその修正方法に関し、特に画素ごとに駆動回路を有する画像表示装置及びその修正方法に関する。

電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ Ｐａｎａｌ Ｄｉｓｐｌａｙ）候補として注目されている。

通常、画素を構成する有機ＥＬ素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ＥＬディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）、駆動トランジスタのゲート、及び補償回路などが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号等を駆動トランジスタ、保持容量素子及び補償回路に入力し、その駆動トランジスタ及び保持容量素子及び補償回路によって有機ＥＬ素子の発光輝度及び発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。

しかしながら、従来の有機ＥＬパネルでは、画素駆動回路を構成する素子および配線のうち何れか１つでも異常があると、駆動トランジスタのゲートには正確な信号電圧が供給されない場合がある。これにより、駆動トランジスタが異常な電流値を流し続ける（輝点）あるいは電流を流さない（滅点）という不具合が発生する。これは、複雑な画素駆動回路構成を必要とするアクティブマトリクス型の有機ＥＬディスプレイに特有の問題である。また、画素駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、薄膜積層構造の微細化が必要とされるので、画素駆動回路素子や配線の短絡や開放といった電気的な不具合が発生する。

これを改善するために、輝点より滅点の方が目立たないという観点から、製造時に画素駆動回路の一部をレーザー加工などにより切断し、駆動素子を駆動させないことにより輝点化を滅点化するという手法をとることが一般的である。

特許文献１では、画素駆動回路素子や配線の形成時に、不具合が生じた発光画素を修正する方法が提案されている。回路素子の短絡等により常に発光状態となり輝点化された不良発光画素を修正するために、全ての発光画素領域に、他の導電部及び配線から離間して電気接続された非重畳部が設けられている。不良発光画素については、この非重畳部にレーザーを照射することにより、当該非重畳部を切断する。これにより、不良画素は、電気信号の伝達が遮断され、しかも、レーザー照射によるダメージを受けることなく滅点化される。

これにより、輝点化していた不良画素による表示品質の低下を防止できるとしている。

特開２００８−２０３６３６号公報

しかしながら、特許文献１に記載された画像表示装置の修正方法に代表されるように、輝点化していた不良画素を滅点化する方法では、修正後に滅点画素が残る。この場合、明るい表示画像に対しては、その中に滅点画素が存在するので表示品質が改善されず、むしろ滅点化の修正により表示品質が低下してしまう。

本発明は、上記の課題に鑑みてなされたものであり、あらゆる表示画像においても高い表示品質を確保することが可能な画像表示装置及びその修正方法を提供することを目的とする。

上記の課題を解決するために、本発明の画像表示装置は、マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線とを備えた表示パネルを有する画像表示装置であって、前記複数の発光画素のそれぞれは、前記信号線から各発光画素の発光を決定する信号電圧がゲートに印加されることにより、前記信号電圧に応じたドレイン電流を発生する駆動トランジスタと、前記信号線と前記駆動トランジスタのゲート端子との間に挿入されたスイッチングトランジスタと、前記ドレイン電流が流れることにより発光する発光素子とを備え、前記表示パネルは、一の発光画素の有する前記駆動トランジスタのゲート端子と前記複数の信号線のうち一の信号線とを直結するジャンパー線を１以上備えることを特徴とする。

この構成によれば、駆動回路の形成時に動作異常であった発光画素の駆動トランジスタのゲート端子は、信号線とジャンパー線により直結されている。これにより、動作異常であった発光画素の駆動トランジスタのゲートには、いずれかの発光画素列に配置された一の信号線から供給される信号電圧が供給される。従って、上記動作異常であった発光画素は、上記一の信号線が接続された複数の発光画素の信号電圧に順次対応して発光する。この場合、上記動作異常であった発光画素は、１フレーム期間において、上記一の信号線が接続された発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、駆動回路の形成時に駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない状態である発光画素の発光動作を、ある発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

また、前記一の発光画素の属する発光画素列に配置された信号線から前記駆動トランジスタのゲート端子への信号伝達経路は、前記ジャンパー線を介した経路を除いて遮断されていることが好ましい。

これにより、駆動回路の形成時に動作異常であった発光画素において、当該発光画素を構成する回路素子の異常動作により駆動トランジスタのゲートに異常信号が供給される場合であっても、当該発光画素は、ジャンパー線が接続された信号線が配置された発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。

つまり、発光画素の滅点化だけでなく輝点化も回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

また、前記一の信号線は、前記一の発光画素の属する発光画素列に配置されており、前記ジャンパー線と前記一の信号線との接続箇所は、前記一の発光画素内であり、前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素と同列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加されることが好ましい。

これにより、駆動回路の形成時に動作異常であった発光画素の滅点化及び輝点化が回避され、当該発光画素の発光が単独で目立つことを低減できる。また、上記動作異常であった発光画素内にて、ジャンパー線を最短で形成できるので、ジャンパー線形成による修正工程を短縮化できる。

また、前記一の信号線は、前記一の発光画素の属する発光画素列に配置された信号線と異なる信号線であり、前記一の発光画素と同色の発光画素の属する同色発光画素列に配置されており、前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が印加されず、前記同色発光画素列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加されてもよい。

これにより、駆動回路の形成時に動作異常であった発光画素の滅点化及び輝点化が回避され、さらに、他の色を表示する発光画素列に配置された信号線と接続された場合と比較して、当該発光画素の発光が単独で目立つことを低減できる。

また、前記一の信号線は、前記一の発光画素の属する発光画素列に配置された信号線と異なる信号線であり、前記一の発光画素と隣接する発光画素の属する隣接発光画素列に配置されており、前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が印加されず、前記隣接発光画素列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加されてもよい。

これにより、駆動回路の形成時に動作異常であった発光画素の滅点化及び輝点化が回避され、さらに、上記動作異常であった発光画素に隣接する発光画素にてジャンパー線を形成できるので、ジャンパー線形成による修正工程を短縮化できる。

また、前記ジャンパー線は、レーザービームＣＶＤ法により形成された金属配線であることが好ましい。

これにより、ジャンパー線を任意の位置に形成でき、また、高速形成が可能となる。また、ジャンパー線形成と、当該ジャンパー線形成の前に必要なゲート端子表面上及び信号線表面上の開口部形成とを同じレーザー源を用いて実行することができるので、発光画素の修正工程の簡略化を図ることが可能となる。

また、本発明は、このような特徴的な手段を備える画像表示装置として実現することができるだけでなく、上述した画像表示装置の製造段階または完成後において、上記ジャンパー線を形成することにより、画像表示装置を修正する方法として実現することができる。

具体的には、本発明の半導体装置の修正方法は、発光を決定する信号電圧が信号線からゲート端子に印加されることにより前記信号電圧に応じたドレイン電流に変換する駆動トランジスタ及び前記信号線と前記駆動トランジスタのゲート端子との間に挿入されたスイッチングトランジスタを有する駆動回路層と、前記ドレイン電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、前記駆動回路層の形成時に、前記発光画素の有する前記駆動トランジスタのゲート端子に、前記発光画素に対応した前記信号電圧が正常に印加されるかを、全発光画素について検査する検査ステップと、前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された一の発光画素の前記駆動トランジスタのゲート端子の表面に第１開口部を形成する第１開口ステップと、発光画素列ごとに対応して配置された複数の前記信号線のうち一の信号線の表面に第２開口部を形成する第２開口ステップと、前記第１開口部及び前記第２開口部を介して、前記一の発光画素の前記駆動トランジスタのゲート端子と前記一の信号線とを直結するジャンパー線を形成する配線直結ステップとを含むことを特徴とする。

この方法によれば、駆動回路の形成時には駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない、または、異常信号が供給される異常発光画素は、信号線とジャンパー線により直結される。これにより、上記異常発光画素の駆動トランジスタのゲートには、いずれかの発光画素列に配置された一の信号線から供給される信号電圧が供給される。この場合、上記動作異常であった発光画素は、１フレーム期間において、上記一の信号線が接続された発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、発光画素の滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

本発明の画像表示装置及びその修正方法によれば、駆動回路の形成時には動作異常であった発光画素の駆動トランジスタのゲート端子が、一の信号線とジャンパー線により直結されるので、上記動作異常であった発光画素は、常時輝点化または常時滅点化状態が回避され当該一の信号線の平均的な発光状態となり、あらゆる表示画像において高い表示品質を確保することが可能となる。

（ａ）は、本発明の実施の形態１に係る画像表示装置の構成を示すブロック図である。（ｂ）は、本発明の実施の形態１に係る発光画素の主要な回路構成図である。 （ａ）は、本発明の実施の形態１に係る、ジャンパー線が形成された発光画素の回路構成図である。（ｂ）は、本発明の実施の形態１に係る、ジャンパー線が形成された発光画素の断面図の一例である。 正常動作する発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。 製造時に異常動作しジャンパー線が形成された発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。 本発明の実施の形態１に係る画像表示装置の修正方法を説明する工程断面図である。 本発明の画像表示装置の修正方法を示す動作フローチャートである。 （ａ）は、本発明の実施の形態２に係る、ジャンパー線が形成された発光画素の回路構成図である。（ｂ）は、本発明の実施の形態２に係る、ジャンパー線が形成された発光画素の断面図の一例である。 本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極（アノード）を下面に、また、陰極（カソード）を上面とする有機ＥＬ素子からなる画像表示装置を例に説明するが、これに限られない。

（実施の形態１）
本実施の形態における画像表示装置は、マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線とを備えた表示パネルを有し、当該複数の発光画素のそれぞれは、信号線から信号電圧がゲートに印加されることにより信号電圧に応じたドレイン電流を発生する駆動トランジスタと、上記信号線と上記駆動トランジスタのゲート端子との間に挿入されたスイッチングトランジスタと、当該ドレイン電流が流れることにより発光する発光素子とを備え、上記表示パネルは、一の発光画素の有する駆動トランジスタのゲート端子と上記複数の信号線のうち一の信号線とを直結するジャンパー線を１以上備える。これにより、駆動回路の形成時に駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない状態である発光画素の発光動作を、ある発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。よって、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

図１（ａ）は、本発明の実施の形態１に係る画像表示装置の構成を示すブロック図である。同図における画像表示装置１は、表示パネル１０と、制御回路２０とを備える。表示パネル１０は、複数の発光画素１１と、発光画素列ごとに配置された複数の信号線１２と、発光画素行ごとに配置された複数の走査線１３と、走査線駆動回路１４と、信号線駆動回路１５とを備える。

発光画素１１は、表示パネル１０上に、マトリクス状に配置されている。

走査線駆動回路１４は、各走査線１３へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。

信号線駆動回路１５は、信号線１２へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。

制御回路２０は、走査線駆動回路１４から出力される走査信号の出力タイミングを制御する。また、制御回路２０は、信号線駆動回路１５から出力される信号電圧を出力するタイミングを制御する。

図１（ｂ）は、本発明の実施の形態１に係る発光画素の主要な回路構成図である。同図に記載された発光画素１１は、駆動回路層１１Ａ及び発光層１１Ｂで構成されている。駆動回路層１１Ａは、スイッチングトランジスタ２１と、駆動トランジスタ２２と、保持容量素子２３とを備える。そして、スイッチングトランジスタ２１のドレイン電極は信号線１２に、スイッチングトランジスタ２１のゲート電極は走査線１３に、さらに、スイッチングトランジスタ２１のソース電極は、保持容量素子２３及び駆動トランジスタ２２のゲート電極に接続されている。また、駆動トランジスタ２２のドレイン電極は電源Ｖｄｄに接続され、ソース電極は発光層１１Ｂのアノードに接続されている。

この構成において、走査線１３に走査信号が入力され、スイッチングトランジスタ２１をオン状態にすると、信号線１２を介して供給された信号電圧が保持容量素子２３に書き込まれる。そして、保持容量素子２３に書き込まれた保持電圧は、１フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ２２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が発光層１１Ｂのアノードに供給される。さらに、発光層１１Ｂのアノードに供給された駆動電流は、発光層１１Ｂの有機ＥＬ素子２４及びカソードへと流れる。これにより、発光層１１Ｂの有機ＥＬ素子２４が発光し画像として表示される。

なお、駆動回路層１１Ａは、上述した回路構成に限定されない。つまり、スイッチングトランジスタ２１、駆動トランジスタ２２及び保持容量素子２３は、輝度信号の電圧値に応じた駆動電流を発光層１１Ｂに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層１１Ａに含まれる。

図２（ａ）は、本発明の実施の形態１に係る、ジャンパー線が形成された発光画素の回路構成図である。同図に記載された画像表示装置１は、発光画素１１Ｐを備える。発光画素１１Ｐは、駆動回路層１１Ａの形成時において、駆動回路層１１Ａを構成する駆動トランジスタ２２を除く回路素子または配線の不具合により動作異常と判断された発光画素である。

これに対し、発光層１１Ｂの形成前には、発光画素１１Ｐの駆動トランジスタ２２のゲート配線１７が切断され、発光画素１１Ｐの駆動トランジスタ２２のゲート端子と発光画素１１Ｐに接続された信号線１２とがジャンパー線１６で直結されている。

図２（ｂ）は、本発明の実施の形態１に係る、ジャンパー線が形成された発光画素の断面図の一例である。同図に記載された発光画素１１Ｐは、基板１００と、駆動回路層１１Ａと、発光層１１Ｂと、透明封止膜１１０とを備える。

基板１００は、例えば、ガラス基板である。また、基板１００は、樹脂からなるフレキシブル基板を用いることも可能である。基板１００は、駆動回路層１１Ａとともに、薄膜トランジスタ（ＴＦＴ）基板を構成する。なお、図２に記載されたようなトップエミッション構造の場合には、基板１００は透明である必要はないので、非透明の基板、例えば、シリコン基板を用いることもできる。

発光画素１１Ｐの有する駆動回路層１１Ａは、基板１００の上に形成された信号線１２と、ジャンパー線１６と、ゲート配線１７と、スイッチングトランジスタ２１と、駆動トランジスタ２２と、図示されていない保持容量素子２３と、層間絶縁膜２０２と、保護膜２０３と、平坦化膜２０４とを備える。

信号線１２は、スイッチングトランジスタ２１のドレイン電極２１１と接続されている。正常動作する発光画素では、信号線がスイッチングトランジスタのドレイン電極と接続されていることにより、当該発光画素に対応した信号電圧が駆動トランジスタのゲート端子に印加され、有機ＥＬ素子は正常発光タイミング及び正常発光輝度にて発光する。

これに対し、発光画素１１Ｐは、駆動回路の形成時に駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子には正常な信号電圧が供給されない状態である。

ジャンパー線１６は、発光画素１１Ｐのゲート端子表面と信号線１２の表面とが直結されるよう保護膜２０３の内部及びその表面上に形成されている。ジャンパー線１６は、例えば、レーザーＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。ジャンパー線１６は、例えば、タングステン（Ｗ）を主成分とする金属膜であり、膜厚が１５０ｎｍ、線幅は４μｍである。なお、ジャンパー線１６の形成方法については、後述する画像表示装置の修正方法で説明する。

ゲート配線１７は、駆動回路形成時において正常動作する発光画素においては、スイッチングトランジスタのソース電極と駆動トランジスタのゲート電極とが接続されるよう、層間絶縁膜の内部及びその表面上に形成されている。

これに対し、駆動回路形成時において異常動作する発光画素１１Ｐにおいては、ゲート配線１７は、途中で断線している。ゲート配線１７は、特に限定されないが、電気抵抗率が小さい材料を用いることが好ましく、例えば銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、鉄（Ｆｅ）、白金（Ｐｔ）、タングステン（Ｗ）のうちのいずれかの金属、これらの金属の合金、またはそれらを積層したものを用いることができる。

なお、発光画素１１Ｐのゲート配線１７は、断線していなくてもよい。例えば、スイッチングトランジスタ２１が回路的に開放状態である場合、または、スイッチングトランジスタ２１のドレイン電極２１１と信号線１２との接続が開放状態である場合などがこれに該当する。つまり、駆動トランジスタ２２のゲート端子に、信号線１２からの信号電圧が印加されない状態であればよい。

スイッチングトランジスタ２１は、例えば、基板１００の上に形成されたＴＦＴである。スイッチングトランジスタ２１は、ドレイン電極２１１、ソース電極２１２、ドレイン電極２１１及びソース電極２１２に接触して形成された半導体層２１３、半導体層２１３の上に形成されたゲート絶縁膜２０１、及びゲート絶縁膜２０１の上に形成されたゲート電極２１４から構成される。

駆動トランジスタ２２は、基板１００の上に形成されたＴＦＴである。駆動トランジスタ２２は、ドレイン電極２２１、ソース電極２２２、ドレイン電極２２１及びソース電極２２２に接触して形成された半導体層２２３、半導体層２２３の上に形成されたゲート絶縁膜２０１、及びゲート絶縁膜２０１の上に形成されたゲート電極２２４から構成される。

上述したドレイン電極２１１及び２２１、ソース電極２１２及び２２２、ゲート電極２１４及び２２４の材料としては、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金である。また、半導体層２２３の材料としては、例えば、アモルファスシリコンであり、膜厚は、例えば、５０ｎｍである。

基板１００の上には、層間絶縁膜２０２、保護膜２０３及び平坦化膜２０４が形成されている。

層間絶縁膜２０２は、スイッチングトランジスタ２１、駆動トランジスタ２２及び保持容量素子２３を覆うように形成されており、これにより、上記回路素子と、信号線１２及びゲート配線１７などの回路配線とが離間して配置されることが可能となる。

保護膜２０３は、駆動回路層１１Ａ内に形成された回路素子及び回路配線が外部の環境変化を受けて劣化してしまうことを防止する機能を有し、上記回路素子と、信号線１２及びゲート配線１７などの回路配線とを覆うように形成されている。また、保護膜２０３により、上記回路素子、信号線１２及びゲート配線１７等とジャンパー線１６とが離間して配置されることが可能となる。

平坦化膜２０４は、その表面が平坦化されており、これにより、駆動回路層１１Ａの上に積層される多層膜からなる発光層１１Ｂの形成を可能にする。

層間絶縁膜２０２、保護膜２０３及び平坦化膜２０４の材料としては、例えば、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮ）であり、例えば、ＣＶＤ法やスパッタリング法などにより形成される。また、形成された膜を、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化することにより、平坦化膜２０４が形成される。

なお、層間絶縁膜２０２及び保護膜２０３は、必ずしも表面を平坦化する必要はない。層間絶縁膜２０２及び保護膜２０３の平坦度は、それぞれの表面上を回路配線が連続して形成できる程度に平坦であればよい。

発光層１１Ｂは、陽極１０３と、正孔注入層１０４と、正孔輸送層１０５と、有機発光層１０６と、バンク層１０７と、電子注入層１０８と、透明陰極１０９とを備える。

図２（ｂ）に記載された発光画素１１Ｐは、トップエミッション構造を有している。つまり、発光層１１Ｂに電圧を印加すると、有機発光層１０６で光が生じ、透明陰極１０９及び透明封止膜１１０を通じて光が上方に出射する。また、有機発光層１０６で生じた光のうち下方に向かったものは、陽極１０３で反射され、透明陰極１０９及び透明封止膜１１０を通じて光が上方に出射する。

陽極１０３は、駆動回路層１１Ａの平坦化膜２０４の表面上に積層され、透明陰極１０９に対して正の電圧を発光層１１Ｂに印加する電極である。陽極１０３と駆動トランジスタ２２のソース電極２２２とは駆動回路層１１Ａ内に形成されたビアＡ_Pで接続されている。陽極１０３を構成する陽極材料としては、例えば、反射率の高い金属であるＡｌ、Ａｇ、またはそれらの合金が好ましい。また、陽極１０３の厚さは、例えば、１００〜３００ｎｍである。

正孔注入層１０４は、陽極１０３の表面上に形成され、正孔を安定的に、又は正孔の生成を補助して、有機発光層１０６へ正孔を注入する機能を有する。これにより、発光層１１Ｂの駆動電圧が低電圧化され、正孔注入の安定化により素子が長寿命化される。正孔注入層１０４の材料としては、例えばＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを用いることができる。また、正孔注入層１０４には、正孔注入性の他に、光透過性が要求される。正孔注入層１０４の膜厚が大きくなるほど、正孔注入層１０４の反射率は低下するので、正孔注入層１０４の膜厚は、例えば、１０ｎｍ〜１００ｎｍ程度にすることが好ましい。

正孔輸送層１０５は、正孔注入層１０４の表面上に形成され、正孔注入層１０４から注入された正孔を有機発光層１０６内へ効率良く輸送し、有機発光層１０６と正孔注入層１０４との界面での励起子の失活防止をし、さらには電子をブロックする機能を有する。正孔輸送層１０５としては、例えば、生じた正孔を分子間の電荷移動反応により伝達する性質を有する有機高分子材料であり、例えば、トリフェルアミン、ポリアニリンなどが挙げられる。また、正孔輸送層１０５の厚さは、例えば、５〜５０ｎｍ程度である。

なお、正孔輸送層１０５は、その隣接層である正孔注入層１０４や有機発光層１０６の材料により、省略される場合がある。

有機発光層１０６は、正孔輸送層１０５の表面上に形成され、正孔と電子が注入され再結合されることにより励起状態が生成され発光する機能を有する。

有機発光層１０６としては、インクジェットやスピンコートのような湿式成膜法で成膜できる発光性の有機材料を用いることが好ましい。これにより、大画面の基板に対して、簡易で均一な成膜が可能となる。この材料としては、特に限定されるものではないが、高分子有機材料が好ましい。高分子有機材料の特徴としては、デバイス構造が簡単であること、膜の信頼性に優れ、低電圧駆動のデバイスであることも挙げることができる。

芳香環または縮合環のような共役系を持った高分子あるいはπ共役系高分子は蛍光性を有することから、有機発光層１０６を構成する高分子有機材料として用いることができる。有機発光層１０６を構成する高分子発光材料としては、例えば、ポリフェニレンビニレン（ＰＰＶ）またはその誘導体（ＰＰＶ誘導体）、ポリフルオレン（ＰＦＯ）またはその誘導体（ＰＦＯ誘導体）、ポリスピロフルオレン誘導体などを挙げることができる。また、ポリチオフェンまたはその誘導体を用いることも可能である。

バンク層１０７は、正孔注入層１０４の表面上に形成され、湿式成膜法を用いて形成される正孔輸送層１０５及び有機発光層１０６を所定の領域に形成するバンクとしての機能を有する。バンク層１０７に用いられる材料は、無機物質および有機物質のいずれであってもよいが、有機物質の方が、一般的に、撥水性が高いので、より好ましく用いることができる。このような材料の例としては、ポリイミド、ポリアクリルなどの樹脂が挙げられる。バンク層１０７のパターニングの方法としては、特に限定されるものではないが、感光性の材料を用いたフォトリソグラフィ法を適用することが好ましい。バンク層１０７の厚さは、例えば、１００〜３０００ｎｍ程度である。

電子注入層１０８は、有機発光層１０６の上に形成され、有機発光層１０６への電子注入の障壁を低減し発光層１１Ｂの駆動電圧を低電圧化すること、励起子失活を抑制する機能を有する。これにより、電子注入を安定化し素子を長寿命化すること、透明陰極１０９との密着を強化し発光面の均一性を向上させ素子欠陥を減少させることが可能となる。電子注入層１０８は、特に限定されるものではないが、好ましくはバリウム、アルミニウム、フタロシアニン、フッ化リチウム、さらに、バリウム−アルミニウム積層体などからなる。電子注入層１０８の厚さは、例えば、２〜５０ｎｍ程度である。

透明陰極１０９は、電子注入層１０８の表面上に積層され、陽極１０３に対して負の電圧を発光層１１Ｂに印加し、電子を素子内（特に有機発光層１０６）に注入する機能を有する。透明陰極１０９としては、特に限定されるものではないが、透過率の高い物質および構造を用いることが好ましい。これにより、発光効率が高いトップエミッション有機ＥＬ素子を実現することができる。透明陰極１０９の構成としては、特に限定されるものではないが、金属酸化物層が用いられる。この金属酸化物層としては、特に限定されるものではないが、インジウム錫酸化物（以下、ＩＴＯと記す）、あるいはインジウム亜鉛酸化物（以下、ＩＺＯと記す）からなる層が用いられる。また、透明陰極１０９の厚さは、例えば、５〜２００ｎｍ程度である。

透明封止膜１１０は、透明陰極１０９の表面上に形成され、水分から素子を保護する機能を有する。また、透明封止膜１１０は、透明であることが要求される。透明封止膜１１０は、例えば、ＳｉＮ、ＳｉＯＮ、または有機膜からなる。また、透明封止膜１１０の厚さは、例えば、２０〜５０００ｎｍ程度である。

以上説明した発光画素１１Ｐの構造によれば、駆動回路形成時には、駆動トランジスタ２２以外の回路素子または配線に不具合が発生していることにより駆動トランジスタ２２のゲート電極２２４に信号電圧が供給されない。しかし、発光画素１１Ｐの有する駆動トランジスタ２２のゲート電極２２４は、発光画素１１Ｐの属する発光画素列に配置された信号線１２とジャンパー線１６により直結されている。これにより、発光画素１１Ｐの駆動トランジスタ２２のゲートには、上記信号線１２から当該発光画素列の有する複数の発光画素に対応した信号電圧が順次印加される。この場合、発光画素１１Ｐは、１フレーム期間において、上記信号線１２の出力する複数の信号電圧の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、発光画素１１Ｐは、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素１１Ｐの滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

次に、本実施の形態に記載された画像表示装置１の発光動作について説明する。

図３は、正常動作する発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。同図において、横軸は時間の経過を表している。また縦方向には、上から順に、（ｎ−１）行の走査線１３、ｎ行の走査線１３、（ｎ＋１）行の走査線１３、ｍ列の信号線１２、（ｎ−１）行の発光層１１Ｂのアノード、ｎ行の発光層１１Ｂのアノード、及び（ｎ＋１）行の発光層１１Ｂのアノードに発生する電圧の波形図が示されている。以下、ｎ行ｍ列に配置された正常な発光画素の発光動作を中心に説明する。

まず、時刻ｔ０において、制御回路２０は、（ｎ−１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ−１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ−１）行ｍ列のスイッチングトランジスタ２１をオン状態とする。

ｔ０〜ｔ１の期間、（ｎ−１）行ｍ列のスイッチングトランジスタ２１はオン状態を維持し、この期間に（ｎ−１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ−１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ−１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖ_n-1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。

次に、時刻ｔ１において、制御回路２０は、ｎ行ｍ列の発光画素が発光動作を開始する。制御回路２０は、ｎ行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、ｎ行ｍ列のスイッチングトランジスタ２１をオン状態とする。

ｔ１〜ｔ２の期間、ｎ行ｍ列のスイッチングトランジスタ２１はオン状態を維持し、この期間にｎ行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、ｎ行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさでｎ行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖ_nとなり、以降１フレーム期間中当該電圧を持続し、発光を継続する。

次に、時刻ｔ２において、制御回路２０は、（ｎ＋１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ＋１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ＋１）行ｍ列のスイッチングトランジスタ２１をオン状態とする。

ｔ２〜ｔ３の期間、（ｎ＋１）行ｍ列のスイッチングトランジスタ２１はオン状態を維持し、この期間に（ｎ＋１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ＋１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ＋１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖ_n+1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。

次に、ｔ４〜ｔ７の期間において、ｔ０〜ｔ３の期間の発光動作が繰り返される。ｔ０〜ｔ４の期間は、画像表示装置１の全発光画素の発光強度が書き換えられる１フレーム期間に相当し、以降、ｔ０〜ｔ４の期間の発光動作が繰り返される。

なお、上述した発光動作において、各発光画素の有する保持容量素子２３により、各発光画素は１フレーム期間中、発光動作を継続している例を示したが、本発明の画像表示装置の発光動作はこれに限られない。例えば、電源Ｖｄｄの電圧レベルを制御したり、電源Ｖｄｄと駆動トランジスタ２２との間に別途スイッチングトランジスタを配置するなどにより、発光期間の前後に非発光期間が設けられていてもよい。

また、駆動トランジスタ２２の閾値電圧を補正する期間が、１フレーム期間中に設けられていてもよい。

上述した正常発光画素の発光動作に対して、駆動回路層１１Ａ及び発光層１１Ｂの形成時において異常動作しジャンパー線１６が形成された発光画素１１Ｐの１フレーム期間における発光動作を以下説明する。

図４は、製造時に異常動作しジャンパー線が形成された発光画素の１フレーム期間における発光動作を説明する動作タイミングチャートである。同図において、横軸は時間の経過を表している。また縦方向には、上から順に、（ｎ−１）行の走査線１３、ｎ行の走査線１３、（ｎ＋１）行の走査線１３、ｍ列の信号線１２、（ｎ−１）行の発光層１１Ｂのアノード、ｎ行の発光層１１Ｂのアノード、及び（ｎ＋１）行の発光層１１Ｂのアノードに発生する電圧の波形図が示されている。ここで、ｎ行ｍ列に配置された発光画素は、駆動回路層１１Ａ及び発光層１１Ｂの形成時において異常動作し、図２に記載されたようにジャンパー線１６が形成された発光画素１１Ｐである。

まず、時刻ｔ０において、制御回路２０は、（ｎ−１）行ｍ列の正常な発光画素が発光動作を開始する。制御回路２０は、（ｎ−１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ−１）行ｍ列のスイッチングトランジスタ２１をオン状態とする。

ｔ０〜ｔ１の期間、（ｎ−１）行ｍ列のスイッチングトランジスタ２１はオン状態を維持し、この期間に（ｎ−１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ−１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ−１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖ_n-1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。

次に、時刻ｔ１において、制御回路２０は、ｎ行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させる。ここで、発光画素１１Ｐが接続された信号線１２から駆動トランジスタ２２のゲート端子までの信号伝達経路は、ジャンパー線１６による接続経路を除いて遮断状態となっている。従って、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、ｎ行の走査線１３の電圧レベルの変化に関係なく、発光画素１１Ｐの属する発光画素列の有する複数の発光画素に対応した信号電圧が、順次、ジャンパー線１６を介して印加される。

よって、ｔ１〜ｔ２の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、発光画素１１Ｐに印加すべき信号電圧Ｖ_nが印加されるので、発光画素１１Ｐは、Ｖ_nに応じた発光輝度で発光する。一方、ｔ０〜ｔ１の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、（ｎ−１）行ｍ列の発光画素に印加すべき信号電圧Ｖ_n-1が印加されるので、発光画素１１Ｐは、Ｖ_n-1に応じた発光輝度で発光する。また、ｔ２〜ｔ３の期間では、発光画素１１Ｐの駆動トランジスタ２２のゲート端子には、（ｎ＋１）行ｍ列の正常な発光画素に印加すべき信号電圧Ｖ_n+1が印加されるので、発光画素１１Ｐは、Ｖ_n+1に応じた発光輝度で発光する。以降、発光画素１１Ｐは、ｍ列に配置された信号線１２の出力した信号電圧をリアルタイムに反映した発光輝度で発光する。ここで、発光画素１１Ｐは、ジャンパー線１６が形成されていない場合には、異常動作により常時輝点状態または常時滅点状態となってしまう。これに対し、本発明の実施の形態に係る画像表示装置１の有する発光画素１１Ｐは、発光画素１１Ｐの属する発光画素列の有する複数の発光画素の信号電圧に順次対応して発光する。この場合、発光画素１１Ｐは、１フレーム期間において、信号線１２が接続された発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、ジャンパー線１６が形成されていなければ常時輝点化または常時滅点化していた発光画素１１Ｐの発光動作を、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

以下、時刻ｔ２において、制御回路２０は、（ｎ＋１）行ｍ列の発光画素が発光動作を開始する。制御回路２０は、（ｎ＋１）行の走査線１３の電圧レベルをＶｇｏｆｆからＶｇｏｎに変化させ、（ｎ＋１）行ｍ列のスイッチングトランジスタ２１をオン状態とする。

ｔ２〜ｔ３の期間、（ｎ＋１）行ｍ列のスイッチングトランジスタ２１はオン状態を維持し、この期間に（ｎ＋１）行ｍ列の発光画素の保持容量素子２３には、ｍ列の信号線１２に供給されている信号電圧が書き込まれる。上記保持容量素子２３に書き込まれた信号電圧値により、（ｎ＋１）行ｍ列の発光画素の駆動トランジスタ２２を流れる電流量が決定し、その電流量に対応する明るさで（ｎ＋１）行ｍ列の発光画素の発光層１１Ｂが発光する。このとき、上記発光層１１Ｂのアノードの電位は、Ｖ_n+1となり、以降１フレーム期間中当該電圧を持続し、発光を継続する。

次に、ｔ４〜ｔ７の期間において、ｔ０〜ｔ３の期間の発光動作が繰り返される。ｔ０〜ｔ４の期間は、画像表示装置１の全発光画素の発光強度が書き換えられる１フレーム期間に相当し、以降、ｔ０〜ｔ４の期間の発光動作が繰り返される。

なお、上述した発光動作において、各発光画素の有する保持容量素子２３により、各発光画素は１フレーム期間中、発光動作を継続している例を示したが、本発明の画像表示装置の発光動作はこれに限られない。例えば、電源Ｖｄｄの電圧レベルを制御したり、電源Ｖｄｄと駆動トランジスタ２２との間に別途スイッチングトランジスタを配置するなどにより、発光期間の前後に非発光期間が設けられていてもよい。

また、駆動トランジスタ２２の閾値電圧を補正する期間が、１フレーム期間中に設けられていてもよい。

次に、本実施の形態に記載された画像表示装置１の修正方法について説明する。

図５は、本発明の実施の形態１に係る画像表示装置の修正方法を説明する工程断面図である。

また、図６は、本発明の画像表示装置の修正方法を示す動作フローチャートである。

まず、図５（ａ）に示すように、本発明の画像表示装置の製造工程における、駆動回路層１１Ａのうち保護膜２０３までが形成された段階において、全ての発光画素１１について、回路動作を検査する（図６記載のＳ１０）。具体的には、例えば、アレイテスタ（Ａｇｉｌｅｎｔ社：ＨＳ１００）、走査線１３及び信号線１２を用いて各発光画素１１へ順次テスト電圧を出力して保持容量素子２３に当該電圧を書き込む。その後、アレイテスタは、保持容量素子２３に書き込まれた電圧を順次信号線１２を介し読み込む。これにより、読み込んだ電圧が所定の電圧でない発光画素１１を特定する。これにより、スイッチングトランジスタ２１、保持容量素子２３またはそれらを接続する配線などのうち少なくとも１つに不具合を有する発光画素の画素特定プロセスが完了する。

なお、この回路動作の検査工程は、保護膜２０３までが形成された段階にて実行されなくてもよく、例えば、保護膜２０３が形成される前の段階であってゲート配線１７及び信号線１２が形成された直後に実行されてもよい。

次に、図５（ｂ）に示すように、ステップＳ１０で特定された、回路動作異常と判定された発光画素１１Ｐの駆動トランジスタ２２に接続されたゲート配線１７を切断する（図６記載のＳ２０）。図５（ｂ）では、切断箇所をＢと図示している。これにより、発光画素１１Ｐの駆動トランジスタ２２のゲートは開放状態となり、他の回路素子及び配線から信号電圧が印加されない状態となる。ゲート配線１７の切断手段としては、例えば、レーザー照射を適用することが可能である。使用するレーザー条件としては、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷである。本条件の場合、ゲート配線１７の幅が、例えば、４μｍ、膜厚が１５０ｎｍであれば、ゲート配線１７は切断される。このとき、ゲート配線１７の材料としては、例えば、前述したＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造が挙げられる。

次に、図５（ｃ）に示すように、回路動作異常と判定された発光画素１１Ｐの駆動トランジスタ２２のゲート端子の表面であって保護膜２０３内に開口部Ｈ_Pを形成する（図６記載のＳ３０）。また、信号線１２の表面であって保護膜２０３内に開口部Ｈ_Dを形成する（図６記載のＳ４０）。開口部Ｈ_P及びＨ_Dの形成手段としては、例えば、レーザー照射を適用することが可能である。レーザーとしては、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ）レーザーの第３高調波を発生させるレーザー発振器を用いて、例えば、波長が３５５ｎｍのレーザーが用いられる。

次に、図５（ｄ）に示すように、回路動作異常と判定された発光画素１１Ｐの駆動トランジスタ２２のゲート端子と、信号線１２とを直結するジャンパー線１６を、開口部Ｈ_P及びＨ_Dを介して形成する（Ｓ５０）。ジャンパー線１６の形成手段としては、例えば、レーザーＣＶＤ（オムロンレーザーフロント社：ＳＬ４５５／ＳＬ４６５シリーズ）法を用いることが可能である。

レーザーＣＶＤ法とは、レーザービームを、原料ガス中に置かれた基板に照射し、レーザー照射された基板面での原料ガスの化学・物理反応を促進し、当該基板面に膜を成長させる成膜方法である。レーザービームの照射位置に成膜が行われるため、本実施の形態におけるジャンパー線１６の形成に適している。

例えば、ジャンパー線１６を形成する表面を、タングステン（Ｗ）を元素として含む原料ガスの雰囲気とし、ネオジウム（Ｎｄ）ドープのＹＬＦ（Ｙｔｔｒｉｕｍ Ｌｉｔｈｉｕｍ Ｆｌｏｕｒｉｄｅ）結晶を用いたレーザー発振器から波長１．０４７μｍのレーザーを当該表面に照射する。これにより、当該基板面と原料ガスとの化学・物理反応を促進し、当該基板面にＷ膜が形成される。

最後に、図５（ｅ）に示すように、ジャンパー線１６を覆うように、保護膜２０３の上に平坦化膜２０４を形成する。平坦化膜２０４の材料としては、例えば、シリコン酸化膜（ＳｉＯｘ）やシリコン窒化膜（ＳｉＮ）であり、例えば、ＣＶＤ法やスパッタリング法などにより形成される。その後形成された膜を、例えば、ＣＭＰ法などにより膜表面を平坦化する。

以上の工程により、駆動回路形成時には異常動作する発光画素が修正され、駆動回路層１１Ａの形成が完了する。その後、駆動回路層１１Ａの上に、発光層１１Ｂ及び透明封止膜１１０が順次形成される。

この修正方法によれば、駆動回路形成時には駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子に信号電圧が供給されない、または、異常信号が供給される異常発光画素は、信号線とジャンパー線により直結される。これにより、上記異常発光画素の駆動トランジスタのゲートには、当該異常発光画素の属する発光画素列の有する複数の発光画素の信号電圧に順次対応して発光する。この場合、当該異常発光画素は、１フレーム期間において、信号線が接続された発光画素列の各発光輝度が時間平均された発光輝度で発光しているように見える。よって、ジャンパー線が形成されていなければ常時輝点化または常時滅点化していた異常発光画素の発光動作を、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。つまり、発光画素の滅点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

なお、ステップＳ２０でのゲート配線１７の切断、ステップＳ３０及びステップＳ４０での開口部形成、及びステップＳ５０でのジャンパー線１６の形成を、全て同じレーザー加工装置で実行することにより、本実施の形態における画像表示装置の修正工程を簡略化することが可能となる。

また、ステップＳ２０でのゲート配線１７の切断工程は無くても良い場合がある。例えば、駆動回路形成時において、発光画素１１Ｐのスイッチングトランジスタ２１が回路的に開放状態である場合、または、スイッチングトランジスタ２１のドレイン電極２１１と信号線１２との接続が開放状態である場合などがこれに該当する。この場合には、ゲート配線１７を切断しなくとも、既に駆動トランジスタ２２のゲート端子は電気的に開放状態である。

なお、ステップＳ２０でのゲート配線１７の切断と、ステップＳ３０〜ステップＳ５０の開口部形成及びジャンパー線形成とは、この順で実行しなくてもよい。

（実施の形態２）
図７（ａ）は、本発明の実施の形態２に係る、ジャンパー線が形成された発光画素の回路構成図である。同図に記載された画像表示装置２は、発光画素１１Ｐ及び１１Ｑを備える。発光画素１１Ｑは、駆動回路層１１Ａの形成時において、正常動作する発光画素である。一方、発光画素１１Ｐは、駆動回路層１１Ａの形成時において、駆動回路層１１Ａを構成する駆動トランジスタ２２を除く回路素子または配線の不具合により動作異常と判断された発光画素である。また、発光画素１１Ｐと発光画素１１Ｑとは、発光画素列が異なるが同色である。

これに対し、発光層１１Ｂの形成前には、発光画素１１Ｐの駆動トランジスタ２２のゲート配線１７が切断され、発光画素１１Ｐの駆動トランジスタ２２のゲート端子と発光画素１１Ｑに接続された信号線１２とがジャンパー線１６で直結されている。

図７（ｂ）は、本発明の実施の形態２に係る、ジャンパー線が形成された発光画素の断面図の一例である。同図に記載された発光画素１１Ｐ及び１１Ｑは、基板１００と、駆動回路層１１Ａと、発光層１１Ｂと、透明封止膜１１０とを備える。

図７に記載された画像表示装置２は、図２に記載された画像表示装置１と比較して、発光画素１１Ｐがジャンパー線１６を介して直結される信号線のみが異なる。以下、実施の形態１に係る画像表示装置１と同じ点は説明を省略し、異なる点のみ説明する。

正常動作する発光画素１１Ｑでは、信号線１２がスイッチングトランジスタのドレイン電極と接続されていることにより、当該発光画素に対応した信号電圧が駆動トランジスタのゲート端子に印加され、有機ＥＬ素子は正常発光タイミング及び正常発光輝度にて発光する。

これに対し、発光画素１１Ｐは、駆動回路の形成時に駆動トランジスタ以外の回路素子または配線に不具合が発生していることにより駆動トランジスタのゲート端子には正常な信号電圧が供給されない状態である。

ジャンパー線１６は、発光画素１１Ｐのゲート端子表面と発光画素１１Ｑに配置された信号線１２の表面とが直結されるよう保護膜２０３の内部及びその表面上に形成されている。

以上説明した発光画素１１Ｐの構造によれば、駆動回路形成時には駆動トランジスタ２２以外の回路素子または配線に不具合が発生していることにより駆動トランジスタ２２のゲート電極２２４に信号電圧が供給されない。しかし、発光画素１１Ｐの有する駆動トランジスタ２２のゲート電極２２４は、同色の発光画素１１Ｑの属する発光画素列に配置された信号線１２とジャンパー線１６により直結されている。これにより、発光画素１１Ｐの駆動トランジスタ２２のゲートには、上記信号線１２から当該発光画素列の有する複数の発光画素に対応した信号電圧が順次印加される。この場合、発光画素１１Ｐは、１フレーム期間において、上記信号線１２の出力する複数の信号電圧の各発光輝度が時間平均された同色の発光輝度で発光しているように見える。よって、発光画素１１Ｐは、上記発光画素列の発光輝度が時間平均された発光輝度で発光することが可能となる。また、他の色を表示する発光画素列に配置された信号線と接続された場合と比較して、発光画素１１Ｐの発光が単独で目立つことを低減できる。つまり、発光画素１１Ｐの滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となる。

なお、上述した発光画素１１Ｐの有する駆動トランジスタ２２のゲート端子がジャンパー線により直結される信号線は、発光画素１１Ｐに隣接する列に配置された信号線であってもよい。この場合には、発光画素１１Ｐの滅点化及び輝点化が回避され、あらゆる表示画像において高い表示品質を確保することが可能となるとともに、隣接しない列に配置された信号線にジャンパー線を直結させる場合と比較して、ジャンパー線を短く形成できるので、ジャンパー線形成による修正工程を短縮化できる。

なお、本実施の形態に記載された画像表示装置２の修正方法は、図６に記載された画像表示装置１の修正方法と同様の動作フローチャートで説明できる。よって、実施の形態２に係る画像表示装置２の修正方法は、実施の形態１に係る画像表示装置１の修正方法と同様の効果を奏する。

以上、本発明の画像表示装置及びその修正方法について、実施の形態に基づいて説明してきたが、本発明に係る画像表示装置及びその修正方法は、上記実施の形態に限定されるものではない。本実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る画像表示装置を内蔵した各種機器も本発明に含まれる。

例えば、本発明に係る画像表示装置は、図８に記載されたような薄型フラットＴＶに内蔵される。これにより、異常発光画素の輝点または滅点状態が回避され、あらゆる表示画像において高い表示品質が確保された薄型フラットＴＶが実現される。

本発明の画像表示装置及びその修正方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータ等のディスプレイ及びその修正方法として有用である。

１、２ 画像表示装置
１０ 表示パネル
１１、１１Ｐ、１１Ｑ 発光画素
１１Ａ 駆動回路層
１１Ｂ 発光層
１２ 信号線
１３ 走査線
１４ 走査線駆動回路
１５ 信号線駆動回路
１６ ジャンパー線
１７ ゲート配線
２０ 制御回路
２１ スイッチングトランジスタ
２２ 駆動トランジスタ
２３ 保持容量素子
２４ 有機ＥＬ素子
１００ 基板
１０３ 陽極
１０４ 正孔注入層
１０５ 正孔輸送層
１０６ 有機発光層
１０７ バンク層
１０８ 電子注入層
１０９ 透明陰極
１１０ 透明封止膜
２０１ ゲート絶縁膜
２０２ 層間絶縁膜
２０３ 保護膜
２０４ 平坦化膜
２１１、２２１ ドレイン電極
２１２、２２２ ソース電極
２１３、２２３ 半導体層
２１４、２２４ ゲート電極

Claims (13)

1. マトリクス状に配置された複数の発光画素と、発光画素列ごとに対応して配置された複数の信号線とを備えた表示パネルを有する画像表示装置であって、
   前記複数の発光画素のそれぞれは、
   前記信号線から各発光画素の発光を決定する信号電圧がゲートに印加されることにより、前記信号電圧に応じたドレイン電流を発生する駆動トランジスタと、
   前記信号線と前記駆動トランジスタのゲート端子との間に挿入されたスイッチングトランジスタと、
   前記ドレイン電流が流れることにより発光する発光素子とを備え、
   前記表示パネルは、
   一の発光画素の有する前記駆動トランジスタのゲート端子と前記複数の信号線のうち一の信号線とを直結するジャンパー線を１以上備える
   画像表示装置。
2. 前記一の発光画素の属する発光画素列に配置された信号線から前記駆動トランジスタのゲート端子への信号伝達経路は、前記ジャンパー線を介した経路を除いて遮断されている
   請求項１記載の画像表示装置。
3. 前記一の信号線は、前記一の発光画素の属する発光画素列に配置されており、
   前記ジャンパー線と前記一の信号線との接続箇所は、前記一の発光画素内であり、
   前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素と同列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加される
   請求項１または２に記載の画像表示装置。
4. 前記一の信号線は、前記一の発光画素の属する発光画素列に配置された信号線と異なる信号線であり、前記一の発光画素と同色の発光画素の属する同色発光画素列に配置されており、
   前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が印加されず、前記同色発光画素列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加される
   請求項１または２に記載の画像表示装置。
5. 前記一の信号線は、前記一の発光画素の属する発光画素列に配置された信号線と異なる信号線であり、前記一の発光画素と隣接する発光画素の属する隣接発光画素列に配置されており、
   前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が印加されず、前記隣接発光画素列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加される
   請求項１または２に記載の画像表示装置。
6. 前記ジャンパー線は、レーザービームＣＶＤ法により形成された金属配線である
   請求項１〜５のうちいずれか１項に記載の画像表示装置。
7. 発光を決定する信号電圧が信号線からゲート端子に印加されることにより前記信号電圧に応じたドレイン電流に変換する駆動トランジスタ及び前記信号線と前記駆動トランジスタのゲート端子との間に挿入されたスイッチングトランジスタを有する駆動回路層と、前記ドレイン電流が流れることにより発光する発光素子を有する発光層とを備えた複数の発光画素がマトリクス状に配置された画像表示装置の修正方法であって、
   前記駆動回路層の形成時に、
   前記発光画素の有する前記駆動トランジスタのゲート端子に、前記発光画素に対応した前記信号電圧が正常に印加されるかを、全発光画素について検査する検査ステップと、
   前記検査ステップで前記発光画素に対応した前記信号電圧が正常に印加されていないと判断された一の発光画素の前記駆動トランジスタのゲート端子の表面に第１開口部を形成する第１開口ステップと、
   発光画素列ごとに対応して配置された複数の前記信号線のうち一の信号線の表面に第２開口部を形成する第２開口ステップと、
   前記第１開口部及び前記第２開口部を介して、前記一の発光画素の前記駆動トランジスタのゲート端子と前記一の信号線とを直結するジャンパー線を形成する配線直結ステップとを含む
   画像表示装置の修正方法。
8. 前記第１開口ステップ及び前記第２開口ステップでは、それぞれ、前記一の発光画素の前記駆動トランジスタのゲート端子表面上及び前記一の信号線の表面上に形成された積層物にレーザーを照射することにより、前記積層物を除去して前記第１開口部及び前記第２開口部を形成し、
   前記配線直結ステップでは、レーザービームＣＶＤ法によりジャンパー線を形成する
   請求項７記載の画像表示装置の修正方法。
9. 前記検査ステップの後、かつ、前記配線直結ステップの前に、前記一の発光画素の前記駆動トランジスタのゲート端子と前記一の発光画素の有する他の回路素子とを接続するゲート配線を切断する切断ステップを含む
   請求項７または８に記載の画像表示装置の修正方法。
10. 前記切断ステップでは、前記一の発光画素の前記駆動トランジスタの前記ゲート配線にレーザーを照射することにより、前記ゲート配線を切断する
    請求項９記載の画像表示装置の修正方法。
11. 前記一の信号線は、前記一の発光画素の属する発光画素列に配置されており、
    前記ジャンパー線と前記一の信号線との接続箇所は、前記一の発光画素内であり、
    前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素と同列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加される
    請求項７〜１０のうちいずれか１項に記載の画像表示装置の修正方法。
12. 前記一の信号線は、前記一の発光画素の属する発光画素列に配置された信号線と異なり、前記一の発光画素と同色の発光画素の属する同色発光画素列に配置されており、
    前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が印加されず、前記同色発光画素列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加される
    請求項７〜１０のうちいずれか１項に記載の画像表示装置の修正方法。
13. 前記一の信号線は、前記一の発光画素の属する発光画素列に配置された信号線と異なり、前記一の発光画素と隣接する発光画素の属する隣接発光画素列に配置されており、
    前記一の発光画素の有する前記駆動トランジスタのゲート端子には、前記一の発光画素に対応した信号電圧が印加されず、前記隣接発光画素列の発光画素に対応した信号電圧が前記ジャンパー線を介して印加される
    請求項７〜１０のうちいずれか１項に記載の画像表示装置の修正方法。

Images