CN112151458A - 功能封装模块及其制备方法、功能封装组件及电子设备 - Google Patents

功能封装模块及其制备方法、功能封装组件及电子设备 Download PDF

Info

Publication number
CN112151458A
CN112151458A CN202011014037.1A CN202011014037A CN112151458A CN 112151458 A CN112151458 A CN 112151458A CN 202011014037 A CN202011014037 A CN 202011014037A CN 112151458 A CN112151458 A CN 112151458A
Authority
CN
China
Prior art keywords
functional device
functional
electrical connection
connection layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011014037.1A
Other languages
English (en)
Other versions
CN112151458B (zh
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202011014037.1A priority Critical patent/CN112151458B/zh
Publication of CN112151458A publication Critical patent/CN112151458A/zh
Application granted granted Critical
Publication of CN112151458B publication Critical patent/CN112151458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开一种功能封装模块及其制备方法、功能封装组件及电子设备，所公开的功能封装模块包括承载板、第一功能器件、第二功能器件、第一电连接层和第二电连接层，承载板开设有第一通孔，第一电连接层设置在第一通孔的第一端口、且覆盖第一端口，第二电连接层设置在第一通孔的第二端口、且覆盖第二端口，第一电连接层、第二电连接层和第一通孔的孔壁围成容纳空间，第一功能器件和第二功能器件设置在容纳空间之内，且第一功能器件和第二功能器件与容纳空间的内壁之间填充有绝缘胶，第一功能器件与第一电连接层电连接，第二功能器件与第二电连接层电连接。能够解决电子设备外形尺寸不断变大，进而导致用户对电子设备的便携性体验不理想的问题。

Description

功能封装模块及其制备方法、功能封装组件及电子设备
技术领域
本申请涉及芯片封装技术领域，尤其涉及一种功能封装模块及其制备方法、功能封装组件及电子设备。
背景技术
随着电子设备的快速发展，电子设备的应用越来越广泛，电子设备在不断地开发新的功能来满足用户的使用，用户也对电子设备的便携性要求也越来越高。
目前电子设备逐渐增加一些新功能，从而导致电子设备的主板也需要增加相应的芯片，相关技术中，芯片数量的增加导致占用的空间越来越大，进而导致电子设备外形尺寸也不断变大，进而导致用户对电子设备的便携性体验不理想的问题。
发明内容
本申请公开一种功能封装模块、功能封装组件及电子设备，能够解决因芯片的数量增加而导致电子设备外形尺寸不断变大，进而导致用户对电子设备的便携性体验不理想的问题。
为解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例公开一种功能封装模块，所公开的功能封装模块包括承载板；
第一功能器件、第二功能器件、第一电连接层和第二电连接层，承载板开设有第一通孔，第一电连接层设置在第一通孔的第一端口、且覆盖第一端口，第二电连接层设置在第一通孔的第二端口、且覆盖第二端口，第一电连接层、第二电连接层和第一通孔的孔壁围成容纳空间，第一功能器件和第二功能器件设置在容纳空间之内，且第一功能器件和第二功能器件与容纳空间的内壁之间填充有绝缘胶，第一功能器件与第一电连接层电连接，第二功能器件与第二电连接层电连接；
第二方面，本申请实施例公开一种功能封装组件，所公开的功能封装组件包括上述的功能封装模块；
第三方面，本申请实施例公开一种电子设备，所公开的电子设备包括上述的功能封装组件。
第四方面，本申请实施例公开一种功能封装模块的制作方法，包括：
在承载板开设凹槽，所述凹槽的深度方向与所述承载板的厚度方向一致；
将第一功能器件和第二功能器件设置于所述凹槽内以及向所述凹槽内填充绝缘胶，所述绝缘胶填充于所述第一功能器件和所述第二功能器件与所述凹槽的内壁之间，且所述第一功能器件和所述第二功能器件相互隔离；
去除所述承载板上与所述凹槽的底壁所在的一侧的部分材料，以使所述凹槽形成第一通孔；
在所述第一通孔的第一端口设置第一电连接层以及在所述第一通孔的第二端口设置第二电连接层，以使所述第一电连接层与所述第一功能器件电连接以及所述第二电连接层与所述第二功能器件电连接。
本申请实施例公开一种功能封装模块、功能封装组件及电子设备，所公开的功能封装模块包括承载板、第一功能器件、第二功能器件、第一电连接层和第二电连接层。承载板为整个封装模块的基板，承载板能够起到支撑第一功能器件、第二功能器件，第一电连接层和第二电连接层的作用。第一功能器件和第二功能器件与容纳空间的内壁之间可以填充绝缘胶，绝缘胶起到将第一功能器件和第二功能器件封装在容纳空间之内的作用，从而实现第一功能器件和第二功能器件在容纳空间之内的固定，当然，绝缘胶也起到绝缘隔离的作用。所公开的功能封装模块能够在承载板上开设额外的空间，牺牲掉承载板的部分结构并充分利用这部分结构占用的空间，进而为第一功能器件和第二功能器件的提供安装位置。在此种情况下，第一功能器件和第二功能器件的设置不会占用承载板之外的空间，进而能够缓解功能器件的增多而导致的空间问题，有利于减小电子设备的整机尺寸。
附图说明
图1为本申请实施例公开的功能封装模块的剖视图；
图2为本申请实施例公开的功能封装组件的剖视图；
图3-图11分别为本申请实施例公开的功能封装模块在制备过程中的中间结构示意图。
附图标记说明：
100-承载板、101-凹槽、110-第一金属层、120-第二金属层、130-导电结构、140-第二通孔；
200-第一功能器件、210-金属凸块；
300-第二功能器件；
400-第一电连接层；
500-第二电连接层；
600-绝缘胶、700-胶膜、800-电连接结构。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请各个实施例公开的技术方案进行详细地说明。
请参考图1，本申请实施例公开一种功能封装模块，所公开的功能封装模块包括承载板100、第一功能器件200、第二功能器件300、第一电连接层400和第二电连接层500。
承载板100为整个封装模块的基板，承载板100能够起到支撑第一功能器件200、第二功能器件300，第一电连接层400和第二电连接层500的作用。在本申请实施例中，承载板100开设有第一通孔，第一通孔具有第一端口和第二端口。具体的，第一通孔贯穿承载板100的厚度方向。
第一电连接层400和第二电连接层500为电连接结构800，第一电连接层400设置在第一通孔的第一端口、且第一电连接层400覆盖第一端口，第二电连接层500设置在第一通孔的第二端口、且第二电连接层500覆盖第二端口。
第一电连接层400、第二电连接层500和第一通孔的孔壁围成容纳空间，第一功能器件200和第二功能器件300均可以设置在容纳空间之内。第一功能器件200与第一电连接层400电连接，第二功能器件300与第二电连接层500电连接。第一电连接层400和第二电连接层500能够实现位于容纳空间内的第一功能器件200和第二功能器件300与容纳空间之外的电源实施电连接。
第一功能器件200和第二功能器件300与容纳空间的内壁之间填充绝缘胶600，进而起到绝缘隔离及固定的作用。
第一功能器件200和第二功能器件300与容纳空间的内壁之间填充绝缘胶600，绝缘胶600起到将第一功能器件200和第二功能器件300封装在容纳空间之内的作用，从而实现第一功能器件200和第二功能器件300在容纳空间之内的固定，当然，绝缘胶600也起到绝缘隔离的作用。
本申请实施例公开的功能封装模块中，通过在承载板100开设第一通孔，然后将第一功能器件200和第二功能器件300通过绝缘胶600固定在第一通孔内，并在第一通孔的第一端口和第二端口分别设置第一电连接层400和第二电连接层500，最终使得第一功能器件200和第二功能器件300封装于第一电连接层400、第二电连接层500和第一通孔的孔壁形成的容纳空间中，第一电连接层400和第二电连接层500能够分别实现被封装的第一功能器件200和第二功能器件300的后续接电。通过上述结构可知，本申请实施例公开的功能封装模块能够在承载板100上开设额外的空间，牺牲掉承载板100的部分结构并充分利用这部分结构占用的空间，进而为第一功能器件200和第二功能器件300的提供安装位置。在此种情况下，第一功能器件200和第二功能器件300的设置不会占用承载板100之外的空间，进而能够缓解功能器件的增多而导致的空间问题，有利于减小电子设备的整机尺寸。
在本申请实施例中，第一通孔的内壁可以设置第一金属层110，第一功能器件200与第二功能器件300之间可以设置第二金属层120。具体的，第二金属层120与第一金属层110连接，从而实现两者之间的电连接。第二金属层120将容纳空间分隔成第一屏蔽空间和第二屏蔽空间，第一功能器件200可以设置于第一屏蔽空间，第二功能器件300可以设置于第二屏蔽空间。第一屏蔽空间能够为第一功能器件200提供电磁屏蔽，进而避免第一功能器件200在工作时被电磁干扰，或者避免第一功能器件200在工作时对其它器件产生电磁干扰。同理，第二屏蔽空间能够为第二功能器件300提供电磁屏蔽，进而避免第二功能器件300在工作时被电磁干扰，或者避免第二功能器件300在工作时对其它器件产生电磁干扰。
与此同时，第一电连接层400和第二电连接层500中的至少一者包括接地层，第一金属层110与接地层电连接。在此种情况下，第一金属层110和第二金属层120产生的静电会通过接地层实现静电泄放，避免对功能封装模块产生静电影响。
另外，容纳空间被第二金属层120与第一金属层110分隔成第一屏蔽空间和第二屏蔽空间，第一功能器件200和第二功能器件300可以设置于第一屏蔽空间和第二屏蔽空间，从而使得第一功能器件200和第二功能器件300独立运行，并且互相不干扰。
如上文所述，第一功能器件200和第二功能器件300均设置在容纳空间之内。具体的，第一功能器件200和第二功能器件300在容纳空间之内具有多种分布方式，本申请实施例不限制第一功能器件200和第二功能器件300的具体分布方式。
一种可选的实施方式中，第一功能器件200和第二功能器件300可以在承载板100的厚度方向叠置，第一功能器件200邻近第一电连接层400设置、且与第一电连接层400电连接，第二功能器件300邻近第二电连接层500设置、且与第二电连接层500电连接。由于第一电连接层400和第二电连接层500分别设置在第一通孔的两个端口处，而且第一通孔贯穿承载板100的厚度方向，上述布置方式使得第一功能器件200与第一电连接层400的距离较小，进而方便两者之间的电连接。同时，上述布置方式还能够使得第二功能器件300与第二电连接层500之间的距离较小，进而方便两者之间的电连接。
如上文所述，第一功能器件200和第二功能器件300在承载板100的厚度方向叠置，具体的，第二功能器件300支撑于第一功能器件200上，如上文所述，第二金属层120可以设置在第一功能器件200与第二功能器件300之间，为了避免第二金属层120对第二功能器件300产生影响，第二金属层120与第二功能器件300之间可以设置有胶膜700，从而实现更好地隔离。当然，第二金属层120与第二功能器件300之间也可以通过绝缘胶600隔离。
在本申请实施例中，第一功能器件200和第二功能器件300的种类可以有多种，例如，第一功能器件200和第二功能器件300可以为电阻器件、电容器件、电感器件，当然，也可以为芯片，本申请实施例对第一功能器件200和第二功能器件300的具体类别不做限制。
在一种可行的方案中，第一功能器件200可以为第一芯片，第二功能器件300可以为第二芯片。具体的，第一芯片的功能面朝向第一电连接层400，进而使得第一芯片的功能部分更方便接电。同理，第二芯片的功能面朝向第二电连接层500，进而使得第二芯片的功能部分更方便接电。
与此同时，第一芯片的功能面的朝向与第二芯片的功能面的朝向相背，从而能够使得两者的功能面处于相对距离较大的位置，避免产生可能存在的相互干扰。需要说明的是，本文中，功能面，指的是芯片设置器件的一侧的表面。
在本申请实施例中，第一功能器件200与第一电连接层400的电连接方式和第二功能器件300与第二电连接层500的电连接方式可以有多种。例如通过在绝缘胶600内埋设电连接结构件(例如电连接线)，通过电连接结构件实现电连接。
在第一功能器件200为第一芯片，第二功能器件300为第二芯片的情况下，第一芯片和第二芯片中的至少一者可以设置有金属凸块210，金属凸块210可以与第一电连接层400或第二电连接层500电连接。具体的，第一芯片可以设置有金属凸块210，金属凸块210可以与第一电连接层400电连接。当然，第二芯片也可以设置金属凸块210，第二芯片通过其上设置的金属凸块210实现与第二电连接层500的电连接。
在通常情况下，金属凸块210为设置在第一芯片或第二芯片上的金属焊盘，此种情况下，可以充分利用第一芯片或第二芯片已有的结构实现电连接，无疑更容易实现。与此同时，金属凸块210还能够起到较好地支撑的作用，使得第一芯片或第二芯片在容纳空间内的位置更加稳定。
在进一步的技术方案中，金属凸块210的数量为多个，多个金属凸块210阵列分布在第一芯片或第二芯片上，多个金属凸块210均与第一电连接层400或第二电连接层500电连接，此种多点电连接的连接方式，能够更好地避免可能被绝缘胶600覆盖而导致的电连接失效，进而有利于提高第一芯片与第一电连接层400或第二芯片与第二电连接层500之间电连接的可靠性。
在具体的安装过程中，功能封装模块通常安装于电子设备内的电路板(例如主板)上，进而与电路板电连接，进而由电路板供电或控制。具体的，第一电连接层400可以通过单独的电连接结构800(例如电线)实现与电路板的电连接，第二电连接层500可以通过单独的电连接结构800(例如电线)实现与电路板的电连接。
为了使得第一功能器件200和第二功能器件300更方便接电，一种可选的方案中，承载板100可以开设有第二通孔140，第二通孔140内可以设置导电结构130，第一电连接层400和第二电连接层500通过导电结构130电连接，以功能封装模块的第二电连接层500安装在承载板100为例，第一功能器件200可以依次通过第一电连接层400、导电结构130和第二电连接层500实现与电路板的电连接，第二功能器件300通过第二电连接层500实现与电路板之间的电连接。需要说明的是，第一功能器件200和第二功能器件300共用第二电连接层500电连接的过程中，若有必要，第二电连接层500可以设置相互独立的电连接结构800，避免相互之间电连接的影响。
上述电连接结构800中，在功能封装模块向电路板安装的过程中，只需要将第一电连接层400或第二电连接层500与电路板电连接即可，第二通孔140内设置的导电结构130实现第一电连接层400和第二电连接层500电连接的同时，由于导电结构130设置在第二通孔140内，因此同样不会占用额外的空间，有利于功能封装模块的小型化。
与此同时，承载板100能够对导电结构130实施防护，避免环境中其它器件安装过程中对导电结构130的电连接稳定性产生影响。
如上文所述，第二通孔140内可以设置导电结构130，导电结构130的制造材料可以为导电金属材料，导电结构130可以是金属线、导电涂层。一种可行的方案中，导电结构130可以为设置在第二通孔140的内壁上的第三金属层，第三金属层可以为金属镀层、金属涂层等。
在本申请实施例中，第一电连接层400或第二电连接层500可以设置有电连接结构800，在一种可行的方案中，电连接结构800为功能封装模块的接电部，进而方便功能封装模块与电路板之间的电连接。具体的，电连接结构800可以为阵列分布于第一电连接层400或第二电连接层500的焊接球。
在本申请实施例中，承载板100是第一功能器件200和第二功能器件300的安装基础，同时，承载板100也起到防护作用，承载板100可选择强度较好的材料制成。例如，承载板100可以为陶瓷基板。一种可选的方案中，承载板100可以为硅基板，硅基板具有较好的机械加工性能，在现有工艺的条件下，硅基板能够被切割成更薄的结构件，有利于进一步减小整个功能封装模块的厚度。
基于本申请实施例公开的功能封装模块，本申请实施例公开一种功能封装组件，请参考图2，所公开的功能封装组件包括至少两个功能封装模块。任意相邻的两个功能封装模块的承载板100叠置，且相邻的两个功能封装模块电连接。在此种情况下，功能封装组件可通过邻近电子设备的电路板(例如电子设备的主板)的功能封装模块实现与电路板之间的电连接。
具体的，在第一电连接层400或第二电连接层500设置有电连接结构800的情况下，与电路板邻近的功能封装模块可以通过电连接结构800与电路板电连接。
当然，相邻的两个功能封装模块可以通过焊接、粘接、螺纹连接件实现叠置状态下的连接。一种可行的方式中，两个功能封装模块可以通过焊接的方式叠置，具体的，在一个功能封装模块的第一电连接层400或第二电连接层500可以设置有焊盘，焊接球可以设置于焊盘，两个功能封装模块可以通过焊接球焊接叠置，且相邻的两个功能封装模块电连接。
基于本申请实施例公开的功能封装组件，本申请实施例公开一种电子设备，所公开的电子设备包括上文实施例所述的功能封装组件。
本申请实施例公开的电子设备可以为手机、电脑、电子书阅读器、游戏机、可穿戴设备等，当然，电子设备还可以为其它种类的设备，本申请实施例不限制电子设备的具体种类。
请参考图3至图11，本申请实施例公开一种功能封装模块的制作方法，所公开的制作方法包括：
步骤011、在承载板100开设凹槽101。
本步骤可以通过机械加工、蚀刻等方式实现在承载板100上加工凹槽101，具体的，凹槽101的深度方向与承载板100的厚度方向一致。
步骤012、将第一功能器件200和第二功能器件300设置于凹槽101内以及向凹槽101内填充绝缘胶600。
本步骤中，绝缘胶600填充于第一功能器件200和第二功能器件300与凹槽101的内壁之间，且第一功能器件200和第二功能器件300相互隔离，同时绝缘胶600至少起到将第一功能器件200和第二功能器件300固定在承载板100上的作用。当然，第一功能器件200与第二功能器件300之间可以通过部分绝缘胶600实现相互隔离。
步骤013、去除承载板100上与凹槽101的底壁所在的一侧的部分材料，以使凹槽101形成第一通孔。
步骤014、在第一通孔的第一端口设置第一电连接层400以及在第一通孔的第二端口设置第二电连接层500，以使第一电连接层400与第一功能器件200电连接以及第二电连接层500与第二功能器件300电连接。
在本实施例中，第一电连接层400和第二电连接层500均可以为RDL层。当然，还可以为其他种类的电连接层，例如金属镀层、金属涂层等，本申请实施例不限制第一电连接层400和第二电连接层500的具体种类。
在进一步的技术方案中，步骤012可以包括：
步骤021、将第一功能器件200支撑于凹槽101的底壁，第一功能器件200朝向底壁的一侧设置有金属凸块210，金属凸块210支撑于底壁；
步骤022、向凹槽101内填充绝缘胶600，以使绝缘胶600填充于第一功能器件200与凹槽101的内壁之间，且绝缘胶600朝向凹槽101的槽口的第一表面与第一功能器件200朝向所述槽口的第二表面平齐；
步骤023、在第二表面上设置绝缘隔离层。具体的，绝缘隔离层可以为胶膜700。
步骤024、在隔离层上设置第二功能器件300；
步骤025、向第二功能器件300与凹槽101的内壁之间的空间内再次填充绝缘胶600。
在更进一步的技术方案中，在承载板100开设凹槽101之后，还可以包括：在凹槽101的内壁设置第一金属层110。在第二表面上设置绝缘隔离层之前，还可以包括：在第一表面与第二表面形成的支撑面上设置第二金属层120，并连接第一金属层110和第二金属层120，以使第一金属层110与第二金属层120围成相互隔离的第一屏蔽空间和第二屏蔽空间，绝缘隔离层设置于第二金属层120上。此种方案中能够形成相互隔离的第一屏蔽空间和第二屏蔽空间，从而能够对第一功能器件200和第二功能器件300起到隔离屏蔽的作用，避免被电磁干扰或对其他器件产生电磁干扰。
当然，步骤014在实施的过程中，在第一端口设置第一电连接层400与在第二端口设置第二电连接层500之间还可以包括：在承载板100上开设第二通孔140，并在第二通孔140内设置导电结构130，以使导电结构130能够电连接第一电连接层400与第二电连接层500。
本申请上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (14)

1.一种功能封装模块，其特征在于，包括承载板(100)、第一功能器件(200)、第二功能器件(300)、第一电连接层(400)和第二电连接层(500)，所述承载板(100)开设有贯穿其厚度方向的第一通孔，所述第一电连接层(400)设置在所述第一通孔的第一端口、且覆盖所述第一端口，所述第二电连接层(500)设置在所述第一通孔的第二端口、且覆盖所述第二端口，所述第一电连接层(400)、所述第二电连接层(500)和所述第一通孔的孔壁围成容纳空间，所述第一功能器件(200)和所述第二功能器件(300)设置在所述容纳空间之内，且所述第一功能器件(200)和所述第二功能器件(300)与所述容纳空间的内壁之间填充有绝缘胶(600)，所述第一功能器件(200)与所述第一电连接层(400)电连接，所述第二功能器件(300)与所述第二电连接层(500)电连接。
2.根据权利要求1所述的功能封装模块，其特征在于，所述第一通孔的内壁设置有第一金属层(110)，所述第一功能器件(200)与所述第二功能器件(300)之间设置有第二金属层(120)，所述第二金属层(120)与所述第一金属层(110)连接，且所述第二金属层(120)将所述容纳空间分隔成第一屏蔽空间和第二屏蔽空间，所述第一功能器件(200)设置于所述第一屏蔽空间，所述第二功能器件(300)设置于所述第二屏蔽空间，所述第一电连接层(400)和所述第二电连接层(500)中的至少一者包括接地层，所述第一金属层(110)与所述接地层电连接。
3.根据权利要求1所述的功能封装模块，其特征在于，所述第一功能器件(200)和所述第二功能器件(300)在所述承载板(100)的厚度方向叠置，所述第一功能器件(200)邻近所述第一电连接层(400)设置、且与所述第一电连接层(400)电连接，所述第二功能器件(300)邻近所述第二电连接层(500)设置、且与所述第二电连接层(500)电连接。
4.根据权利要求3所述的功能封装模块，其特征在于，所述第一功能器件(200)为第一芯片，所述第二功能器件(300)为第二芯片，所述第一芯片的功能面朝向所述第一电连接层(400)，所述第二芯片的功能面朝向所述第二电连接层(500)。
5.根据权利要求4所述的功能封装模块，其特征在于，所述第一芯片和所述第二芯片中的至少一者设置有金属凸块(210)，所述金属凸块(210)与所述第一电连接层(400)或所述第二电连接层(500)电连接。
6.根据权利要求1所述的功能封装模块，其特征在于，所述承载板(100)开设有第二通孔(140)，所述第二通孔(140)内设置有导电结构(130)，所述第一电连接层(400)和所述第二电连接层(500)通过所述导电结构(130)电连接。
7.根据权利要求6所述的功能封装模块，其特征在于，所述导电结构(130)为设置在所述第二通孔(140)的内壁上的第三金属层。
8.根据权利要求1所述的功能封装模块，其特征在于，所述第一电连接层(400)或所述第二电连接层(500)设置有电连接结构(800)，所述电连接结构(800)为所述功能封装模块的接电部。
9.根据权利要求1所述的功能封装模块，其特征在于，所述承载板(100)为硅基板。
10.一种功能封装组件，其特征在于，包括至少两个权利要求1至9中任一项所述的功能封装模块，任意相邻的两个所述功能封装模块的所述承载板(100)叠置，且相邻的两个所述功能封装模块电连接。
11.一种电子设备，其特征在于，包括权利要求10所述的功能封装组件。
12.一种功能封装模块的制作方法，其特征在于，包括：
在承载板(100)开设凹槽(101)，所述凹槽(101)的深度方向与所述承载板(100)的厚度方向一致；
将第一功能器件(200)和第二功能器件(300)设置于所述凹槽(101)内以及向所述凹槽(101)内填充绝缘胶(600)，所述绝缘胶(600)填充于所述第一功能器件(200)和所述第二功能器件(300)与所述凹槽(101)的内壁之间，且所述第一功能器件(200)和所述第二功能器件(300)相互隔离；
去除所述承载板(100)上与所述凹槽(101)的底壁所在的一侧的部分材料，以使所述凹槽(101)形成第一通孔；
在所述第一通孔的第一端口设置第一电连接层(400)以及在所述第一通孔的第二端口设置第二电连接层(500)，以使所述第一电连接层(400)与所述第一功能器件(200)电连接以及所述第二电连接层(500)与所述第二功能器件(300)电连接。
13.根据权利要求12所述的制作方法，其特征在于，所述将第一功能器件(200)和第二功能器件(300)设置于所述凹槽(101)内以及向所述凹槽(101)内填充绝缘胶(600)，包括：
将所述第一功能器件(200)支撑于所述凹槽(101)的底壁，所述第一功能器件(200)朝向所述底壁的一侧设置有金属凸块(210)，所述金属凸块(210)支撑于所述底壁；
向所述凹槽(101)内填充绝缘胶(600)，以使所述绝缘胶(600)填充于所述第一功能器件(200)与所述凹槽(101)的内壁之间，且所述绝缘胶(600)朝向所述凹槽(101)的槽口的第一表面与所述第一功能器件(200)朝向所述槽口的第二表面平齐；
在所述第二表面上设置绝缘隔离层；
在所述隔离层上设置第二功能器件(300)；
向所述第二功能器件(300)与所述凹槽(101)的内壁之间的空间内再次填充所述绝缘胶(600)。
14.根据权利要求13所述的制作方法，其特征在于，在所述承载板(100)开设凹槽(101)之后，还包括：在所述凹槽(101)的内壁设置第一金属层(110)；
在所述第二表面上设置绝缘隔离层之前，还包括：在所述第一表面与所述第二表面形成的支撑面上设置第二金属层(120)，并连接第一金属层(110)和所述第二金属层(120)，以使所述第一金属层(110)与所述第二金属层(120)围成相互隔离的第一屏蔽空间和第二屏蔽空间，所述绝缘隔离层设置于所述第二金属层(120)上。
CN202011014037.1A 2020-09-24 2020-09-24 功能封装模块及其制备方法、功能封装组件及电子设备 Active CN112151458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011014037.1A CN112151458B (zh) 2020-09-24 2020-09-24 功能封装模块及其制备方法、功能封装组件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011014037.1A CN112151458B (zh) 2020-09-24 2020-09-24 功能封装模块及其制备方法、功能封装组件及电子设备

Publications (2)

Publication Number Publication Date
CN112151458A true CN112151458A (zh) 2020-12-29
CN112151458B CN112151458B (zh) 2022-11-25

Family

ID=73896492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011014037.1A Active CN112151458B (zh) 2020-09-24 2020-09-24 功能封装模块及其制备方法、功能封装组件及电子设备

Country Status (1)

Country Link
CN (1) CN112151458B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US20100244208A1 (en) * 2009-03-25 2010-09-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Shielding Layer Between Stacked Semiconductor Die
CN102364683A (zh) * 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备
CN107452720A (zh) * 2017-08-03 2017-12-08 华天科技（昆山）电子有限公司 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
CN209029359U (zh) * 2018-11-23 2019-06-25 华进半导体封装先导技术研发中心有限公司 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构
CN110364490A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US20100244208A1 (en) * 2009-03-25 2010-09-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Shielding Layer Between Stacked Semiconductor Die
CN102364683A (zh) * 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备
CN107452720A (zh) * 2017-08-03 2017-12-08 华天科技（昆山）电子有限公司 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
CN110364490A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法
CN209029359U (zh) * 2018-11-23 2019-06-25 华进半导体封装先导技术研发中心有限公司 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构

Also Published As

Publication number Publication date
CN112151458B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
US10555417B2 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
RU2419179C2 (ru) Устройство интегральной схемы и способ изготовления устройства интегральной схемы
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
US7507915B2 (en) Stack structure of carrier boards embedded with semiconductor components and method for fabricating the same
US6236115B1 (en) High density integrated circuit packaging with chip stacking and via interconnections
CN103688353B (zh) 微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US20070035015A1 (en) Stack structure with semiconductor chip embedded in carrier
JP2019511120A (ja) バックサイドドリリング埋込みダイ基板
US20120139097A1 (en) Semiconductor package and method of manufacturing the same
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN103247599A (zh) 半导体器件及其制造方法
JP2015509659A (ja) 三次元的な、複数の受動部品による構造
KR20140130916A (ko) Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
KR20120064186A (ko) 반도체 패키지 및 그 제조 방법
EP2555239A2 (en) Thermal package with heat slug for die stacks
CN105261608A (zh) 高密度芯片到芯片连接
CN111933590B (zh) 封装结构和封装结构制作方法
US9252139B2 (en) Stacked semiconductor package and method for manufacturing the same
JPWO2005122257A1 (ja) コンデンサを内蔵した半導体装置及びその製造方法
CN112151458B (zh) 功能封装模块及其制备方法、功能封装组件及电子设备
JP2003188342A (ja) 半導体装置
KR100988511B1 (ko) 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
KR100513422B1 (ko) 집적회로 모듈의 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant