CN112133686B - 多芯片倒装贴片三维集成封装结构及其制造方法 - Google Patents

多芯片倒装贴片三维集成封装结构及其制造方法 Download PDF

Info

Publication number
CN112133686B
CN112133686B CN202010833497.0A CN202010833497A CN112133686B CN 112133686 B CN112133686 B CN 112133686B CN 202010833497 A CN202010833497 A CN 202010833497A CN 112133686 B CN112133686 B CN 112133686B
Authority
CN
China
Prior art keywords
chip
programming
plate
box
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010833497.0A
Other languages
English (en)
Other versions
CN112133686A (zh
Inventor
刘本强
陈翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Hanture Technology Co ltd
Original Assignee
Shandong Hanture Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Hanture Technology Co ltd filed Critical Shandong Hanture Technology Co ltd
Priority to CN202010833497.0A priority Critical patent/CN112133686B/zh
Publication of CN112133686A publication Critical patent/CN112133686A/zh
Application granted granted Critical
Publication of CN112133686B publication Critical patent/CN112133686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本申请公开了一种多芯片倒装贴片三维集成封装结构，包括一级芯片和二级芯片，二级芯片以倒装方式与一级芯片连接，所述的一级芯片和二级芯片之间通过若干短凸点连接，所述的一级芯片通过装配层正装固定并连接在装配板上，所述的二级芯片通过若干长凸点与装配板连接，位于装配板上部且一级芯片的一侧固定有芯间连接编程盒，所述若干短凸点均连接一个短凸连接板，所述若干长凸点均连接一个长凸连接板，所述长凸连接板与短凸点的接触处通过绝缘材料隔绝，所述的长凸连接板通过上行线连接芯间连接编程盒，所述的短凸连接板通过折弯的下行线连接芯间连接编程盒，所述的下行线布线中穿插过位于装配板上的装配缺口。本申请还公开了上述结构的制造方法。

Description

多芯片倒装贴片三维集成封装结构及其制造方法
技术领域
本申请涉及一种多芯片倒装贴片三维集成封装结构及其制造方法。
背景技术
在现有的多芯片倒装贴片技术中，中国发明CN201811366711.5公开了一种多芯片倒装贴片三维集成封装结构及其制造方法，其多芯片倒装贴片三维集成封装结构，如图7所示，该多芯片倒装贴片三维集成封装结构100包括封装基板110、第一芯片120、贴片层130、第二芯片140、第一凸点141、第二凸点142塑封层150以及外接焊盘160。封装基板110为普通封装基板，如亚克力、PCB、玻璃等封装基板。在其公开的一个实施例中封装基板为多层板，其内和或表面设置有重新布局布线线路，上下表面的对应位置分别设置有焊盘。第一芯片120可以为处理器、存储器、SOC等各类功能芯片，通过贴皮层130正装贴片至封装基板110的对应位置，第一芯片120的正面具有焊盘。第二芯片140通过第一凸点141和第二凸点142倒装焊接在第一芯片120 和封装基板110的对应焊盘上，其中通过第一凸点141与第一芯片120形成电和或信号互连；通过第二凸点142与封装基板110第一面的焊盘形成电和或信号的互连。其中第一凸点141的高度低于第二凸点142的高度，在封装结构中，第二凸点142的高度H等于第一凸点141的高度h与第一芯片120的厚度T 以及贴片层130的厚度t之和。塑封层150位于封装基板110的第一面上，包覆第一芯片120、第二芯片 140，并填充封装基板110、第一芯片120以及第二芯片140之间的间隙。外接焊盘160位于封装基板110的第二面，通过基板通孔 和或重新布局布线互连与第二芯片140电连接。
上述专利还公开了上述多芯片倒装贴片三维集成封装结构的制造方法，其包括步骤：
在第一芯片上形成第一凸点；在第一芯片上形成第二凸点；提供第二芯片、贴片材料和封装基板；将第二芯片正装贴片至封装基板；将第一芯片倒装焊接至第二芯片和封装基板；
对封装结构进行塑封保护；以及在封装基板的外表面形成外接焊球。
上述的多芯片倒装贴片三维集成封装结构是现有技术中比较普遍的结构，该结构的核心是将两层芯片（两个芯片或多个芯片形成的两层芯片）的中间部分以倒装的方式连接（如上述专利中的第一芯片120和第二芯片140的中间部分以倒装的方式连接），然而实际上该结构的局限是两层芯片的中间部分不能再进行凸点的设置，即不能再设置第三层等其他层，也不能将两层的多个芯片多级连接，而只能进行两级的连接交互，这实际上限制了封装芯片的集成度，在封装芯片时很多时候对芯片的集成度要求很高，比如需要很多级芯片之间相连，因为上述专利涉及的技术中两层芯片的中间部分不能再进行凸点的设置，就不能再连接其他芯片的凸点或引脚，所以上述技术中实质仅能实现两级芯片的逻辑连接而不能实现多级芯片之间相连及封装。
发明内容
本申请的目的在于提供一种多芯片倒装贴片三维集成封装结构及其制造方法：
其中的多芯片倒装贴片三维集成封装结构，包括一级芯片和二级芯片，所述的二级芯片以倒装方式与一级芯片连接，所述的一级芯片和二级芯片之间通过若干短凸点连接，所述的一级芯片通过装配层正装固定并连接在装配板上，所述的二级芯片通过若干长凸点与装配板连接，位于装配板上部且一级芯片的一侧固定有芯间连接编程盒，所述若干短凸点均连接一个短凸连接板，所述若干长凸点均连接一个长凸连接板，所述长凸连接板与短凸点的接触处通过绝缘材料隔绝，所述的长凸连接板通过上行线连接芯间连接编程盒，所述的短凸连接板通过折弯的下行线连接芯间连接编程盒，所述的下行线布线中穿插过位于装配板上的装配缺口。
进一步，所述的芯间连接编程盒包括若干单位接头，每一个单位接头上均设置若干用于插接下行线或上行线的接槽,每个单位接头对应设置一个集线板，每一个单位接头都通过一根盒内线与其他的单位接头连接，每一个盒内线上都设置一个编程块；所述的集线板内设置用于连接盒内线和接槽的电路。
进一步，所述单位接头的数量为n，则对于每一个单位接头共有n-1根盒内线与其连接，芯间连接编程盒内共有Cn 2个编程块。
进一步，所述的盒内线是多条独立线集合而成，每根盒内线独立线的数量与其所连接芯片引脚数量一样。
多芯片倒装贴片三维集成封装结构还包括熔断编程器件，所述的熔断编程器件包括熔断板，所述熔断板的横截面为矩形结构，所述的芯间连接编程盒横截面也是矩形结构，编程块在芯间连接编程盒内排布在同一个水平横截面且每一个编程块的上端均镂空，熔断板的横截面尺寸大于芯间连接编程盒横截面尺寸，熔断板上在竖直方向按照编程块在芯间连接编程盒内的排布固定若干熔断针，以使得熔断板贴合芯间连接编程盒顶部时，部分熔断针正好落在编程块内。
进一步，所述熔断板的边缘设置操作柄。
进一步，所述的熔断针可活动固定在熔断板上，以使得熔断针在熔断板上的位置可上下活动。
其中，多芯片倒装贴片三维集成封装结构的制造方法包括步骤：
按照标准配置好若干短凸连接板、若干长凸连接板、芯间连接编程盒和若干一级芯片、若干二级芯片和设置有装配缺口的装配板；
将若干一级芯片通过装配层正装在装配板上；
在一级芯片的上部预设若干短凸点同时在一级芯片的两侧预设若干长凸点；
在短凸点上安装短凸连接板然后在长凸点上安装长凸连接板；
使用下行线将短凸连接板和芯间连接编程盒连接，使用上行线将长凸连接板和芯间连接编程盒连接；
将二级芯片倒装到一级芯片的上部并且将其引脚与短凸点、长凸点连接；
使用封装材料进行封装，并且将短凸连接板、长凸连接板、下行线、上行线、芯间连接编程盒都封装在内。
进一步，所述的配置好芯间连接编程盒是指根据芯片要求将芯间连接编程盒进行熔断编程。
有益效果：
本申请中通过芯间连接编程盒的可熔断编程和短凸连接板、长凸连接板、下行线、上行线的连接配合可以将各级别的芯片中任意两个芯片的引脚连接在一起，这样就解决了背景技术中“不能实现多级芯片之间逻辑相连及封装”的问题，通过实现芯片之间的多级连接可以提高芯片在封装时的集成度，进而丰富单个封装结构的芯片控制逻辑，支持多个级别的芯片在一个封装结构中协同工作。
附图说明
图1是本申请中封装结构在一种实施例中的示意图并具体是竖向截面图；
图2是本申请中封装结构在一种实施例中的示意图并具体是俯视方向图；
图3是本申请中封装结构在具有两组芯片并由芯间连接编程盒连接的示意图；
图4是本申请中封装结构中芯间连接编程盒的结构示意图；
图5是本申请中封装结构中芯间连接编程盒的结构示意图；
图6是本申请中封装结构中芯间连接编程盒与熔断编程器的结构示意图；
图7是现有技术中的一种封装结构图；
图中：
一级芯片1 ，二级芯片2， 装配板3，装配层4，短凸点5，长凸点6，短凸连接板7，长凸连接板8，下行线9，上行线10，装配缺口11，芯间连接编程盒12，单位接头121，接槽122，集线板123 ，编程块124， 盒内线125 ，熔断板126 ， 熔断针127 ，操作柄128；
具体实施方式
以下结合具体实施例，对本申请进一步说明。当然，以下实施例仅用于说明本申请而非用于限制本申请的范围。
具体实施中，如图1和图2所示，本申请的封装结构包括一级芯片1和二级芯片2，所述的二级芯片2以倒装方式与一级芯片1连接，所述的一级芯片1和二级芯片2之间通过若干短凸点5连接，所述的一级芯片1通过装配层4正装固定并连接在装配板3上，所述的二级芯片2通过若干长凸点6与装配板3连接，位于装配板3上部且一级芯片1的一侧固定有芯间连接编程盒12，所述若干短凸点5均连接一个短凸连接板7，所述若干长凸点6均连接一个长凸连接板8，所述长凸连接板8与短凸点5的接触处通过绝缘材料隔绝，所述的长凸连接板8通过上行线10连接芯间连接编程盒12，所述的短凸连接板7通过折弯的下行线9连接芯间连接编程盒12，所述的下行线9布线中穿插过位于装配板3上的装配缺口11；所述的下行线9布线中穿插过位于装配板3上的装配缺口11具体为：所述的装配缺口11包括位置在长凸点6内侧方向的第一类装配缺口11和位置在长凸点6外侧方向的第二类装配缺口11，所述的装配缺口11均贯通设置在装配板3上，所述的下行线9一端与短凸连接板7连接，所述的下行线9另外一端首先穿过一个第一类装配缺口11然后再穿过一个第二类装配缺口11后与芯间连接编程盒12连接；如图3所示，两组一级芯片1或二级芯片2通过下行线9和上行线10连接在同一个芯间连接编程盒12上，在实施中本申请实质增加了具有核心功能的芯间连接编程盒12，所述的芯间连接编程盒12用于将各级别的芯片中任意两个芯片的引脚连接在一起，这样就解决了背景技术中的问题，具体地，再如图3所示的一个具体实施例中，两组一级芯片1或二级芯片2通过下行线9和上行线10连接在同一个芯间连接编程盒12上实质上可以构成两级芯片的连接，也可以构成三级芯片的连接，也可以构成四级芯片连接，假设四个芯片分别为A、B、C、D，其中的A、B在位置关系上对应一级芯片1和二级芯片2的关系，其中的C、D在位置关系上也对应一级芯片1和二级芯片2的关系，如果使用芯间连接编程盒12来连接则实质上芯片共有两个级别关系即：A到B，或者C到D。
如果使用下行线9或上行线10（当然也使用了长凸连接板8和短凸连接板7）将A、B中任一个芯片连接到芯间连接编程盒12的接头E，同时也将C、D中任一个芯片连接到芯间连接编程盒12的接头F，然后在芯间连接编程盒12内部E和F连接，这样就可以完成多级的芯片连接，如三级关系：A到B到C，或者A到B到D；或者四级关系：A到B到C再到D。
通过实现芯片之间的多级连接可以提高芯片在封装时的集成度，进而丰富单个封装结构的芯片控制逻辑，让多个级别的芯片在一个封装结构中协同工作成为可能。支持多个级别的芯片在一个封装结构中协同工作。在具体实施中，根据封装结构的具体功能选择确定的芯片数量和种类后就可以将上述的芯间连接编程盒12、短凸连接板7、长凸连接板8、下行线9、上行线10全部制定标准化的接口，比如将芯间连接编程盒12制作成标准化的集成电路，将短凸连接板7、长凸连接板8制作为与特定芯片适配的标准化电板，将下行线9和上行线10制作为标准线。
具体实施中，如图4所示，所述的芯间连接编程盒12包括若干单位接头121，每一个单位接头121上均设置若干用于插接下行线9或上行线10的接槽122,每个单位接头121对应设置一个集线板123，每一个单位接头121都通过一根盒内线125与其他的单位接头121连接，每一根盒内线125上都设置一个编程块124；所述的集线板123内设置用于连接盒内线125和接槽122的电路；在实施中，所述的芯间连接编程盒12被配置成可编程的器件，具体是指通过其内部不同的编程块124进行熔断（留下未熔断的编程块124），进而可以导通不同的盒内线125，如图5所示，所述的每一根盒内线125都是多条独立线集合而成，每根盒内线125独立线的数量与其所连接芯片引脚数量一样；每一根盒内线125两端都连接一个单位接头121,单位接头121可以通过接槽122连接所需要的下行线9或上行线10（下行线9或上行线10最终连接芯片的引脚），这样通过熔断不同的编程块124就可以对不同的芯片之间的连接进行编程控制，当然实施中所述的芯间连接编程盒12以及其内部的编程块124、盒内线125的结构也可以根据芯片选择的需求制定为标准化的。
再如图4所示的一种实施例中，单位接头121的数量为十根，对于每一个单位接头121共有九根盒内线125与其连接，芯间连接编程盒12内共有四十五个编程块124，上述的实施例最多可以同时连接十个芯片的下行线9或上行线10，通过之前实施举例可以知最多可以支持五组芯片级连，并且最高可以形成十级芯片关系。所以假设，所述单位接头121的数量为n，则对于每一个单位接头121共有n-1根盒内线125与其连接，芯间连接编程盒12内共有Cn 2个编程块124。
在具体实施中，如图6所示，本申请的封装结构在装配中还可以配置熔断编程器件，所述的熔断编程器件包括熔断板126，所述熔断板126的横截面为矩形结构，所述的芯间连接编程盒12横截面也是矩形结构，编程块124在芯间连接编程盒12内排布在同一个水平横截面且每一个编程块124的上端均镂空（用于插入后面所述的熔断针127以实现熔断编程），熔断板126的横截面尺寸大于芯间连接编程盒12横截面尺寸，熔断板126上在竖直方向按照编程块124在芯间连接编程盒12内的排布固定若干熔断针127，以使得熔断板126贴合芯间连接编程盒12顶部时，部分熔断针127正好落在编程块124内。
在具体实施中，如果逐个对编程块124进行熔断编程则效率较低，为了方便熔断芯间连接编程盒12内的编程块124以实现对盒内线125线路的编程可以配置上述的熔断编程器件，熔断编程器件上设置排列好的熔断针127，实施中通过电加热或外部加热将熔断针127升温后，将熔断板126从芯间连接编程盒12上部压下使得熔断板126贴合芯间连接编程盒12顶部时，部分熔断针127（被编制预设的）正好落在编程块124内，进而可以熔断编程不需要的编程块124，留下需要的编程块124，通过这种方式就可以高效快速熔断编程块124。
实施中可以在所述熔断板126的边缘设置操作柄128，设置操作柄128可以隔绝熔断板126上的高温，可以避免外部器件对熔断板126操控时受到高温的影响；在实施中，所述的熔断针127可活动固定在熔断板126上，以使得熔断针127在熔断板126上的位置可上下活动；通过设置可上下活动的熔断针127，在实施中如果因为芯片升级等原因需要改变芯间连接编程盒12内编程块124的熔断关系，则只需要调整不同的熔断针127的上下位置就可以完成，当熔断针127根据需要做调整了，那么被熔断的编程块124也会发生变化，这样就可以精准控制更新。
在具体实施中，前述本申请封装结构的制造方法如下：
按照标准配置好若干短凸连接板7、若干长凸连接板8、芯间连接编程盒12和若干一级芯片1、若干二级芯片2和设置有装配缺口11的装配板3；
将若干一级芯片1通过装配层4正装在装配板3上；
在一级芯片1的上部预设若干短凸点5同时在一级芯片1的两侧预设若干长凸点6；
在短凸点5上安装短凸连接板7然后在长凸点6上安装长凸连接板8；
使用下行线9将短凸连接板7和芯间连接编程盒12连接，使用上行线10将长凸连接板8和芯间连接编程盒12连接；
将二级芯片2倒装到一级芯片1的上部并且将其引脚与短凸点5、长凸点6连接；
使用封装材料进行封装，并且将短凸连接板7、长凸连接板8、下行线9、上行线10、芯间连接编程盒12都封装在内。
其中配置好芯间连接编程盒12是指根据芯片要求将芯间连接编程盒12进行熔断编程。

Claims (9)

1.一种多芯片倒装贴片三维集成封装结构，包括一级芯片和二级芯片，所述的二级芯片以倒装方式与一级芯片连接，所述的一级芯片和二级芯片之间通过若干短凸点连接，所述的一级芯片通过装配层正装固定并连接在装配板上，所述的二级芯片通过若干长凸点与装配板连接，其特征在于，位于装配板上部且一级芯片的一侧固定有芯间连接编程盒，所述若干短凸点均连接一个短凸连接板，所述若干长凸点均连接一个长凸连接板，所述长凸连接板与短凸点的接触处通过绝缘材料隔绝，所述的长凸连接板通过上行线连接芯间连接编程盒，所述的短凸连接板通过折弯的下行线连接芯间连接编程盒，所述的下行线布线中穿插过位于装配板上的装配缺口；所述的下行线布线中穿插过位于装配板上的装配缺口具体为：所述的装配缺口包括位置在长凸点内侧方向的第一类装配缺口和位置在长凸点外侧方向的第二类装配缺口，所述的装配缺口均贯通设置在装配板上，所述的下行线一端与短凸连接板连接，所述的下行线另外一端首先穿过一个第一类装配缺口然后再穿过一个第二类装配缺口后与芯间连接编程盒连接；所述的芯间连接编程盒用于将各级别的芯片中任意两个芯片的引脚连接在一起；两组一级芯片和二级芯片通过下行线和上行线连接在同一个芯间连接编程盒上构成三级芯片的连接或构成四级芯片连接；所述短凸连接板和长凸连接板均位于一级芯片和二级芯片之间，短凸连接板靠近一级芯片，长凸连接板靠近二级芯片。
2.根据权利要求1所述的一种多芯片倒装贴片三维集成封装结构，其特征在于，所述的芯间连接编程盒包括若干单位接头，每一个单位接头上均设置若干用于插接下行线或上行线的接槽,每个单位接头对应设置一个集线板，每一个单位接头都通过一根盒内线与其他的单位接头连接，每一个盒内线上都设置一个编程块；所述的集线板内设置用于连接盒内线和接槽的电路。
3.根据权利要求2所述的一种多芯片倒装贴片三维集成封装结构，其特征在于，所述单位接头的数量为n，则对于每一个单位接头共有n-1根盒内线与其连接，芯间连接编程盒内共有Cn 2个编程块。
4.根据权利要求2或3所述的一种多芯片倒装贴片三维集成封装结构，其特征在于，所述的盒内线是多条独立线集合而成，每根盒内线独立线的数量与其所连接芯片引脚数量一样。
5.根据权利要求2所述的一种多芯片倒装贴片三维集成封装结构，其特征在于，还包括熔断编程器件，所述的熔断编程器件包括熔断板，所述熔断板的横截面为矩形结构，所述的芯间连接编程盒横截面也是矩形结构，编程块在芯间连接编程盒内排布在同一个水平横截面且每一个编程块的上端均镂空，熔断板的横截面尺寸大于芯间连接编程盒横截面尺寸，熔断板上在竖直方向按照编程块在芯间连接编程盒内的排布固定若干熔断针，以使得熔断板贴合芯间连接编程盒顶部时，部分熔断针正好落在编程块内。
6.根据权利要求5所述的一种多芯片倒装贴片三维集成封装结构，其特征在于，所述熔断板的边缘设置操作柄。
7.根据权利要求5所述的一种多芯片倒装贴片三维集成封装结构，其特征在于，所述的熔断针可活动固定在熔断板上，以使得熔断针在熔断板上的位置可上下活动。
8.一种如权利要求1或2或3所述的一种多芯片倒装贴片三维集成封装结构的制造方法，其特征在于，包括步骤：
按照标准配置好若干短凸连接板、若干长凸连接板、芯间连接编程盒和若干一级芯片、若干二级芯片和设置有装配缺口的装配板；
将若干一级芯片通过装配层正装在装配板上；
在一级芯片的上部预设若干短凸点同时在一级芯片的两侧预设若干长凸点；
在短凸点上安装短凸连接板然后在长凸点上安装长凸连接板；
使用下行线将短凸连接板和芯间连接编程盒连接，使用上行线将长凸连接板和芯间连接编程盒连接；
将二级芯片倒装到一级芯片的上部并且将其引脚与短凸点、长凸点连接；
使用封装材料进行封装，并且将短凸连接板、长凸连接板、下行线、上行线、芯间连接编程盒都封装在内。
9.根据权利要求8所述的一种多芯片倒装贴片三维集成封装结构的制造方法，其特征在于，所述的配置好芯间连接编程盒是指根据芯片要求将芯间连接编程盒进行熔断编程。
CN202010833497.0A 2020-08-18 2020-08-18 多芯片倒装贴片三维集成封装结构及其制造方法 Active CN112133686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010833497.0A CN112133686B (zh) 2020-08-18 2020-08-18 多芯片倒装贴片三维集成封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010833497.0A CN112133686B (zh) 2020-08-18 2020-08-18 多芯片倒装贴片三维集成封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112133686A CN112133686A (zh) 2020-12-25
CN112133686B true CN112133686B (zh) 2022-06-28

Family

ID=73850398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010833497.0A Active CN112133686B (zh) 2020-08-18 2020-08-18 多芯片倒装贴片三维集成封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112133686B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587847A (zh) * 2009-06-15 2009-11-25 美新半导体（无锡）有限公司 利用pcb基板进行垂直互连的多芯片组件封装方法
CN104750581A (zh) * 2015-04-01 2015-07-01 浪潮电子信息产业股份有限公司 一种冗余互连的内存共享的服务器系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149150B1 (ko) * 2013-10-21 2020-08-28 삼성전자주식회사 전자 장치
WO2018058359A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Stacked chip package having substrate interposer and wirebonds

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587847A (zh) * 2009-06-15 2009-11-25 美新半导体（无锡）有限公司 利用pcb基板进行垂直互连的多芯片组件封装方法
CN104750581A (zh) * 2015-04-01 2015-07-01 浪潮电子信息产业股份有限公司 一种冗余互连的内存共享的服务器系统

Also Published As

Publication number Publication date
CN112133686A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
US5696027A (en) Method of manufacturing a semiconductor chip carrier affording a high-density external interface
US5247423A (en) Stacking three dimensional leadless multi-chip module and method for making the same
US7919355B2 (en) Multi-surface IC packaging structures and methods for their manufacture
US5172303A (en) Electronic component assembly
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US10163874B2 (en) Packaged devices with multiple planes of embedded electronic devices
US20020047196A1 (en) Multi-chip module with extension
JPH10504934A (ja) 組立て型半導体チップキャリア
US11664348B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package
JPH07202378A (ja) パッケージ化電子ハードウェア・ユニット
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
CN103258806A (zh) 具桥接结构的半导体封装构造及其制造方法
CN101924047A (zh) 半导体器件及其制造方法
CN206259351U (zh) 电子设备
CN112133686B (zh) 多芯片倒装贴片三维集成封装结构及其制造方法
US20090201656A1 (en) Semiconductor package, and method of manufacturing semiconductor package
CN105225975B (zh) 封装结构及其制法
US6208027B1 (en) Temporary interconnect for semiconductor devices
US11721686B2 (en) Semiconductor package structure and packaging method thereof
US6365437B2 (en) Method of connecting a die in an integrated circuit module
KR20080012671A (ko) 인터포저와 그를 이용한 반도체 패키지
CN103928416B (zh) 具有无源器件的半导体封装件及其堆叠方法
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR20190057801A (ko) 와이어 본딩 구조를 갖는 반도체 장치 및 그 형성방법
KR20060046891A (ko) 반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Multi chip flip chip 3D integrated packaging structure and manufacturing method

Effective date of registration: 20230417

Granted publication date: 20220628

Pledgee: Zaozhuang rural commercial bank Limited by Share Ltd. Yicheng sub branch

Pledgor: SHANDONG HANTURE TECHNOLOGY CO.,LTD.

Registration number: Y2023980038276

PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20220628

Pledgee: Zaozhuang rural commercial bank Limited by Share Ltd. Yicheng sub branch

Pledgor: SHANDONG HANTURE TECHNOLOGY CO.,LTD.

Registration number: Y2023980038276