CN112117326A - Mos器件的制备方法及mos器件 - Google Patents

Abstract

本公开提供一种MOS器件的制备方法和MOS器件，该MOS器件包括宽禁带半导体基片和SOI基片，所述宽禁带半导体基片为碳化硅、氮化镓、氧化镓、金刚石中的任意一种，该方法包括：在宽禁带半导体基片的上表面注入硼或氮原子，形成表面掺杂层；在表面掺杂层中注入包含有氢离子的活性基团；对SOI基片的绝缘介质层表面进行等离子激活，使绝缘介质层中形成羟基活性等离子基元；通过表面掺杂层中包含的氢离子和绝缘介质层中包含的羟基活性等离子基元，键合宽禁带半导体基片和SOI基片，对硅介质层进行低温氧化处理，形成栅介质层；在宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触；在栅介质层的正面淀积金属薄膜层，形成正面电极接触。

Description

MOS器件的制备方法及MOS器件

技术领域

本申请涉及晶体技术领域，尤其涉及一种MOS器件的制备方法及MOS器件。

背景技术

碳化硅(SiC)是一种优异性能的宽禁带半导体，不但具有带隙宽(硅的3倍)、热导率高(硅的3.3倍)、击穿场强高(硅的10倍)、饱和电子漂移速率高(硅的2.5倍)等特点，而且还具有极好的物理及化学稳定性、极强的抗辐照能力和机械强度等，是大功率电力电子器件器件的首选材料。因此，基于宽禁带SiC材料的电子器件可用于高温、大功率、高频、高辐射等电力电子领域，并能够充分发挥SiC基器件在节能减排方面所占据的重要优势和突出特点，可以满足未来电力系统对电力电子器件耐高压低功耗的需求。

尽管SiC基金属-氧化物-半导体(MOS)型器件有了长足的发展并且在2011年实现了商品化，但是载流子迁移率仍然较低(典型值30cm²/Vs)，比SiC体材料(1000cm²/Vs)低两个数量级。这是由于SiC基MOS型器件的研制需要高温(大于1150℃)热氧化SiC表面获得栅氧化层。与Si氧化不同，SiC氧化涉及到Si和C两种元素的氧化反应，C元素氧化形成CO2与CO，容易在SiO₂/SiC界面形成界面陷阱。同时Si元素在氧化不完全时，容易在界面形成Si的次氧化物和界面态，严重影响了SiO₂/SiC界面质量，造成SiC与SiO²界面态密度的增高，对SiC基MOS型器件的载流子输运形成了严重的界面散射。这就需要寻找新的方法生长一种低界面态密度的SiC基MOS栅介质，从而有利于降低SiC基MOS器件的沟道电阻，进而提高器件的高温可靠性。

发明内容

本申请的主要目的在于提供一种MOS器件的制备方法及MOS器件，可提高SiC基MOS器件沟道迁移率和面电导。

为实现上述目的，本申请实施例第一方面提供一种MOS器件的制备方法，包括：

所述MOS器件包括宽禁带半导体基片和SOI基片，所述SOI基片包括硅介质层和绝缘介质层，所述制备方法包括：

在宽禁带半导体基片的上表面注入硼原子或氮原子，形成表面掺杂层；

在所述表面掺杂层中注入包含有氢离子的活性基团；

对SOI基片的绝缘介质层表面进行等离子激活，使所述SOI基片的绝缘介质层中形成羟基活性等离子基元；

通过所述宽禁带半导体基片的表面掺杂层中包含的氢离子和所述SOI基片的绝缘介质层中包含的羟基活性等离子基元，键合所述宽禁带半导体基片和所述SOI基片；

对所述SOI基片的硅介质层进行低温氧化处理，形成栅介质层；

在所述宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触；

在所述栅介质层的正面淀积金属薄膜层，形成正面电极接触。

可选的，所述键合所述宽禁带半导体基片和所述SOI基片包括：

采用物理或者化学键合工艺将所述宽禁带半导体基片和所述SOI基片在预设压力条件下直接结合，使得所述SOI基片的绝缘介质层形成于所述宽禁带半导体基片的表面掺杂层之上。

可选的，所述键合所述宽禁带半导体基片和所述SOI基片之后，还包括：

在200至1100摄氏度范围内退火键合后的所述宽禁带半导体基片和所述SOI基片。

可选的，所述键合所述宽禁带半导体基片和所述SOI基片之后，还包括：

将硅介质层进行抛光减薄，减薄后的硅介质层的厚度为5至20纳米。

可选的，在所述对所述SOI基片的硅介质层进行低温氧化处理，形成栅介质层之后，还包括：

采用低温退火工艺对所述栅介质层进行退火处理，所述的退火温度为400至1000摄氏度可选的，所述在所述宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触之后，还包括：

在900至1000摄氏度的温度范围，氮气或者氩气条件下，退火所述背面电极接触，形成欧姆接触。

可选的，所述金属薄膜层的材料包括铝、镍、钛、钨、钼、银、铜、铂中的任意一种或多种。

可选的，所述表面掺杂层的厚度在1至20纳米之间。

本申请实施例第二方面提供一种MOS器件，由本申请实施例第一方面提供的MOS器件的制备方法制作而成，所述MOS器件包括宽禁带半导体基片和SOI基片；

所述宽禁带半导体基片的上表面形成有表面掺杂层，所述表面掺杂层中包含有氢离子的活性基团；

所述SOI基片包括硅介质层和绝缘介质层，所述绝缘介质层中包含有羟基活性等离子基元；

其中，所述宽禁带半导体基片的表面掺杂层中包含的氢离子和所述SOI基片的绝缘介质层中包含的羟基活性等离子基元键合。

可选的，所述宽禁带半导体基片的下表面依次淀积有镍、钛、铝的多层金属；

所述栅介质层的上表面淀积有金属薄膜层。

本发明中可实现如下有益效果：

(1)通过SOI基片键合技术的，可以减少宽禁带半导体基片自身热氧化引入的C空位或者C团簇缺陷，利用高质量SOI基片的绝缘介质层降低界面悬挂键对沟道电传输层的载流子散射，提高了MOS器件沟道电传输层的载流子迁移率特性。

(2)采用低温氧化和退火工艺，避免高温工艺，同时利用传统Si材料的热氧化工艺进一步发挥栅介质的的电绝缘性、化学稳定性及原子级平整的表面等优点，因此作为金属氧化物半导体场效应晶体管(MOSFET)的栅介质层，有利于提高MOS器件的栅氧化物可靠性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开提供的MOS器件的制备方法的流程图；

图2是本公开提供的宽禁带半导体基片表面低能量注入工艺的示意图；

图3是本公开提供的修饰宽禁带半导体基片表面活性基团的示意图；

图4是本公开提供的修饰宽禁带半导体基片表面活性基团的示意图；

图5是本公开提供的减薄表面硅介质层的示意图；

图6是本公开提供的MOS栅介质的示意图；

图7是本公开提供的MOS型器件的示意图。

具体实施方式

为使得本申请的申请目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1是本公开提供的MOS器件的制备方法的流程图。该MOS器件包括宽禁带半导体基片100和SOI(Silicon-On-Insulator)基片，该SOI基片包括硅介质层400和绝缘介质层300。

如图1所示，该制备方法包括：

S1、在宽禁带半导体基片100的上表面注入硼原子或氮原子，形成表面掺杂层200；

S2、在表面掺杂层200中注入包含有氢离子的活性基团；

S3、对SOI基片的绝缘介质层300表面进行等离子激活，使SOI基片的绝缘介质层300中形成羟基活性等离子基元；

S4、通过宽禁带半导体基片100的表面掺杂层200中包含的氢离子和SOI基片的绝缘介质层300中包含的羟基活性等离子基元，键合宽禁带半导体基片100和SOI基片；

S5、对SOI基片的硅介质层400进行低温氧化处理，形成栅介质层350；

S6、在宽禁带半导体基片100的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触600；

S7、在栅介质层350的正面淀积金属薄膜层，形成正面电极接触500。

在本公开中，宽禁带半导体基片100的材料可以是碳化硅、氮化镓、氧化镓、金刚石等电力电子半导体材料。绝缘介质层300的材料可以是氮化硅(SixNy，x，y为元素比)以及氮化铝、氮氧化铝、三氧化二铝、二氧化铪等高k介质材料以及它们的组合。在本公开图1至图7的图示中，宽禁带半导体基片100的材料以碳化硅(SiC)为例。

可选的，在本公开的步骤S1之前，还包括：清洗宽禁带半导体基片100。对该宽禁带半导体基片100进行标准清洗的具体步骤包括：a.依次用丙酮和乙醇超声清洗三遍宽禁带半导体基片100，再用去离子水冲洗。b.将宽禁带半导体基片100放入放在浓硫酸和双氧水溶液中至少煮10分钟(单位：min)。c.将煮过浓硫酸的宽禁带半导体基片100依次用一号液和二号液煮15min，再用去离子水冲洗干净后用氮气吹干待用。一号液为氨水、过氧化氢和去离子水的混合液，按体积比氨水∶过氧化氢∶去离子水＝1∶2∶5，二号液为盐酸、过氧化氢和去离子水的混合液，按体积比盐酸∶过氧化氢∶去离子水＝1∶2∶5。d.将冲洗后的宽禁带半导体基片100放入稀释的氢氟酸(按体积比氟化氢∶去离子水＝1∶3)内浸泡1min，去除表面的氧化物，并用去离子水清洗，再烘干。

图2是本公开提供的宽禁带半导体基片100表面低能量注入工艺的示意图。如图2所示，在本公开的步骤S2中，利用光刻转移图形，形成注入掩膜层，所述的掩膜层是碳膜、氮化铝膜覆盖等，并利用离子注入等掺杂方法，在宽禁带半导体基片100中采用低能量注入工艺注入硼或者氮原子，该硼或者氮原子能量范围为5keV-50keV，注入完成后去除覆盖于宽禁带半导体基片100表面的碳膜、氮化铝膜等，标准清洗宽禁带半导体基片100表面，最终形成表面掺杂层200，该表面掺杂层200的厚度为1-20纳米(单位：nm)。

图3是本公开提供的修饰宽禁带半导体基片100表面活性基团的示意图。如图3所示，在本公开的步骤S3中，在上述表面掺杂层200上，通过离子注入等方法注入含氢离子的成分，用于钝化表面悬挂键和表面活性基团注入。

可选的，在本公开的步骤S4之前，还包括：对SOI基片进行表面标准清洗。该标准清洗的过程与上述对宽禁带半导体基片100进行标准清洗的过程相同，此处不再赘述。

图4是本公开提供的修饰宽禁带半导体基片100表面活性基团的示意图。

如图4所示，在本公开的步骤S4中，可采用微波等离子体处理等技术处理SOI基片表面的绝缘介质层300，使其形成羟基活性等离子基元。在本公开的步骤S5中，采用物理或者化学键合工艺将表面原子级平整的宽禁带半导体基片100和SOI基片在一定压力条件下直接结合，使得绝缘介质层300形成于表面掺杂层200之上。

可选的，在本公开的步骤S6之前，还包括：退火修复。在200-1100摄氏度(℃)范围内退火键合后的宽禁带半导体基片100和SOI基片，以增强绝缘介质层300和表面掺杂层200之间的结合力，降低界面悬挂键密度，提高原子平整度。

图5是本公开提供的减薄表面硅介质层400的示意图。如图5所示，可选的，本公开的步骤S6之前，具体在上述退火修复之后，还包括：将硅介质层400进行抛光减薄，减薄后的硅介质层400的厚度为5至20纳米。具体的，可利用机械、化学或电化学的作用将硅介质层400进行抛光减薄。

图6是本公开提供的MOS栅介质的示意图。如图6所示，在本公开的步骤S6中，具体将剩余的硅介质层400进行低温氧化处理，低温氧化的工艺温度范围为500℃～1000℃，最终形成栅介质层350，然后采用低温退火工艺对栅介质层350进行退火处理，用于钝化界面缺陷，退火温度为400℃～1000℃的温度，退火时间为0.5～3小时，退火气氛为氮气或氩气或一氧化氮或一氧化二氮，也可以是三氯氧磷，氢气，氨气，五氧化二磷，锑+一氧化氮等。

图7是本公开提供的MOS型器件的示意图。如图7所示，本公开的步骤S7具体包括：a.利用电子束蒸发或溅射等薄膜沉积方法，在宽禁带半导体基片100背面依次淀积镍、钛、铝的多层金属，剥离形成背面电极接触600，该背面电极接触600可以是铝钛、镍、钛钨、铝钛等其他金属组合。b.在900～1000℃的温度范围，氮气或者氩气条件退火背面电极接触600，使其形成欧姆接触。c.通过电子束蒸发或溅射等方法在栅介质层350的正面淀积金属薄膜层，得到正面金属薄膜层。该正面金属薄膜层可以是铝、镍、钛、钨、钼、银、铜、铂以及它们的复合金属层，然后光刻图形化，形成正面电极接触500。最终完成MOS器件的制备。

本公开还提供了一种MOS器件，该MOS器件由图1至图7所提供的MOS器件的制备方法制作而成，如图7所示，该MOS器件包括宽禁带半导体基片100和SOI基片，该宽禁带半导体基片100的上表面形成有表面掺杂层200，所述表面掺杂层200中包含有氢离子的活性基团，该SOI基片包括硅介质层400和绝缘介质层300，所述绝缘介质层300中包含有羟基活性等离子基元，其中，该宽禁带半导体基片100的表面掺杂层200中包含的氢离子和该SOI基片的绝缘介质层300中包含的羟基活性等离子基元键合。

更多的，该宽禁带半导体基片100的下表面依次淀积有镍、钛、铝的多层金属，形成背面电极接触600；硅介质层400的上表面淀积有金属薄膜层，形成正面电极接触500。

以上MOS器件可用于其他同类型功率元件，所述的功率元件是以MOS元胞为基本结构单元，例如，可用于制造横向的金属-氧化物-半导体-场效应晶体管(MOSFET)、垂直方向的MOSFET器件以及绝缘栅双极晶体管(IGBT)等，所包含的基本元胞结构可以是平面结构的SiC基MOS元胞均应包含在本公开的保护范围之内。

需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“正面”、“背面”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上为对本发明所提供的一种MOS器件的制备方法及MOS器件的描述，对于本领域的技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种MOS器件的制备方法，其特征在于，所述MOS器件包括宽禁带半导体基片和SOI基片，所述SOI基片包括硅介质层和绝缘介质层，所述制备方法包括：

在宽禁带半导体基片的上表面注入硼原子或氮原子，形成表面掺杂层；

在所述表面掺杂层中注入包含有氢离子的活性基团；

对SOI基片的绝缘介质层表面进行等离子激活，使所述SO1基片的绝缘介质层中形成羟基活性等离子基元；

通过所述宽禁带半导体基片的表面掺杂层中包含的氢离子和所述SOI基片的绝缘介质层中包含的羟基活性等离子基元，键合所述宽禁带半导体基片和所述SOI基片；

对所述SOI基片的硅介质层进行低温氧化处理，形成栅介质层；

在所述宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触；

在所述栅介质层的正面淀积金属薄膜层，形成正面电极接触。

2.根据权利要求1所述的制备方法，其特征在于，所述键合所述宽禁带半导体基片和所述SOI基片包括：

采用物理或者化学键合工艺将所述宽禁带半导体基片和所述SOI基片在预设压力条件下直接结合，使得所述SOI基片的绝缘介质层形成于所述宽禁带半导体基片的表面掺杂层之上。

3.根据权利要求1所述的制备方法，其特征在于，所述键合所述宽禁带半导体基片和所述SOI基片之后，还包括：

在200至1100摄氏度范围内退火键合后的所述宽禁带半导体基片和所述SOI基片。

4.根据权利要求1所述的制备方法，其特征在于，所述键合所述宽禁带半导体基片和所述SOI基片之后，还包括：

将硅介质层进行抛光减薄，减薄后的硅介质层的厚度为5至20纳米。

5.根据权利要求1所述的制备方法，其特征在于，在所述对所述SOI基片的硅介质层进行低温氧化处理，形成栅介质层之后，还包括：

采用低温退火工艺对所述栅介质层进行退火处理，所述的退火温度为400至1000摄氏度的温度，退火时间为0.5～3小时。

6.根据权利要求1所述的制备方法，其特征在于，所述在所述宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触之后，还包括：

在900至1000摄氏度的温度范围，氮气或者氩气条件下，退火所述背面电极接触，形成欧姆接触。

7.根据权利要求1所述的制备方法，其特征在于，所述的宽禁带半导体基片的材料为碳化硅、氮化镓、氧化镓、金刚石中的任意一种；

所述金属薄膜层的材料包括铝、镍、钛、钨、钼、银、铜、铂中的任意一种或多种。

8.根据权利要求1所述的制备方法，其特征在于，所述表面掺杂层的厚度在1至20纳米之间。

9.一种MOS器件，其特征在于，由权利要求1至8中任意一项所述的MOS器件的制备方法制作而成，所述MOS器件包括宽禁带半导体基片和SOI基片；

所述宽禁带半导体基片的上表面形成有表面掺杂层，所述表面掺杂层中包含有氢离子的活性基团；

所述SOI基片包括硅介质层和绝缘介质层，所述绝缘介质层中包含有羟基活性等离子基元；

其中，所述宽禁带半导体基片的表面掺杂层中包含的氢离子和所述SOI基片的绝缘介质层中包含的羟基活性等离子基元键合。

10.根据权利要求9所述的MOS器件，其特征在于，所述宽禁带半导体基片的下表面依次淀积有镍、钛、铝的多层金属；

所述栅介质层的上表面淀积有金属薄膜层。

Images