CN112099561B - 用于电压电源低压检测的集成电路 - Google Patents

Abstract

本公开的实施例提供了一种用于电压电源低压检测的集成电路。该集成电路包括：带隙基准电路，存储电路和比较器。带隙基准电路与电源端子耦合以接收电源电压并且基于电源电压来输出带隙基准电压，带隙基准电压在电源电压大于第一阈值的情况下具有预定值并且响应于电源电压低于第一阈值从预定值处降低。存储电路与带隙基准电路耦合，以用于存储来自带隙基准电路的等于预定值的参考电压。比较器耦合至带隙基准电路和存储电路，以比较带隙基准电压和参考电压，比较器响应于带隙基准电压低于参考电压，产生指示电源电压的低压状态的报警信号。根据本公开的集成电路采用该正常带隙基准电压的复制备份机制，能够确保可靠地检测出电源电压的低压状态。

Description

用于电压电源低压检测的集成电路

技术领域

本公开涉及一种集成电路，更具体地涉及一种用于对电源电压的低压进行检测的集成电路。

背景技术

在片上系统芯片(SOC)中，带隙基准电压作为系统众多电路模块的电压参考基准，其正常与否对将直接影响其他电路模块。其中电源电压是带隙基准正常工作与否的一个重要影响因素，系统需要有专门的电源检测电路，时刻判断电源电压，当电源电压低于某个阈值，需要发出警示标志信号，系统接收到此警示信号后进行相关保护与控制操作。

现有电源电压低压检测方案，通常采用电源电阻分压得到衰减的电源电压，然后衰减的电源电压与带隙基准电压通过电压比较器进行比较判断。但是这种电路在电源电压降低到一定程度时，会出现判断不准确和不可靠的问题。

因此，需要一种能够稳定且可靠地对电源电压的低压进行检测的低压检测电路。

发明内容

本公开提供一种用于检测电源电压的低压的集成电路，以解决现有技术的上述以及其他潜在问题。

根据本公开的一个方面，提供一种用于电压电源低压检测的集成电路。该集成电路可以包括：带隙基准电路，存储电路和比较器。带隙基准电路可以与电源端子耦合以接收电源电压并且基于电源电压来输出带隙基准电压，带隙基准电压在电源电压大于第一阈值的情况下具有预定值并且响应于电源电压低于第一阈值从预定值处降低。存储电路可以与带隙基准电路耦合，以用于存储来自带隙基准电路的等于预定值的参考电压。比较器可以耦合至带隙基准电路和存储电路，以比较带隙基准电压和参考电压，比较器响应于带隙基准电压低于参考电压，产生指示电源电压的低压状态的报警信号。

在本公开的一个实施例中，存储电路可以通过可变电阻器与带隙基准电路耦合，其中可变电阻器与电源端子耦合，并且可变电阻器可以被配置为响应于电源电压的降低而增加其电阻，以断开存储电路和带隙基准电路之间的电耦合，以及存储电路可以被配置为响应于电偶合的断开而存储参考电压。

在本公开的一个实施例中，该集成电路还可以包括：偏置电路，偏置电路耦合在电源端子和可变电阻器之间，并且基于电源电压来产生用于改变可变电阻器的电阻的偏置电压，偏置电路被配置为响应于电源电压降低到第二阈值而降低偏置电压，第二阈值大于第一阈值，其中可变电阻器被配置为响应于偏置电压的降低而增加其电阻，以及存储电路被配置为响应于可变电阻器的电阻的增大而自动地存储参考电压。

在本公开的一个实施例中，偏置电路还可以被耦合到带隙基准电路，以使得偏置电压与带隙基准电压相关联。

在本公开的一个实施例中，存储电路还可以通过开关与带隙基准电路耦合，并且开关与报警信号耦合以响应于报警信号的产生而被关断。

在本公开的一个实施例中，比较器可以具有固有的失调电压，其中，比较器响应于在参考电压高于带隙基准电压和固有的失调电压之和，产生报警信号。

在本公开的一个实施例中，带隙基准电路可以包括串联连接的正温度电流源、电阻器和双极晶体管，以及带隙基准电路在正温度电流源与电阻器之间的节点处输出带隙基准电压。

在本公开的一个实施例中，偏置电路可以包括1倍缓冲器、第一MOS管和电流源，其中1倍缓冲器的输入端耦合至带隙基准电路以接收带隙基准电压，并且1倍缓冲器的输出端耦合到第一MOS管的源极，电流源耦合在电源端子与第一MOS管的漏极之间，并且第一MOS管的漏极与栅极耦合以输出偏置电压。

在本公开的一个实施例中，存储电路可以包括电容器，电容器被配置为存储参考电压。

在本公开的一个实施例中，可变电阻器可以包括第二MOS管，第二MOS管的栅极耦合至偏置电路以接收偏置电压。

在本公开的一个实施例中，第二阈值可以等于预定值和第一MOS管的驱动电压之和，且比第一阈值高至少200mV。

在本公开的一个实施例中，开关可以包括第三MOS管。

在根据本公开的用于电源电压低压检测的集成电路中，存储电路存储的是带隙基准电路的在电源电压降低到第一阈值之前的正常输出电压，其具有预定值，因此在电源电压降至带隙基准电路无法正常工作之前，存储电路就已经存储了带隙基准电路正常工作时的电压并将其作为参考电压。此外，替代将分压衰减之后的电源电压与带隙基准电压进行比较，直接将带隙基准电路的电压与固定的参考电压直接进行比较，能够直观地检测到带隙基准电路因为电源电压的降低而无法正常工作的情况，并且在此情况下，发出电源电压低压检测的报警信号。因此，根据本公开的集成电路采用该正常带隙基准电压的复制备份机制，能够确保可靠地检测出电源电压的低压状态。

在根据本公开的各个实施例的用于电源电压低压检测的集成电路中，该集成电路包括一存储电路，其能够存储带隙基准电压在其响应于电源电压的降低而降低之前的固定电压，并将该固定电压作为参考电压。在该集成电路中，直接对带隙基准电路的带隙基准电压进行监测，直接将能够随着电源电压的变化而改变的带隙基准电压与所存储的固定电压进行比较，因为被存储的电压是恒定的且不会随着电源电压的改变而改变，因此能够更加可靠地判定出带隙基准电压开始降低的状态，也即电源电压出现低压的状态。

提供本“发明内容”以便以简化的形式介绍一些概念，这些概念将在下面的“具体实施方式”中进一步描述。本“发明内容”既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

附图说明

图1示出了根据本公开的一个实施例的用于检测电源电压的低压状态的集成电路的示意图。

图2示出了根据本公开的另一实施例的用于检测电源电压的低压状态的集成电路的示意图。

图3示出了根据本公开的一个实施例的偏置电路的示意图。

图4示出了根据本公开的一个实施例的设有固有的失调电压的比较器的电路的示意图。

本公开通过示例的方式示出并且不受附图的限制，在附图中，相似的附图标记指示相似的元素。附图中的元素被示出以为了简单且清楚，而不一定按比例绘制。

具体实施方式

下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。

在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。除非另有说明，否则诸如“第一”和“第二”等术语用于任意地区分这样的术语所描述的元素。因此，这些术语不一定旨在指示这样的元素的时间或其他优先顺序

图1示出了根据本公开的一个实施例的用于电源电压低压检测的集成线路。

根据本公开的集成电路用于检测电源电压的低压状态且包括带隙基准电路1，存储电路2和比较器3。带隙基准电路1与电源端子5耦合以接收电源电压VDD并且基于电源电压VDD来输出带隙基准电压VBG。具体地，带隙基准电压VBG在电源电压VDD大于第一阈值Vth1的情况下具有预定值，此时的带隙基准电压标记为VBG1。但是，响应于电源电压VDD低于第一阈值Vth1，该带隙基准电压VBG从预定值处降低，并且此时的带隙基准电压标记为VBG2，因此VBG2＜VBG1。该VBG2可以是能够随着电源电压的降低而变化的电压。电源电压VDD在降低至第一阈值Vth1时，带隙基准电路变得无法正常工作，输出不稳定，其输出的电压VBG2低于VBG1，也可能忽然降至0。在本公开的一个实施例中，VBG1为约1.2V，第一阈值Vth1设定为小于2V，例如为1.5V，1.6V，1.7V，1.8V和1.9V。

在本公开的一个实施例中，带隙基准电路1包括串联连接的正温度电流源Iptat、电阻器R0和双极晶体管T0，带隙基准电路在正温度电流源与电阻器之间的节点处输出带隙基准电压VBG。在本公开的实施例中，虽然示出了带隙基准电路包括串联连接的正温度电流源Iptat、电阻器R0和双极晶体管T0，但是本领域的技术人员能够想到其可以由其他电子器件构成，所有这些实现均落在本公开的范围之内。

在本公开的一个实施例中，如图1所示，存储电路2与带隙基准电路1耦合，以用于存储来自带隙基准电路1的等于预定值的参考电压Vref。换言之，该参考电压Vref与带隙基准电路1在电源电压正常时输出的带隙基准电压VBG1相等。该存储电路2能够响应于电源电压的降低而自动地存储带隙基准电压VBG1。

在本公开的一个实施例中，如图1所示，比较器3耦合至带隙基准电路1和存储电路2，以比较带隙基准电压VBG和参考电压Vref，比较器3响应于带隙基准电压VBG低于参考电压Vref，产生指示所述电源电压的低压状态的报警信号。在一个实施例中，参考电压Vref被输入到该比较器3的反相输入端子，带隙基准电压VBG被输入到比较器3的非反相输入端子。在一个实施例中，在VBG＜Vref时，比较器3输出低电平，以指示电源电压降低，且发出报警信号。在本公开的另一实施例中，该比较器3具有固有的失调电压Vos，该失调电压Vos可以设置为小于200mV，例如为25mV，50mV，75mV或100mV等。在该实施例中，在Vref = VBG1＞VBG+ Vos的情况下，比较器3输出低电平以指示电源电压的低压状态。

在根据本公开的用于电源电压低压检测的集成电路中，存储电路存储的是带隙基准电路的在电源电压降低到第一阈值之前的正常输出电压，其具有固定不变的预定值，因此在电源电压降至带隙基准电路无法正常工作之前，存储电路就已经存储了带隙基准电路正常工作时的电压，且该存储的电压不发生变化。此外，在根据本公开的集成电路中，替代将分压衰减之后的电源电压与带隙基准电压进行比较，直接将带隙基准电路的电压与固定的参考电压直接进行比较，那么能够直观地检测到带隙基准电路因为电源电压的降低而无法正常工作的情况，并且在此情况下，发出电源电压低压检测的报警信号。因此，根据本公开的集成电路采用该正常带隙基准电压的复制备份机制，能够确保可靠地检测出电源电压的低压状态。

如上文讨论的，现有技术采用电阻分压得到衰减的电源电压与带隙基准电路输出的带隙基准电压（参考电压）进行比较。衰减的电源电压输入到比较器的非反相输入端子，参考电压被输入到比较器的反相输入端子。但是，该带隙基准电压通常不是恒定的，其能够随着电源电压的降低而降低。

在该传统技术中，甚至可能出现电源电压的低压状况判断错误的情况，如下将详细说明。在现有技术中，带隙基准电路的一般正常输出是1.2V，也即参考电压为1.2V，电源电压在2V以上时，带隙基准电路能够维持该正常输出，但是在电源电压降低到2V以下之后，带隙基准电路输出的参考电压开始降低，且可能忽然掉至0V。经过电阻分压后的衰减电源电压在大于1.2V时，比较器输出高电平，在经过分压之后的衰减电源电压低于1.2V时，比较器输出低电平。一般情况下，在传统的设计中，规定比较器输出低电平时的电源电压低压阈值为2.5V，也即是说在电源电压降低至2.5V时，比较器就输出低电平以指示电源电压的低压状态。在传统的设计中，不会将该低压检测阈值设置为带隙基准电压真正开始降低的2V。这样做是为了保证带隙基准电路在输出参考的基准电压时是一直能够正常工作的。因此，在电源电压降至2.5V之后，比较器就输出低电平以指示电源电压的降低。在此之后，如果电源电压继续降低，例如降低到2V，此时带隙基准电路开始无法正常工作，输出的参考电压忽然降至0V，但是经过分压之后的衰减电源电压大于0V，例如为1V，那么此时比较器判断1V（电源电压）＞0V（带隙基准电路输出的参考电压），从而从输出低电平的状态反转为输出高电平的状态，这也称为“错误翻转”。这种错误翻转指示电源电压正常未降低，然而实际上已经降至带隙基准电路无法正常工作的低电压。这对于集成电路而言是一种非常危险的情况，此时电源电压已经无法维持电路的正常工作。

根据本公开的集成电路包括一存储电路2，其能够存储带隙基准电压的在其随着电源电压的降低而降低之前的固定电压，即存储带隙基准电压VBG1。在根据本公开的集成电路中，直接对带隙基准电路的带隙基准电压进行监测，直接将能够随着电源电压的变化而改变的带隙基准电压VBG与所存储的固定电压Vref进行比较，因为被存储的参考电压是恒定的且不会随着电源电压的改变而改变，因此能够更加可靠地判定带隙基准电压开始降低的状态，也即电源电压出现低压的状态。由于所存储的固定参考电压不会响应于电源电压的降低而忽然跌至0，因此根据本公开的集成电路不会出现现有技术中的“错误翻转”情况，从而能够更加可靠地检测电源电压的低压状况。

上述已经讨论了，在现有技术中，因为电源电压经过分阻之后被衰减，并且为了维持带隙基准电路正常工作，判定电源电压出现低压的阈值电压一般设定在2.5V或更高的电压，然而实际上电源电压降低至2V时带隙基准电路才可能开始输出不稳定的参考电压。因此，在现有技术中，低压检测阈值一般设置较高，至少为维持带隙基准电路正常工作的电源电压2V之上的0.5V，例如，2.5V，这对集成电路来说造成一种资源浪费。

在根据本公开的实施例中，因为存储电路2能够存储与带隙基准电路1正常工作的电压VBG1相关的参考电压，也即存储VBG1，Vref = VBG1。比较器在VBG＜Vref（= VBG1）的情况下输出低电平。也就是说，在带隙基准电路响应于电源电压降低到第一阈值而开始降低时，比较器3才开始输出低电压。在现有技术中，带隙基准电路一直保持正常工作还没有开始出现降低时，就输出电源电压的低压报警信号。与现有技术相比，在根据本公开的集成电路中，电源电压的低压检测阈值能够设置得比较低，比如可以在电源电压降低到带隙基准电路的带隙基准电压开始降低以至于无法输出稳定的参考电压时，才输出低压报警信号。因此，根据本公开的集成电路的电源电压的低压检测阈值显然要低于现有技术中的电压检测阈值。

在本公开的一个实施例中，如图1和2所示，存储电路通过可变电阻器M2与带隙基准电路1耦合，并且可变电阻器M2与电源端子5耦合，并且可变电阻器的电阻响应于电源电压VDD的降低而增加。在如图1所示的实施例中，可变电阻器M2通过电阻R1与电源端子5耦合。在该实施例中，设置可变电阻器M2和电源电压VDD之间的映射关系，使得在电源电压降至某一阈值时，可变电阻器M2的电阻增大到阻断或断开存储电路2与带隙基准电路之间的耦合的程度，此时存储电路2便存储正常工作时的带隙基准电压。

在一个实施例中，如图1和2所示，该可变电阻器M2为倒比管。可变电阻器的电阻能够在电源电压VDD降低时增加，从而在VDD下降到一定程度时，该电阻变大，例如倒比管接近于截止，从而存储电路2与带隙基准电路1之间的电耦合被断开，存储电路也在此时将带隙基准电路1中的电压进行存储，且不会对降低之后的带隙基准电压进行存储。由于此时带隙基准电路1还在正常工作，即输出VBG1，因此存储电路所存储的参考电压Vref = VBG1。在存储电路2与带隙基准电路1之间的电耦合被断开之后，带隙基准电路1上的电压变化将不再影响存储电路2，存储电路2上所存储的参考电压Vref将一直保持在VBG1，而不会发生变化。在该实施例中，通过设置可变电阻器，能够在电源电压降低到一定程度时，以使得电阻器的电阻增大到一定程度时，及时断开存储电路2与带隙基准电路1之间的电耦合，从而使得存储电路2能够存储带隙基准电路1上的正常输出电压VBG1，而不会受到继续改变的带隙基准电路1的电压的影响。

在本公开的实施例中，虽然示出了可变电阻器M2为一个倒比管（MOS管），但是本领域的技术人员能够想到其他可替代的电阻，只要该电阻器的电阻能够随着电源电压的降低而增大即可，所有这些实现均落在本公开的范围之内。

在本公开的一个实施例中，为了对电压进行存储，如图1和2所示存储电路包括电容器C1，该电容器对带隙基准电路1正常工作时的带隙基准电压VBG1进行存储。在倒比管M2的电阻增大时，电容器C1的放电路径被阻断，从而能够在其上存储带隙基准电压VBG1并且维持稳定的输出电压VC，即VC=VBG1。在本公开的实施例中，虽然示出了存储电路包括一电容器C1来存储电容，但是本领域的技术人员能够想到其他可替代的电压存储装置，例如，电容器可以替换为MOS电容，所有这些实现均落在本公开的范围之内。

在本公开的一个实施例中，为了使得可变电阻器（例如倒比管M2）的电阻能够更加精确地随着电源电压的降低而增大，如图2所示，该集成电路还包括偏置电路4，与电源端子5和可变电阻器M2耦合并且基于电源电压VDD来产生用于改变可变电阻器M2的偏置电压VG。偏置电路4响应于电源电压降低到大于所述第一阈值Vth1的第二阈值Vth2而输出降低的偏置电压VG，从而使得可变电阻器M2的电阻增大。

在本公开的一个实施例中，如图2所示，偏置电路4所产生的偏置电压VG被施加到可变电阻器M2（例如，倒比管）的栅极，以形成倒比管的栅极偏置电压。偏置电路4响应于电源电压VDD降低到大于上述第一阈值Vth1的第二阈值Vth2，而输出降低的偏置电压，在偏置电压VG减小时，倒比管的导通电阻增大并逐步趋于截止，此时电容器C1的放电路径被阻挡。由于第二阈值Vth2大于第一阈值Vth1，那么此时的电源电压还没有降低到使得带隙基准电路的电压开始降低的程度，该带隙基准电路还输出为VBG1的电压，那么此时放电路径被阻断的电容器C1将存储下此时的VBG1的电压信息。在本公开的一个实施例中，Vth2比Vth1大至少200mV，例如在200mV至500mV的范围内。

在本公开的一个实施例中，如图2所示，偏置电路4还耦合至带隙基准电路1，使得偏置电压VG与带隙基准电压VBG相关联。通过使得偏置电压VG与带隙基准电压VBG相关联，能够在VBG降低至VBG2之前提供合适的偏置电压VG，该偏置电压VG能够在电源电压降至第二阈值时降低，从而使得可变电阻器M2的导通电阻变大，而切断带隙基准电路和存储电路之间的电耦合。

在本公开的一个实施例中，如图2所示，偏置电路包括1倍缓冲器BUF、第一MOS管M1和电流源I1，其中1倍缓冲器的输入端耦合至带隙基准电路1以接收带隙基准电压VBG，并且1倍缓冲器的输出端耦合到第一MOS管M1的源极之间。电流源I1耦合在电源端子5与第一MOS管的漏极之间，所述第一MOS管的漏极与栅极耦合以输出偏置电压VG，即在电流源I1和第一MOS管的漏极之间的节点处提供偏置电压VG。

图3是示出了1倍缓冲器与电源端子和第一MOS管M1之间的耦合的电路图。1倍缓冲器包括第二电流源I2，与第二电流源I2串联的第三MOS管M3，和与第一电流源I1串联的第四MOS管M4，以及第三电流源I3。第三MOS管M3与第四MOS管M4相同，第二电流源I2与第一电流源I1相同。第三电流源I3中流过的电流为流过第二电流源I2与第一电流源I1中的电流之和。第三MOS管M3的栅极耦合到带隙基准电路1以接收带隙基准电压，即VG3 =VBG 第四MOS管M4的源极与第三MOS管的源极耦合，第四MOS管M4的栅极耦合到其漏极，并且因此耦合至第一MOS管的源极，从而第一MOS管源极上的电压为第四MOS管的栅极上的电压VS1 = VG4。由于第三MOS管M3与第四MOS管M4相同且流过相同的电流，那么第三MOS管M3的栅极上的电压VBG等于第四MOS管的栅极上的电压，即，VBG = VG3 = VG4，因此通过该1倍缓冲器，将带隙基准电路1的带隙基准电压VBG复制到第四MOS管的栅极，继而复制到第一MOS管的源极，即VBG = VG4 = VS1。因此，第一MOS管的漏极上的电压（即偏置电压VG）通过如下的等式（1）表示为第一MOS管的源极上电压以及源极和栅极之间的压差的和：

VG = VS1 + VGS1 = VBG+ VGS1 等式（1）。

由于VS1=VBG，那么第一MOS管的漏极上的电压（即偏置电压VG）为VBG+ VGS1，其中VS1为第一MOS管M1的源极上的电压， VBG在电源电压VDD低于第一阈值Vth1之前为带隙基准电路1正常工作时的带隙基准电压VBG1，其为一固定值，VGS1为第一MOS管M1的栅极驱动电压，该电压与流过电流源I1的电流的大小成正比，在电流I1不变时，VGS1也为一固定值，在I1电流减小时，该VGS1也减小。

在本公开的实施例中，如图2和3所示，通过1倍缓冲器将带隙基准电路的电压复制到偏置电路，从而使得偏置电压等于带隙基准电压和第一MOS管的栅极驱动电压之和。当电源电压降低至第二阈值Vth2 = VBG1 + VGS1时，此时的电源电压基本等于此时的第一MOS管的漏极上的电压VG，那么电流源I1两端的电压裕度减小，流过其中的电流将变小，由于VG中的变量VGS1与该电流成正比且随着该电流的减小而减小，那么所产生的偏置电压VG也将减小。在VG减小的情况下，施加至可变电阻器M2（第二MOS管，倒比管）的栅极的栅极偏置电压也将减小，从而可变电阻器M2的导通电阻增大并逐步趋于截止。在如图2所示的实施例中，通过设置根据本实施例的偏置电路4，与可变电阻器通过电阻R1而直接与电源端子连接的实施例相比，可变电阻器M2的电阻变化与电源电压的变化的跟随性得到改善，其在工艺电压温度(PVT)方面的跟随性更好。

在本公开的一个实施例中，VBG1为约1.2V，VGS1大约为0.5V至0.9V，那么电源电压的第二阈值Vth2= VBG1 + VGS1为大约1.7 V、1.8 V、1.9 V、2.0 V、2.1 V等，该第二阈值比第一阈值大至少0.2V。本领域的技术人员根据其电路器件的规格，可以设置其他的第二阈值和第一阈值，只要第二阈值比第一阈值大至少0.2V即可，所有这些阈值数值都在本公开的范围之内。在电源电压从Vth2继续降低，降低到Vth1时，带隙基准电路1的带隙基准电压VBG开始降低，以输出降低的电压VBG2。此时，存储电路2存储的参考电压VBG1＞VBG2，因此比较器3将翻转为低电平，发出警示标示信号。

在该实施例中，通过一个1倍缓冲器，将偏置电路4耦合到带隙基准电路1，从而将带隙基准电路1的输出电压复制到偏置电路4中，使得偏置电路4中所产生的偏置电压能够与带隙基准电压相关联，从而在电压电源降低至VBG1+VGS1时，可变电阻器的电阻增大而使得存储电路就自动地存储VBG1，从而可变电阻器的电阻变化能够更好地跟随电源电压的变化。

在本公开的一个实施例中，为了彻底关断电容器C1的放电通路，如图1和2所示，存储电路1还可以包括一个开关S1。存储电路1通过开关S1与带隙基准电路1耦合，并且开关S1受到报警信号的控制，从而响应于比较器3输出的报警信号而被关断。在关断开关S1的基础上，电容器C1的放电路径被彻底关闭，从而将电容器C1上的电压维持在稳定水平，即维持在VBG1不发生变化。在一个实施例中，开关S1包括MOS管。

在本公开的一个实施例中，为了使检测更具抗干扰性，电压比较器3通常具有固有的失调电压Vos，比较器3响应于在参考电压Vref（即VBG1）高于带隙基准电压VBG和固有的失调电压Vos之和。即VBG1＞VBG+Vos，产生报警信号。在该实施例中，在VBG＜VBG1-Vos时，产生报警信号，因此能在电源电压VDD大于第一阈值Vth1的正常供电下，带隙基准电压VBG正常输出为VBG1时，确保电压比较器3不会因噪声及其他干扰而误产生报警信号，以提高抗干扰能力。在一个实施例中，Vos设置在25mv至200mv之间。

图4示出了带有固有的失调电压Vos的比较器的电路图。如图3所示，比较器3包括串联连接的第八MOS管M8和第六MOS管M6，串联联接的第五MOS管M5和第七MOS管M7、此外M5和M6并联，M8和M7镜像比较器3还包括第四电流源I4以及施密特反相器（SMT）。M6与M5的相关参数之比为m:n，M8和M7的相关参数之比为x:y，固有失调电压比较器满足m*y＞n*x，通过设置m、y、n、x值来设置失调电压Vos的大小。

在本发明的实施例中，如图1至4所示，所有的MOS管示出为NMOS管，但是本领域的技术人员应当理解，根据实际的设计需求，这些MOS管也可以设置为PMOS管。

应当理解，本文中描述的方法、模块和组件仅仅是示例性的。替代地或另外地，本文中描述的功能可以至少部分由一个或多个硬件逻辑组件执行。例如而非限制，可以使用的说明性类型的硬件逻辑组件包括现场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、系统级芯片系统（SOC）、复杂可编程逻辑器件（CPLD）等。在抽象但仍然明确的意义上，用于实现相同功能的组件的任何布置有效地“关联”从而实现期望功能。因此，本文中被组合以实现特定功能的任何两个组件可以被视为彼此“关联”从而实现期望功能，而与架构或中间组件无关。同样，如此关联的任何两个组件也可以视为彼此“可操作地连接”或“耦合”以实现期望功能。

尽管本公开提供了特定示例，但是在不脱离如所附权利要求书中阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应当被认为是说明性的而不是限制性的，并且所有这样的修改旨在被包括在本公开的范围内。本文中针对特定示例描述的任何益处、优点或问题的解决方案均不应当被解释为任何或所有权利要求的关键、必需或必要特征或要素。

此外，本文中使用的术语“一个（a）”或“一个（an）”被定义为一个或多个。同样，在权利要求中使用诸如“至少一个”和“一个或多个”等介绍性短语不应当被解释为暗示通过不定冠词“一个（a）”或“一个（an）”引入另一权利要求要素将包含这样引入的权利要求要素的任何特定权利要求限制为仅包含一个这样的要素的发明，即使同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，诸如“一个（a）”或“一个（an）”。定冠词的使用也是如此。

除非另有说明，否则诸如“第一”和“第二”等术语用于任意地区分这样的术语所描述的元素。因此，这些术语不一定旨在指示这样的元素的时间或其他优先顺序。

Claims (11)

1.一种用于电压电源低压检测的集成电路，包括：

带隙基准电路，与电源端子耦合以接收电源电压并且基于所述电源电压来输出带隙基准电压，所述带隙基准电压在所述电源电压大于第一阈值的情况下具有预定值并且响应于所述电源电压低于所述第一阈值从所述预定值处降低；

存储电路，与所述带隙基准电路耦合，以用于存储来自所述带隙基准电路的参考电压，所述参考电压等于所述预定值；以及

比较器，耦合至所述带隙基准电路和所述存储电路，以比较所述带隙基准电压和所述参考电压，所述比较器响应于所述带隙基准电压低于所述参考电压，产生指示所述电源电压的低压状态的报警信号，其中存储电路与所述带隙基准电路耦合包括：

所述存储电路通过可变电阻器与所述带隙基准电路耦合，

其中所述可变电阻器与所述电源端子耦合，并且所述可变电阻器被配置为响应于所述电源电压的降低而增加其电阻，以断开所述存储电路和所述带隙基准电路之间的电耦合，以及

所述存储电路被配置为响应于电耦合的断开而存储所述参考电压。

2.根据权利要求1所述的集成电路，还包括：

偏置电路，所述偏置电路耦合在所述电源端子和所述可变电阻器之间，并且基于所述电源电压来产生用于改变所述可变电阻器的电阻的偏置电压，

其中，所述偏置电路被配置为响应于所述电源电压降低到第二阈值而降低所述偏置电压，所述第二阈值大于所述第一阈值，

所述可变电阻器被配置为响应于所述偏置电压的降低而增加其电阻，以及

所述存储电路被配置为响应于所述可变电阻器的电阻的增大而自动地存储所述参考电压。

3.根据权利要求2所述的集成电路，其中所述偏置电路还被耦合到所述带隙基准电路，以使得所述偏置电压与所述带隙基准电压相关联。

4.根据权利要求1所述的集成电路，其中所述存储电路还通过开关与所述带隙基准电路耦合，并且所述开关与所述报警信号耦合以响应于所述报警信号的产生而被关断。

5.根据权利要求1所述的集成电路，其中所述比较器具有固有的失调电压，

其中，所述比较器被配置为响应于所述参考电压高于所述带隙基准电压和所述固有的失调电压之和，产生所述报警信号。

6.根据权利要求1所述的集成电路，其中所述带隙基准电路包括串联连接的正温度电流源、电阻器和双极晶体管，以及

所述带隙基准电路在所述正温度电流源与所述电阻器之间的节点处输出所述带隙基准电压。

7.根据权利要求3所述的集成电路，其中所述偏置电路包括1倍缓冲器、第一MOS管和电流源，其中

所述1倍缓冲器的输入端耦合至所述带隙基准电路以接收所述带隙基准电压，并且所述1倍缓冲器的输出端耦合到所述第一MOS管的源极，

所述电流源耦合在所述电源端子与所述第一MOS管的漏极之间，以及

所述第一MOS管的漏极与栅极耦合以输出所述偏置电压。

8.根据权利要求1所述的集成电路，其中所述存储电路包括电容器，所述电容器被配置为存储所述参考电压。

9.根据权利要求7所述的集成电路，其中所述可变电阻器包括第二MOS管，所述第二MOS管的栅极耦合至所述偏置电路以接收所述偏置电压。

10.根据权利要求7所述的集成电路，其中所述第二阈值等于所述预定值和所述第一MOS管的驱动电压之和，且比所述第一阈值高至少200mV。

11.根据权利要求4所述的集成电路，其中所述开关包括第三MOS管。

Images